CN101065680B - 集成电路自测试结构 - Google Patents

集成电路自测试结构 Download PDF

Info

Publication number
CN101065680B
CN101065680B CN2005800405399A CN200580040539A CN101065680B CN 101065680 B CN101065680 B CN 101065680B CN 2005800405399 A CN2005800405399 A CN 2005800405399A CN 200580040539 A CN200580040539 A CN 200580040539A CN 101065680 B CN101065680 B CN 101065680B
Authority
CN
China
Prior art keywords
shift register
monitor
output
integrated circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800405399A
Other languages
English (en)
Other versions
CN101065680A (zh
Inventor
马塞尔·佩尔戈姆
亨德里克斯·J·M·维恩德里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101065680A publication Critical patent/CN101065680A/zh
Application granted granted Critical
Publication of CN101065680B publication Critical patent/CN101065680B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种集成电路(1)，包括：监测器(M1、M2、M3)，可操作用于依赖于所述集成电路(1)的已测量参数来产生监测数据；以及连接的自测试控制器，用于从所述监测器(M1、M2、M3)接收监测数据。所述自测试控制器还可以操作用于从所述集成电路输出自测试数据。所述监测器包括输出移位寄存器(SR1、SR2、SR3)，并且可操作用于通过所述移位寄存器(SR1、SR2、SR3)输出监测数据。这样的系统使集成电路上的系统自测试结果的简化通信成为可能。

Description

集成电路自测试结构
技术领域
本发明涉及一种集成电路(IC)结构，具体地，涉及一种信号完整性自测试(SIST)结构。
背景技术
制造技术的进步已经使得在单一半导体集成电路上放置更大规模和更密集的电路成为可能。特别是所述电路以规则的或蜂窝结构而实现的情况下，例如随机存取存储器。与高密度器件相关联的主要问题是该器件的测试。为了保持更高的可靠性，器件测试过程需要提供对所述集成电路中可能出现的缺陷的良好覆盖。
用于提供集成电路测试的一种技术是所谓的SIST结构(信号完整性自测试结构)。SIST结构的目的是允许对表现集成电路电学特性的重要参数进行实时监测。例如，可以提供监测器以检测串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。SIST结构具有的优点是，可以在使用前的测试和调试过程中、也可以在使用中(在线)执行测试。
附图1是包括预先考虑的信号完整性自测试(SIST)结构的集成电路方框图。集成电路1包括多个功能核心或者模块2。这些模块可以执行模拟、数字或存储功能。为了简单起见，假设所有核心的大小都一样。易于理解的是，这样的技术并不局限于具有同样大小核心的集成电路。另外，为了清楚起见，从框图中省略了执行不同功能核心之间的通信控制的常规互连和总线。
集成电路1包括监测器控制块4，使用监测器选择总线6与多个监测器(图1中未示出)进行通信。参考和比较电路8依赖于从所述监测器接收到的信号而从输出10输出自测试信号。所述监测器经由总线结构12提供监测输出信号。意欲将所述监测器设计作为标准单元，使得可以把它们设置在每个标准单元块之内的任意地方。
附图2示出了来自图1的集成电路的功能核心2。所述核心2包括与解码器14和所述总线结构12相连的多个监测器16。在图2中，为了清楚起见，省略了与所述核心的功能相关的功能块。图2示出了具有四个监测器16的示范性核心。易于理解的是，依赖于所测量的参数，所述核心可以设置有任意数目的监测器。如上所述，不同的检测器用于监测不同的现象：串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。
SIST结构(图1)允许使用所述监测器选择总线6而访问核心中每一个独立的监测器，所述监测器选择总线由所述监测器控制块4控制。所述监测器控制块4包括存储器，所述存储器包括用于选择特定核心中的确定监测器的特定代码。通常将选定监测器的输出转换为DC值或微分信号，然后将其与所述总线结构12相连。该总线结构12可以直接与所述集成电路的接合焊盘10相连，或者如图所示，可以与参考和比较电路8相连。在一个具体示例中，所述参考和比较电路8进行操作以确定来自监测器的输出信号是否在特定允许范围之内。所述参考和比较电路8可以包含每一种监测器的参考值。
可以将所述监测器控制块4放置在所述集成电路上，但是所述监测器控制块4也可以是外部控制器，例如软件程序或者分析工具。在所有情况下，都必须提供在所有监测器16和所述监测器控制块4之间进行通信的装置。
这种预先考虑的SIST结构具有以下缺点：所述SIST监测器和所述控制器之间的接口连接较为复杂。因此需要提供一种用于SIST结构的简化的接口连接技术。
发明内容
根据本发明的一个方面，提供了一种集成电路，包括：监测器，可操作用于依赖于所述集成电路的已测量参数来产生监测数据；以及连接的自测试控制器，用于从所述监测器接收监测数据，并且可操作用于从所述集成电路输出自测试数据，其特征在于：所述监测器包括输出移位寄存器，并且可操作用于通过所述移位寄存器输出监测数据。
根据本发明的另一个方面，提供了一种对集成电路上的信号完整性自测试进行操作的方法，所述方法包括：使用第一监测器监测所述集成电路的参数，并据此产生监测输出数据；将所述监测输出数据提供给自测试控制器；以及依赖于所述监测输出数据而提供自测试输出数据，其特征在于提供所述监测输出数据包括：向与第一监测器相关联的第一移位寄存器加载所述监测输出数据；对这个监测数据进行定时以通过第一移位寄存器；以及从所述第一移位寄存器输出所述监测数据。
附图说明
图1是示出了集成电路的SIST结构的方框图；
图2是示出了图1中结构的功能核心的方框图；
图3是示出了本发明一个方面的一个实施例的方框图；以及
图4是示出了实现本发明另一个方面的方法的流程图。
具体实施方式
本发明的实施例涉及提供与集成电路上监测器的简化通信，以及允许节省集成电路上监测器所占的区域。
如图3所示，在本发明的实施例中，将用于提供与监测器通信的装置实现为移位寄存器。在图3中，集成电路1设置有三个功能块22、24和26。这些功能块的每一个执行适合于所述集成电路操作的功能。应该解理的是，所述集成电路可以被设置有具有任意大小、并执行用于集成电路1的任意功能的任意数目的功能块。
集成电路1配置有其本身具有接口30的SIST控制器28。SIST控制器28操作用于控制集成电路1的信号完整性自测试功能，并且使用接口30从所述集成电路输出SIST结果。
所述功能块22、24和26中每一个均设置有至少一个监测器M1、M2、M3。易于理解的是，本发明没有对监测器数目做出限制，并且所述监测器可以提供任何合适的输出测量。
所述监测器M1、M2、M3的每一个均设置有用于向所述SIST控制器28提供输出的监测接口(SR1、SR2、SR3)。在本发明的实施例中，这些监测接口由移位寄存器SR1、SR2、SR3来提供。所述移位寄存器SR1、SR2、SR3和SIST控制器28彼此串联以形成移位寄存器环32。每一个移位寄存器SR1、SR2、SR3以传统方式操作，并可以在其任何一端接收数据输入。即，将数据提供给所述移位寄存器的一端，而随后的时钟周期导致数据在所述移位寄存器中移动，直到该数据从相关的移位寄存器输出为止。在所述SIST控制器28的控制下，可以将数据围绕移位寄存器环32在任何一个方向上传送。
将所述监测器M1、M2、M3的测量输出提供给各个移位寄存器SR1、SR2、SR3，以便经由移位寄存器环32传送到所述SIST控制器28。与之前的技术相比，使用这种包括移位寄存器SR1、SR2、SR3的环32使通信线路的数目与现有技术相比得以减少。确实，本发明实施例中使用的移位寄存器环允许针对监测输出使用单通信线监测输出。所述SIST控制器28控制通过所述移位寄存器并最终从所述接口30输出的数据传送。所述SIST控制器28适当地对从相关移位寄存器中的一个位置到下一个位置、或到下一个移位寄存器、或到控制器28的测量数据进行定时。通过避免数据冲突，可以对围绕所述环32的数据定时进行同步，以使所述移位寄存器位置的使用最大化。
在这种技术中，把监测输出的数据通过一个或更多移位寄存器围绕所述环32而传送，直到该数据到达所述SIST控制器28进行处理为止。
图4是示出了实现本发明一个方面的方法步骤的流程图。在步骤A，监测器操作用于所述监测集成电路的相关参数以产生监测数据。在步骤B，相关监测器的移位寄存器加载监测数据，而在步骤C，对所述数据进行定时以通过第一移位寄存器。步骤D示出了之后根据需要对数据进行定时以通过其它的移位寄存器，以便在步骤E可以将数据传送到控制器。易于理解的是，集成电路的每一个监测器可以监测参数，并在存在可用空闲移位寄存器槽的任意时刻加载其自有的移位寄存器。另外，监测器可以产生多于一个的监测输出，围绕移位寄存器环32依次对这些监测输出进行定时。还易于理解的是，对于所述环中的最后一个移位寄存器，数据被定时以通过该移位寄存器并直接传输到控制器，而不需要被定时以通过另外的移位寄存器。实际上，对所述环中的最后一个监测器省略步骤D。
该通信技术的主要优点是灵活(它仍然允许监测器的各种形式的实现和控制)。它是双向单线的，导致了小面积和减少的成本，而且可以再次使用用于控制这些监测器的现有知识，这是因为使用集成电路的扫描测试输入输出焊盘扫描只需要做很小的改动。
在本发明的典型实施例中，所述监测器16输出的值具有以下格式之一：
监测器确定具有数字格式的所需值，例如8比特字，并将其发送到所述监测器控制块4。这种监测器使用模数转换把测量转换为所需的输出格式。
监测器作为判决元件：它把特征值和由所述监测器控制块提供的设置进行比较。比较结果是数字形式的输出。

Claims (4)

1.一种集成电路，包括：
-一组监测器(M1、M2、M3)，可操作用于依赖于所述集成电路(1)的已测量参数来产生监测数据，每一监测器包括输出移位寄存器(SR1、SR2、SR3)，并且可操作用于通过所述输出移位寄存器(SR1、SR2、SR3)输出监测数据；以及
-连接的自测试控制器(28)，用于从所述监测器(M1、M2、M3)接收监测数据，并且可操作用于从所述集成电路输出自测试数据，其特征在于：所述监测器(M1、M2、M3)的输出移位寄存器和控制器(28)以串联的方式连接在一起以形成环(32)，其中除了环中最后一个监测器(M3)的输出移位寄存器(SR3)以外，每个输出移位寄存器(SR1、SR2)与环中的下一个监测器的输出移位寄存器相连，所述控制器(28)以串联方式连接在环中第一个监测器(M1)的输出移位寄存器(SR1)和最后一个监测器(M3)的输出移位寄存器(SR3)之间以形成环。
2.根据权利要求1所述的集成电路，其中，至少一个监测器包括连续逼近模数转换器，所述连续逼近模数转换器可操作用于将表示集成电路的已测量参数的测量从模拟信号转换到数字信号，用于经由所述输出移位寄存器(SR1、SR2、SR3)传送到所述自测试控制器。
3.一种对集成电路上的信号完整性自测试进行操作的方法，所述方法包括：
-使用第一监测器监测所述集成电路的参数，并且据此产生监测输出数据：
-将所述监测输出数据提供给自测试控制器；
-依赖于所述监测输出数据而提供自测试输出数据，其特征在于提供所述监测输出数据包括：
-向与第一监测器相关联的第一移位寄存器加载所述监测输出数据；
-对这个监测输出数据进行定时以通过所述第一移位寄存器； 
-从所述第一移位寄存器输出所述监测输出数据；
-将所述监测输出数据从所述第一移位寄存器传送到多个串联的其它移位寄存器中的第一其它移位寄存器，用于在串联的连续移位寄存器之间传送数据；
-对所述监测输出数据进行定时以通过多个其它移位寄存器；以及
-从串联的最后一个移位寄存器中输出所述监测输出数据。
4.根据权利要求3所述的方法，其中，使用模数连续逼近转换技术来产生所述监测输出数据。 
CN2005800405399A 2004-11-29 2005-11-23 集成电路自测试结构 Expired - Fee Related CN101065680B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04106128 2004-11-29
EP04106128.4 2004-11-29
PCT/IB2005/053883 WO2006056951A1 (en) 2004-11-29 2005-11-23 Integrated circuit self-test architecture

Publications (2)

Publication Number Publication Date
CN101065680A CN101065680A (zh) 2007-10-31
CN101065680B true CN101065680B (zh) 2011-08-31

Family

ID=36165377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800405399A Expired - Fee Related CN101065680B (zh) 2004-11-29 2005-11-23 集成电路自测试结构

Country Status (7)

Country Link
US (1) US7710136B2 (zh)
EP (1) EP1820037B1 (zh)
JP (1) JP2008522148A (zh)
CN (1) CN101065680B (zh)
AT (1) ATE422676T1 (zh)
DE (1) DE602005012723D1 (zh)
WO (1) WO2006056951A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8281158B2 (en) * 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
EP2286256B1 (en) 2008-05-29 2012-05-16 Nxp B.V. Dll for period jitter measurement
JP2010066019A (ja) * 2008-09-08 2010-03-25 Nec Electronics Corp テスト回路およびテスト方法
US10145882B2 (en) * 2010-09-24 2018-12-04 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
US9346441B2 (en) * 2010-09-24 2016-05-24 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
CN103335597B (zh) * 2013-07-02 2015-12-02 中国科学院长春光学精密机械与物理研究所 光栅尺光电传感器
CN104701299A (zh) * 2013-12-06 2015-06-10 上海北京大学微电子研究院 Qfn封装-高速ic协同设计信号完整性分析方法
CN108872830A (zh) * 2018-06-07 2018-11-23 苏州纳芯微电子股份有限公司 一种用于传感器调理芯片的单线测试方法
CN111025132B (zh) * 2018-10-09 2022-02-15 瑞昱半导体股份有限公司 系统芯片、以及其内建自我测试电路与自我测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657815A1 (en) * 1993-12-10 1995-06-14 International Business Machines Corporation Boundary scan test system and method for testing a circuit network having analog and digital devices
CN1519575A (zh) * 2003-01-30 2004-08-11 ������������ʽ���� 测试电路、集成电路及测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563524A (en) * 1989-05-19 1996-10-08 A.T.E. Solutions, Inc. Apparatus for testing electric circuits
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
US6556021B1 (en) * 2000-11-29 2003-04-29 Lsi Logic Corporation Device frequency measurement system
US7285948B2 (en) * 2002-12-17 2007-10-23 Tektronix, Inc. Method and apparatus providing single cable bi-directional triggering between instruments
KR20050089889A (ko) * 2003-01-28 2005-09-08 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 물리적 동작 파라미터 감지용 집적 센서를 갖는 집적 회로장치와 이러한 장치를 갖는 전자 시스템의 테스트 방법 및이를 포함하는 전자 장치
JP2008538863A (ja) * 2005-04-25 2008-11-06 エヌエックスピー ビー ヴィ 電源電圧の監視

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657815A1 (en) * 1993-12-10 1995-06-14 International Business Machines Corporation Boundary scan test system and method for testing a circuit network having analog and digital devices
CN1519575A (zh) * 2003-01-30 2004-08-11 ������������ʽ���� 测试电路、集成电路及测试方法

Also Published As

Publication number Publication date
CN101065680A (zh) 2007-10-31
ATE422676T1 (de) 2009-02-15
WO2006056951A1 (en) 2006-06-01
EP1820037B1 (en) 2009-02-11
EP1820037A1 (en) 2007-08-22
DE602005012723D1 (de) 2009-03-26
US20080272797A1 (en) 2008-11-06
US7710136B2 (en) 2010-05-04
JP2008522148A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101065680B (zh) 集成电路自测试结构
EP0549602B1 (en) Integrated circuit, system and method for fault insertion
US7979745B2 (en) On-chip debug emulator, debugging method, and microcomputer
US7203873B1 (en) Asynchronous control of memory self test
US7571365B2 (en) Wafer scale testing using a 2 signal JTAG interface
JPS6262275A (ja) 集積回路のテスト方法
JP6427500B2 (ja) 多数のデータパケット信号送受信機を同時に試験する方法
JP3751531B2 (ja) Ｊｔａｇインターフェース回路及びそれを用いたｊｔａｇ対応半導体装置のテスト方法とデバッグ方法
WO2008056609A1 (fr) Circuit de test en parallèle et procédé et dispositif semi-conducteur
CA2291681C (en) Boundary scan element and communication device made by using the same
WO2005083622A1 (en) Test system for integrated circuits with serdes ports
JPH05256897A (ja) Ｉｃテストシステム
CN100427964C (zh) 一种电路板的边界扫描测试方法
JP2002236149A (ja) 半導体集積回路の試験装置及び試験方法
US6202183B1 (en) Analog test access port and method therefor
US6282592B1 (en) Method and apparatus for high-speed data transmission bus entrainment
US20050210170A1 (en) Measuring apparatus with plural modules
JP3401523B2 (ja) 通信素子及びこれを用いた通信装置
CN111752780B (zh) 一种服务器jtag部件自适应互连系统、方法
CN115443415A (zh) 芯片测试电路及电路测试方法
JP3968040B2 (ja) 高速シリアルコントローラ
JPH1164450A (ja) 半導体試験装置
CN202217035U (zh) 总线式测试节点链系统
JP2000338188A (ja) 半導体集積回路の試験回路
CN115097288A (zh) 一种dft复位电路、复位装置以及复位方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080411

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080411

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

Termination date: 20131123