CN101057407B - 平衡双电阻器串数模转换器系统和方法 - Google Patents

平衡双电阻器串数模转换器系统和方法 Download PDF

Info

Publication number
CN101057407B
CN101057407B CN2005800387367A CN200580038736A CN101057407B CN 101057407 B CN101057407 B CN 101057407B CN 2005800387367 A CN2005800387367 A CN 2005800387367A CN 200580038736 A CN200580038736 A CN 200580038736A CN 101057407 B CN101057407 B CN 101057407B
Authority
CN
China
Prior art keywords
resistor
resistor string
string
analog converter
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800387367A
Other languages
English (en)
Other versions
CN101057407A (zh
Inventor
X·奥雷尔
P·小弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101057407A publication Critical patent/CN101057407A/zh
Application granted granted Critical
Publication of CN101057407B publication Critical patent/CN101057407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了一种用于接收输入信号以及指示该输入信号的符号的符号位信号的数模转换器系统。该数模转换器系统包括第一和第二对电阻器串，以及第一和第二开关网络。第一对电阻器串中的第一串适于在第一电压电势与中间节点之间耦合。第一开关网络适于将在第一串中电阻器的所选之一两端产生的电压耦合到这些电阻器串中的第二串上。第二电阻器串中的电阻器产生通过第一开关网络从第一电阻器串流向第二电阻器串的电流。第二对电阻器串中的第三串适于在第二电压电势与该中间节点之间耦合。第二开关网络适于将第三串中电阻器的所选之一两端产生的电压耦合到这些电阻器串中的第四串上。第四电阻器串中的电阻器响应于通过第二开关网络从第三电阻器串流向第四电阻器串的电流产生电压。

Description

平衡双电阻器串数模转换器系统和方法
优先权 
本申请要求于2004年11月12日提交的美国临时专利申请No.60/627,577的优先权。 
发明背景 
本发明一般涉及数模转换器(DAC)，尤其涉及适于集成电路制造的电阻器串DAC。
如本领域中所众所周知的，DAC已被用于各种各样的应用中以将N位数字字转换成相应的模拟信号。一个这样的DAC包括具有基本相同电阻、串联在基准电压两端的2N个电阻器的串。因此，该电阻器串将该基准电压分压到该串的电阻器中。提供了用于将电阻器之一上的电压耦合至输出以便产生经转换电压的开关网络。尽管这样的DAC适于N相对较小的应用，但当N较大时，例如N约为12，则需要4096个电阻器、4096个开关以及4096条控制线，从而导致要在集成电路芯片上制造相对较大数目的元件。
减少元件数目的一种技术是使用分段转换器。在分段转换器中，第一级使用用于转换N位数字字高位组的电阻器串，第二级对其余的低位组解码。Gryzbowski等人在Electronic Engineering1971中第48-51页的题为“Non-linear Functions fromD/A Converter(来自D/A转换器的非线性函数)”一文中示出一种该一般类型的非线性转换器。本文中公开的转换器被设计成与继电器开关一起操作而不能容易地适于现代半导体技术。另一分段转换器在美国专利No.3,997,892中描述，它公开了包括用于第一和第二级两者的电阻器串、以及各级之间防止第二级电阻器串加载第一电阻器串的缓冲放大器的分段转换器。
在美国专利No.4,338,591中描述了另一类型的分段转换器，该文献公开了其中电阻器串用于第一级，R-2R DAC用于第二级，且缓冲放大器在第一与第二级之间使用以便减少第二级对第一级加载的影响。在第一电阻器串中电阻器的所选之一两端产生的电压通过缓冲放大器馈送到第二电阻器串两端。
在美国专利No.5,495,245中描述了第三种类型的分段DAC。其中所描述的 DAC包括通过第一开关网络耦合至第二电阻器串的一对第一级电阻器串。一对基准电压被耦合至这一对电阻器串。第一开关网络操作使得这一对第一级电阻器串之一中电阻器的所选之一上产生的电压与这一对第一电阻器串的另一个电阻器串中电阻器的所选之一上产生的电压被耦合到第二级电阻器串两端。第二开关网络将第二电阻器串中电阻器的所选之一上的输出耦合至DAC的输出。缓冲放大器未被包括在这一对第一级电阻器串与第二级电阻器串之间。描述了两种配置。在一种配置中，第一开关网络对MSB作出响应，而第二开关网络对LSB作出响应。在另一种配置中，第一开关网络对LSB作出响应，而第二开关网络对MSB作出响应。在前一种配置中，这一对电阻器串中的每一电阻器都具有值2NR，其中R是第二电阻器串中2N/2个电阻器中每一个的电阻。在后一配置中，第二电阻器串中的每一电阻器都具有值2mR，其中R是这一对第一电阻器串中每一电阻器的电阻。在这两种配置中，在这一对基准电压之间流动的总电流流过电阻器。因此，尽管这样的配置在众多应用中有用，但第一和第二对电阻器串均需要相对较大数目的电阻器，从而对其制造需要相对较大的芯片表面积。
第四种技术涉及提供如美国专利No.5,696,657中所公开的一对电阻器串。电阻器串中的第一个适于耦合到电压源两端。第一电阻器串中的电阻器响应于从电压源向其馈送的电流产生电压。第二电阻器串具有在一对第二电阻器串输入端之间串联耦合、电阻基本上相等的m个电阻器，其中m是奇数。第一开关网络具有连接至第二电阻器串输入端的一对开关输出端。第一开关网络适于将第一串中电阻器的所选之一的端子耦合至这一对开关输出端。第二电阻器串中的电阻器响应于通过第一开关网络在第一电阻器串与第二电阻器串之间流过的电流产生电压。第二开关网络适于将第二电阻器串中电阻器的所选之一的端子上产生的电压的所选之一耦合至转换器的输出。第二电阻器串两端的电阻值大于第一电阻器串中电阻的所选之一的电阻值。当第一开关网络从将所选第一电阻器之一耦合至这一对输出端切换成将依次串联地耦合至所选第一电阻器的第一电阻器之一耦合至其输出端时，所述第二串的电阻值和第一开关网络的电阻值可被选择成在转换器输出处产生基本上一个LSP的步进变化，其中LSB是由转换器转换的数字字的最低有效位。
例如，图1示出包括第一电阻器串14和第二电阻器串16的双电阻器串DAC。如图所示，第一电阻器串14被耦合至输入节点10和12，且包括电阻器20、22、24和26。第二电阻器串16包括电阻器28、30和32，它们可经由开关网络34切换成与电阻器20-26中的任一个并联连接。
然而，在某些应用中，需要提供接收相同数字输入信息、并响应于输入数字信号信息提供给定中等大小电压附近的平衡的正负DAC输出的DAC。此外，当如Shabra的CICC 2004会议中所述DAC用作其中使用了数字信号的符号大小编码的系统内的子DAC时，需要正确响应于符号位值中的改变和主DAC值中的改变的平衡DAC。
因此，需要一种经济且有效的方法，用来响应于输入数字信号产生平衡的正负DAC输出，使得它们可用于子DAC和主DAC配置。
发明概述
本发明提供用于接收输入信号和指示输入信号的符号的符号位信号的数模转换器系统。该数模转换器系统包括：第一电阻器串，具有第一部分和第二部分，所述第一电阻器串中的第一部分适于在第一电压电势与中间节点之间耦合；所述第一电阻器串中的第二部分适于在第二电压电势与所述中间节点之间耦合；第一开关网络，适于将所述第一电阻器串的第一部分中的多个电阻器的所选组合与包含多个电阻器的第二电阻器串并联，所述第二电阻器串中的多个电阻器响应于通过所述第一开关网络从所述第一电阻器串的第一部分流向所述第二电阻器串的电流产生电压，其中所述第一开关网络将所述第一电阻器串的第一部分中的电阻器分别交替地连接至所述第二电阻器串的两端；以及第二开关网络，适于将所述第一电阻器串的第二部分中的多个电阻器的所选组合与包含多个电阻器的另一第二电阻器串并联，所述另一第二电阻器串中的多个电阻器响应于通过所述第二开关网络从所述第一电阻器串的第二部分流向所述另一第二电阻器串的电流产生电压，其中所述第二开关网络将所述第一电阻器串的第二部分中的电阻器分别交替地连接至所述另一第二电阻器串的两端。
附图简述
参考附图可进一步地理解以下描述，在附图中：
图1示出根据现有技术的电阻器串DAC的说明性简图；
图2示出根据本发明一实施例的平衡电阻器串DAC的说明性简图；
图3示出根据本发明另一实施例的平衡电阻器串DAC的说明性简图；
图4示出根据本发明又一实施例的平衡电阻器串DAC的说明性简图；以及
图5示出图4的平衡电阻器串DAC的一部分的说明性简图。
附图仅为说明性目的示出。
所示实施例的详细描述
如图2中所示，可根据本发明一实施例形成一平衡DAC，它包括第一电阻器串46以及位于串46的中心任一侧的两个分开的第二电阻器串48和50。第一电阻器串的第一部分被耦合至输入节点40和42，并包括电阻器52、54、56和58。电阻器串46的第二部分被耦合至输入节点42和44，且包括电阻器64、66、68和70。两个第二电阻器串中的第一串包括电阻器72、74和76，且可经由开关网络84与电阻器52、54、56和58中的任一个并联耦合。该两个第二电阻器串中的第二串包括电阻器78、80和82，且可经由开关网络86与电阻器64、66、68和70中的任一个并联耦合。
电路实际上允许两个电阻器串DAC彼此串联放置，且取决于符号位从中间向Vref或接地电位寻址。然而，可能产生的一个问题在于，由于电阻器76与60之间以及电阻器78与62之间的开关中所固有的电阻(Rsw)，0的编码可能有偏移量。开关也可包括固有电容(Csw)。另一问题在于，结束码比全标度小一个LSB。这些问题可能对某些应用提出限制。
具体地，如图3中所示，分两部分示出与图2中所示的类似电路，其中第一电阻器串的第一个一半包括电阻器90、92、94和96，而第一电阻器串的第二个一半包括电阻器98、100、102和104。两个第二电阻器串中的第一串包括电阻器106、108和110，且可经由开关118耦合至电阻器90、92、94或96中的任一个。两个第二电阻器串中的第二串包括电阻器112、114和116，且可经由开关120耦合至电阻器98、100、102或104中的任一个。约为Rsw的附加的小电阻122可置于第一电阻器串中的电阻器90与98之间。当进行对连接的改变以便将第二串中电阻器的任一个放置成与第一串中电阻器的任一个并联时电势改变，使得电压将下降约1LSB。这由如图3中124处的箭头概略地示出。在特定实现中，第一电阻器串的第一个一半可包括16个MSB电阻器，而每个第二电阻器串可包括7个LSB电阻器。
图4示出本发明的另一实施例，它包括包含电阻器130、132、134和136的第一电阻器串的第一个一半，而该第一电阻器串的第二个一半包括电阻器138、140、142和144。两个第二电阻器串中的第一串包括电阻器146、148和150，且可经由开关162耦合至电阻器130、132、134或136中的任一个。这两个第二电阻器串中的第二串包括电阻器152、154和156，且可经由开关164耦合至电阻器138、140、142或144中的任一个。该系统也包括在电阻器130与138之间的小电阻器168，以及在电阻器136与接地之间的电阻器158、和在电阻器144与正电压源之间的电阻器160。此外，该电路允许如166处所示在开关162和第一电阻器串的与这一对第二电阻器中的第二个相关联的部分的下端之间存在交叉。在开关164和第一电阻器串的与这一对第二电阻器中的第一个相关联的部分的上端之间也存 在交叉。
在图5中更清楚地示出了该交叉，其中电阻器(Rlsb)170被耦合至第一电阻器串的电阻器(Rmsb)174的一侧，而来自第二电阻器串的电阻器(Rlsb)176被耦合至第一电阻器串的电阻器(Rmsb)172。第一电阻器串也可包括如图所示的附加电阻器(Rmsb)178和(Rmsb)180，且可包括如图所示的中间电阻器(Rmid)184。根据一实施例，通过电阻器184(Rmid)的电流为Imid，Imid可被设置为Imsb/14。从电阻器(Rlsb)通过开关(RSW)的电流可为Ilsb，且通过相关联开关(RSW)流向电阻器176的电流也可为Ilsb。为了使电阻器(Rlsb)170的底部以及电阻器176的顶部之间的点处于相同电势，2 RSW Ilsb必须等于Rmid Imsb。这意味着Rmid必须等于RSW/7。电阻器Rmid可通过使用并联的61/2闭合开关的等效方式实现。这对编码0问题的偏移应是正确的。
对于最小进位问题，如果Rlsb＝2 Rmsb，则RSW逼近0。在这种情况下，在给定MSB节点下的连接使得该节点的电压下降1.14LSB，因为Rmsb||7Rmsb＝Rmsb||14 Rmsb＝Rmsb(1-1.14x 1/16)。对于最大进位问题，如果电阻器158和160(Rend)中每一个的值各自约为1/2LSB，则Rend＝2 Rlsb/14＝RSW/14。当Rmsb＝385Ω时，RSW＝165Ω，而Rend＝43Ω。这可使用并联的11个Rmsb单元来实现。
因此，本发明的系统可提供平衡的阻抗。因为它馈送开关电容器，电阻器DAC的每一端应对给定编码提供相同的阻抗。开关被定标(分为5组)成使RSW＝165Ω，且CSW＝50fF。尺寸从1.2v开关得到，为20/0.24。观察DAC输出，当对编码x连接以及全标度连接时，电阻器DAC体系结构本身提供相同的阻抗，只要接地与Vref阻抗也匹配。对于调整，观察单个输出：8Rmsb＝3k.，可了解最大电阻，且采样开关电阻等于2k max)5/0.24)。当绝对最大电容为16ns/6/5k＝53fF时，单个电容器可以为额定117fF、最大140fF，且三个R DAC开关可为150fF，留下200fF以上用于路由和出错。
本领域的技术人员将理解可对上述实施例进行各种修改和变化，而不背离本发明的精神和范围。

Claims (8)

1.一种用于接收输入信号和指示所述输入信号的符号的符号位信号的数模转换器系统，所述数模转换器系统包括：
第一电阻器串，具有第一部分和第二部分，所述第一电阻器串中的第一部分适于在第一电压电势与中间节点之间耦合；所述第一电阻器串中的第二部分适于在第二电压电势与所述中间节点之间耦合；
第一开关网络，适于将所述第一电阻器串的第一部分中的多个电阻器的所选组合与包含多个电阻器的第二电阻器串并联，所述第二电阻器串中的多个电阻器响应于通过所述第一开关网络从所述第一电阻器串的第一部分流向所述第二电阻器串的电流产生电压，其中所述第一开关网络将所述第一电阻器串的第一部分中的电阻器分别交替地连接至所述第二电阻器串的两端；
以及
第二开关网络，适于将所述第一电阻器串的第二部分中的多个电阻器的所选组合与包含多个电阻器的另一第二电阻器串并联，所述另一第二电阻器串中的多个电阻器响应于通过所述第二开关网络从所述第一电阻器串的第二部分流向所述另一第二电阻器串的电流产生电压，其中所述第二开关网络将所述第一电阻器串的第二部分中的电阻器分别交替地连接至所述另一第二电阻器串的两端。
2.如权利要求1所述的数模转换器，其特征在于，所述第一和第二开关网络各自响应于数字输入的最高有效位。
3.如权利要求1所述的数模转换器，其特征在于，所述数模转换器对任何输入编码提供平衡的阻抗。
4.如权利要求1所述的数模转换器，其特征在于，所述中间节点为中心节点。
5.如权利要求1所述的数模转换器，其特征在于，所述第一电阻器串包含位于所述第一电阻器串的第一部分与所述第一电阻器串的第二部分之间的电阻器。
6.如权利要求1所述的数模转换器，其特征在于，所述第一电阻器串进一步包含位于所述第一电阻器串中最靠近接地的电阻与所述接地之间的电阻器。
7.如权利要求1所述的数模转换器，其特征在于，所述第一电阻器串进一步包含位于所述第一电阻器串中最靠近正电压源的电阻与所述正电压源之间的电阻器。
8.如权利要求1所述的数模转换器，其特征在于，所述数模转换器进一步包含交叉连接，所述交叉位于所述第一开关网络与所述第一电阻器串的第二部分的耦合所述中间节点的一端之间，以及位于所述第二开关网络与所述第一电阻器串的第一部分的耦合所述中间节点的一端之间。
CN2005800387367A 2004-11-12 2005-11-10 平衡双电阻器串数模转换器系统和方法 Active CN101057407B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62757704P 2004-11-12 2004-11-12
US60/627,577 2004-11-12
PCT/US2005/040818 WO2006053157A1 (en) 2004-11-12 2005-11-10 Balanced dual resistor string digital to analog converter system and method

Publications (2)

Publication Number Publication Date
CN101057407A CN101057407A (zh) 2007-10-17
CN101057407B true CN101057407B (zh) 2011-08-10

Family

ID=35929706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800387367A Active CN101057407B (zh) 2004-11-12 2005-11-10 平衡双电阻器串数模转换器系统和方法

Country Status (6)

Country Link
US (1) US7259706B2 (zh)
EP (1) EP1813020B1 (zh)
CN (1) CN101057407B (zh)
AT (1) ATE458312T1 (zh)
DE (1) DE602005019457D1 (zh)
WO (1) WO2006053157A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773019B2 (en) * 2008-08-26 2010-08-10 Atmel Corporation Digital-to-analog converter
JP2011129978A (ja) 2009-12-15 2011-06-30 Renesas Electronics Corp Ｄ／ａコンバータ
US8514120B2 (en) 2011-11-08 2013-08-20 Texas Instruments Incorporated Digital-to-analog converter with a shared resistor string
US9124296B2 (en) * 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8842034B1 (en) * 2013-02-06 2014-09-23 Xilinx, Inc. Resistor network implemented in an integrated circuit
US9124282B1 (en) * 2014-03-10 2015-09-01 Analog Devices Global Digital-to-analog converter with correction for parasitic routing resistance
US9941894B1 (en) * 2017-05-04 2018-04-10 Analog Devices Global Multiple string, multiple output digital to analog converter
US10075179B1 (en) * 2017-08-03 2018-09-11 Analog Devices Global Multiple string, multiple output digital to analog converter
US11671109B2 (en) * 2019-09-27 2023-06-06 Apple Inc. Constant current digital to analog converter systems and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1184989A2 (en) * 2000-08-29 2002-03-06 Kabushiki Kaisha Toshiba DA converter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) * 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
US4338591A (en) * 1981-06-09 1982-07-06 Analog Devices, Incorporated High resolution digital-to-analog converter
US5014054A (en) * 1987-07-22 1991-05-07 Nippondenso Co., Ltd. Digital-to-analog converter of the resistor string type
JP3439515B2 (ja) * 1993-12-28 2003-08-25 富士通株式会社 ディジタル／アナログ変換器
US5495245A (en) * 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
US5627537A (en) * 1994-11-21 1997-05-06 Analog Devices, Inc. Differential string DAC with improved integral non-linearity performance
US5696657A (en) * 1995-06-02 1997-12-09 Hughes Electronics Temperature compensated APD detector bias and transimpedance amplifier circuitry for laser range finders
US5831566A (en) * 1996-05-07 1998-11-03 Vlsi Technology, Inc. Low voltage digital-to-analog converter
JP4299419B2 (ja) 1999-11-08 2009-07-22 富士通マイクロエレクトロニクス株式会社 デジタルアナログ変換回路
US6384763B1 (en) * 2000-05-31 2002-05-07 Cygnal Integrated Products, Inc. Segemented D/A converter with enhanced dynamic range
US6567026B1 (en) * 2000-06-22 2003-05-20 Analog Devices, Inc. Voltage scaling digital-to- analog converter with impedance strings
GB0108656D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Digital to analogue converter
US6778122B2 (en) * 2002-12-23 2004-08-17 Institute Of Microelectronics Resistor string digital to analog converter with differential outputs and reduced switch count
US6937178B1 (en) * 2003-05-15 2005-08-30 Linear Technology Corporation Gradient insensitive split-core digital to analog converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1184989A2 (en) * 2000-08-29 2002-03-06 Kabushiki Kaisha Toshiba DA converter

Also Published As

Publication number Publication date
CN101057407A (zh) 2007-10-17
US20060103564A1 (en) 2006-05-18
WO2006053157A1 (en) 2006-05-18
EP1813020A1 (en) 2007-08-01
EP1813020B1 (en) 2010-02-17
ATE458312T1 (de) 2010-03-15
DE602005019457D1 (de) 2010-04-01
US7259706B2 (en) 2007-08-21

Similar Documents

Publication Publication Date Title
CN101057407B (zh) 平衡双电阻器串数模转换器系统和方法
KR101183712B1 (ko) Ｄａ 변환 회로
CN101192831B (zh) 数字模拟转换器
US7501970B2 (en) Digital to analog converter architecture and method having low switch count and small output impedance
JP3253901B2 (ja) デジタル／アナログ変換器
CN101207385B (zh) 数模转换器及其数模转换方法
CN101505154B (zh) 数字模拟转换电路和数据驱动器及显示装置
CN101471669A (zh) 数模转换器和数模转换方法
CN1484889A (zh) 数模转换器
JP5835005B2 (ja) Ｄ／ａ変換器
US20070096965A1 (en) Digital to analog converter and a ground offset compensation circuit
US7304596B2 (en) Folded multi-LSB decided resistor string digital to analog converter
CN101425805B (zh) 高分辨率小面积数模转换电路
CN101419769A (zh) 数字模拟变换电路、数据驱动器及显示装置
CN205081772U (zh) 数模转换器dac以及数模转换器dac中的第一子dac
US20030117307A1 (en) Resistor string dac with current source lsbs
CN112583410A (zh) 分段式数模转换器
EP1738466A1 (en) Digital to analogue converters
US7295142B2 (en) Digital-to-analog converter with short integration time constant
CN102118172A (zh) 利用格雷码简化数模转换器电路的装置和方法
US7646322B2 (en) Folded R-2R ladder current-steering digital to analog converter
KR100789700B1 (ko) 가분할 저항 셀을 구비하는 ｄａｃ
CN112803948B (zh) 数模转换电路和方法
JP2001160757A (ja) ディジタル・アナログ変換器
JPS6244728B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: MEDIATEK Inc.

Address before: Massachusetts, USA

Applicant before: ANALOG DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant