CN101057347B - 制造有机晶体管的自动对准方法 - Google Patents

制造有机晶体管的自动对准方法 Download PDF

Info

Publication number
CN101057347B
CN101057347B CN2005800383629A CN200580038362A CN101057347B CN 101057347 B CN101057347 B CN 101057347B CN 2005800383629 A CN2005800383629 A CN 2005800383629A CN 200580038362 A CN200580038362 A CN 200580038362A CN 101057347 B CN101057347 B CN 101057347B
Authority
CN
China
Prior art keywords
cavity
substrate
layer
pattern
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800383629A
Other languages
English (en)
Other versions
CN101057347A (zh
Inventor
G·H·格林克
P·C·德伊纳费尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Creator Technology BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Creator Technology BV filed Critical Creator Technology BV
Publication of CN101057347A publication Critical patent/CN101057347A/zh
Application granted granted Critical
Publication of CN101057347B publication Critical patent/CN101057347B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体器件和制造半导体器件的方法,其中使用石印和印刷步骤的混合技术在衬底(206)上制造有机薄膜晶体管(TFTs)及其它组件。石印限定的抗蚀剂图案(211、311)提供用来引导随后印刷的材料的阻挡层和空腔。集成电路的不同组件在衬底(206)上形成分离的岛状物。降低了相邻薄膜由于应力发生破裂和剥落的风险。提高了器件的柔性。

Description

制造有机晶体管的自动对准方法
本发明涉及一种半导体器件的结构以及制造半导体器件的方法,特别涉及一种薄膜晶体管的结构以及制造包括多个薄膜晶体管的器件的方法。
近年来,半导体基显示器,例如薄膜晶体管(TFT)显示器已经变得日益普及。TFTs形成微电子电路的基本元件,并且通常包括多个由绝缘、半导体或导电材料形成的离散层。
一些有机材料,例如并五苯、聚噻吩、聚芴、聚亚苯基亚乙烯基和三苯胺可以显示半导体性能。包括有机半导体的半导电组件、结构和电路实现了许多优于传统半导体基结构的优点。这些优点包括容易加工,例如溶液加工,以及机械柔性。基于溶液加工的有机半导体的微电子器件可以例如用于简单电路,如柔性显示器和识别标签。最近,已经在有机半导体和基于有机半导体的半导体组件和电路制造领域中进行了大量的研究,特别是包括半导体结构和显示器用半导体结构的制造方法。
半导体基显示器或其它半导体器件可以具有代替玻璃作为衬底的柔性且价格低廉的塑料。柔性衬底可以为例如聚合物箔片。但是使用聚合物衬底将制造过程中的加工温度局限在约200℃。温度优选被保持在低于150℃。
一种制造有机半导体基显示器的方法包括通过旋涂施加显示器的有机晶体管。这种技术的一个缺点是需要分离的形成图案工艺施加半导体材料的均匀层。此外,从成本观点来看,旋涂相当低效,因为大部分材料停留在旋涂器转筒中而非衬底上。
印刷是另一种低温工艺,并且可以用来代替旋涂这种有机半导体材料。施涂聚合物的一种常用优选方法是使用印刷法,例如喷墨印刷,由此可以局部沉积半导电有机材料。通常对要印刷的材料的表面进行预处理,以免聚合物大面积扩散。
新近研发了用于这种应用的例如“按需滴液”型喷墨工艺的印刷方法,因为它们在制造中固有地提供更大的柔韧性并且因此可以具有显著的优点。在这些装置之一中使用的有机半导体材料可以为例如PPV(聚亚苯基亚乙烯基)。电致发光(聚合物发光二极管或“polyLED”)显示器用PPV的印刷已经在实验中完成,如已经喷墨印刷多个聚合物层,例如聚亚乙基二氧噻吩(PEDOT)-PPV叠片。对于PEDOT层,干燥的聚合物层厚度可以为100-200nm,而对于发光PPV层,为50-100nm。各层可以在没有针孔的前提下进行印刷。此外,已经实现5%或更少的层厚度变化。
2004年5月13日提交的未提前公开申请WO IB 2004/050669公开了具有特别与喷墨印刷工艺结合使用的特殊形状的抗蚀剂结构。为简化喷墨印刷,即将喷墨印刷液体保持在所需区域中,其上印刷液体的结构通常包括防止印刷液体扩散到不希望区域的抗蚀剂结构。
关于改进塑料上喷墨印刷的衬底性能的于2004年7月8日提交的未提前公开申请WO IB 2004/051170公开了在由阻挡层和薄膜图案化排列限定的子区域中进行喷墨印刷,其中阻挡层分割衬底表面。
聚合物箔片的尺寸不稳定性,特别是与使用硬质光掩模相结合,同样产生问题。
2001年6月28日公开的Henning Sirringhaus等人的申请公开WO01/47045A1公开了一种制造全聚合物晶体管的方法以及将这些晶体管集成到电路中的方法。狭窄的疏水性表面区域的图案用来限制水基导电聚合物墨滴的扩散。50nm高聚酰亚胺构造限定关键的装置尺寸。除几何限制之外,还利用疏水性(聚酰亚胺)构造和亲水性衬底之间的润湿差异。产生可以在晶体管构造中用作源电极和漏电极的具有精细构造的导电图案。在随后的步骤,半导体和绝缘体被旋涂。在制造的最后步骤中,由通过印刷再次在一层中沉积的导电聚合物制造栅电极(外加互连线)。
WO 01/47045A1中公开的方法不是自动对准方法。不存在重合(下一层中的图案根据形成图案的衬底上的特征加以对准),或者对于每个层分别完成重合。此外,导电聚合物得到的片材传导率过低,以至不能用于需要低欧姆列线和行线的显示器,特别是较大显示器。WO01/47045A1中公开的结构不允许使用较厚的聚酰亚胺构造,因为在公开的几何结构中不能容纳显著较厚的聚酰亚胺构造。WO 01/47045A1的发明中的较厚聚酰亚胺构造将导致使晶体管性能退化的拓扑结构。
另外,目前主要的难题之一是使用合算的制造工艺集成有机晶体管。为了这个目的,有利的是通过例如喷墨印刷,由溶液沉积许多层,而非仅半导体层。
在许多装置中,使用相对昂贵的石印技术使所有层形成图案。光刻法的其它缺点是难以使非平面表面形成图案以及使用光敏抗蚀剂的限制。为控制成本和简化制造,石印步骤的数目应保持到最小。
在成本方面例如沉积技术的旋涂具有相似的缺点。对于旋涂,仅极少部分的溶解的聚合物停留在最终组件中。超过99%的材料在沉积或形成图案过程中以废物形式停留。当(半)导电聚合物的材料成本构成大部分总制造成本,并且这些材料的价格水平预计仍然较高时,这一问题尤为显著。因此有必要限制材料的使用达到最小化(以及减少化学废物)。
关于有机半导体的另一个问题是源极-漏极层的加工发生在沉积绝缘体和沉积半导体层之间。这一点不同于无定形硅晶体管的常见步骤,其中当绝缘体和半导体层以一步连续法沉积时,得到迁移率最高且迟滞性最低的晶体管。
另一个问题是需要大对准公差,特别是当使用在加工过程中收缩或膨胀的塑料衬底时。因此,当可以在一个预限定区域而非对于每个分离层限定图案的区域中形成超过一层时,这一点是高度有利的,因为其将提高设计的所需对准公差。
据此,本发明优选尝试单独或以任何组合方式限制或消除上述缺点的一种或多种。
在一个方面,本发明涉及一种制造有机半导体器件的方法,其中喷墨印刷术和光刻步骤的混合组合避免了使用相对昂贵的光刻。
在本发明的一个实施方案中,必须由光刻施加的有机半导体结构的尺寸得到减少。
在另一个实施方案中,本发明涉及一种制造有机半导体器件的方法,其减少了所需光刻掩模的数目,同时避免了在交叉的导电层之间存在半导体以及并发漏电流。
在另一个方面,本发明涉及一种制造有机半导体器件的方法,其中所需聚合物材料的量得到减少。
在一个实施方案中,避免了通过旋涂沉积各层。
在另一个实施方案中,减少了通过旋涂沉积的各层数目。
在另一个方面,本发明涉及一种制造有机半导体器件的方法,其中绝缘体和半导体层在一步中沉积。
在另一个方面,本发明涉及一种制造具有顶部栅极结构的有机半导体器件的方法,其中该半导体受到顶部上的绝缘体保护。
在另一个方面,本发明涉及一种根据第二层设置半导体器件的第一层的方法,其中在预定区域中形成多于一层。
在一个实施方案中,本发明涉及一种半导体器件,其中仅需要根据第一层精密设置一个层(抗蚀剂结构)而不是四个层。本发明的结构固有地根据绝缘体定位半导体,以及根据栅电极定位绝缘体,其中在衬底上形成空腔,并且第一导电材料的第一层在源电极和漏电极的图案中。具有少量重叠的对准允许设计是可以的。
在另一个方面,本发明涉及减少半导体器件各层中应力并因此减少破裂和薄膜剥落机会的结构和方法。
在一个实施方案中,通过除去除晶体管和交叉点之外各处的绝缘体层而减少各层中的应力。
在另一个实施方案中,本发明涉及一种半导体器件,其中电路或显示器的不同组件在衬底上形成分离的岛状物。除去衬底的其它区域中的绝缘体层、半导体层和金属层减少了应力,并因此减少了破裂和薄膜剥落的机会,并且提高了器件的机械柔性。
在另一个方面,第一和第二金属互连线之间的交叉点通过抗蚀剂结构的(较厚)层,而不是通过栅极绝缘体彼此电绝缘。
本发明的这些和其它方面将通过参考以下所述实施方案显而易见和阐明。
附图中:
图1是有机薄膜晶体管的示意图;
图2显示薄的薄膜晶体管在衬底上组装的顺序;和
图3显示薄膜晶体管像元的俯视图。
以下说明着眼于适用于有机半导体结构的本发明的实施方案。但是本领域技术人员应理解,本发明并不局限于这种应用,而是可以应用于许多其它半导体结构。
图1中示出具有底部栅极装置构造的典型有机薄膜晶体管。通常,有机薄膜晶体管由标准光刻法制造。TFTs在通常为聚合物,例如25μm聚萘二甲酸乙二醇酯(PEN)薄膜的衬底106上形成。
需要四个掩模步骤。首先,通过光刻法使栅极层(通常为金属层,例如金)沉积并形成图案,以形成栅电极101。然后将绝缘体层105(例如可商购酚醛清漆的聚合物的层)沉积并形成图案,以便形成用于垂直连通的空腔。沉积的第三层为源极-漏极层(金或导电聚合物,例如PEDOT(聚(3,4-亚乙基二氧基噻吩))或PANI(聚苯胺)),将其形成图案以形成晶体管的源极102和漏极104。最后,沉积半导体103(例如聚噻吩亚乙烯基、聚亚乙烯基亚苯基、聚芳基胺、聚噻吩或低聚并苯(oligoacenes))。半导体103的构成需要第四个掩模步骤。栅极-源极和栅极-漏极重叠体通常为5μm,其与通常用于信道长度(即源极和漏极之间的间距)的尺寸相同。
栅极-源极和栅极-漏极重叠体形成影响有源矩阵显示器中逆程电压值和集成电路开关速度的寄生电容。不可能除去该重叠体,因为在两个导电层之间需要存在一定的对准公差(通常这约为5μm值)。特别地,不同的TFTs之间逆程电压的变化对于显示器的工作是有害的。
图2举例说明本发明的喷墨印刷和光刻步骤的混合组合的实施方案。
通过在衬底206上沉积导电材料的第一层并使之形成图案而开始加工(1),形成第一互连金属层和源极-漏极电极210。可以自由选择该层被沉积的方式以及使用的材料类型,只要得到约5μm的构造尺寸;材料在半导体中提供良好的注入接触;并且满足片材传导率技术条件。对于大型有源矩阵显示器,后者通常导致使用金属。优选的是以一对交错电极的形式提供源极和漏极电极。
然后,制备抗蚀图案211,形成阻挡层和空腔,如图2第(2)行所示。
阻挡层为沉积在衬底表面上的突出元件。阻挡层可以用来形成在表面的子区域上限定薄膜图案的离散结构。封闭或部分封闭在二维空间中的这些子区域称为空腔。包括薄膜材料的液体沉积在不同的子区域上。例如,在衬底表面上由空腔形成的结构可以用来限定晶体管。图2中所示实施方案中的空腔是分开的,并且与另一个空腔不具有共用的壁。但是,本发明的空腔可以共用壁。可以排列阻挡层以形成通常为正方形空腔、具有曲壁或任何其它重复图案的一系列空腔的规则排列,例如取决于每单位面积所需的像元数。隔开的阻挡层通常为有机材料的光致抗蚀剂,其图案通常已经由光刻限定。在一些子区域中,阻挡层可以用作隔离第一和第二金属层的绝缘体。所需图案可以用多种方法,例如光刻法、压花法或物质传递法形成。空腔用于限定TFTs207的有源区并且可以具有许多形状。空腔的壁可以为凹形或曲线形的。空腔可以具有圆形边或圆形角。
阻挡层用作第一和第二互连线的交叉点208上的绝缘体层。阻挡层优选具有约2-5μm的厚度。第一导体层中的第一导体和第二导体层中的第二导体的交叉点处的阻挡层提供绝缘体并使导体之间保持最小间距。
交错的源极和漏极电极的末端优选延伸到空腔外,以避免源极-栅极和漏极-栅极电容中的空间差异。
抗蚀剂结构优选由聚合物材料制成,并且含有机半导体的溶液优选具有有机半导体或导体。使用的抗蚀剂可以为基于例如聚乙烯基苯酚(UVN5 Shipley)、酚醛清漆(HPR504,Olin Hunt)、异戊二烯(SC100Olin Hunt)、环氧化物(XP SU8,Microresist Technologies)或苯并环丁烯(Dow Chemical)的许多可商购光致抗蚀剂的任一种。
下一步可以为表面处理,以在衬底和阻挡材料之间形成可湿性对比。可湿性表示表面允许物质层形成,而不允许球形或其它形状的液滴形成的倾向。例如,对于表面处理,可以首先应用氧气等离子体(或UV-臭氧处理或氩等离子体),以提高衬底可湿性。然后可以应用氟等离子体,例如CF4或CHF3或SF6等离子体,以降低阻挡材料的可湿性,同时通过应用CF4或CHF3或SF6等离子体却不(或并不显著)降低衬底的可湿性。如果阻挡层是有机材料,例如光聚合物并且衬底是(至少部分是)无机物,例如当使用玻璃衬底时,这种处理是有效的。对于塑料衬底,结果可能存在疑问,因为衬底不是无机物的。因此可以在塑料衬底上施加极薄的(部分)无机涂层。薄膜图案结构和生产这种结构的方法公开在2004年7月8日提交的未提前公开申请WO IB 2004/051170中。
这种表面处理可用于防止印刷材料润湿本发明中的阻挡层。WOIB 2004/051170中公开的表面处理不会不利地影响晶体管特性,并且可以在对设备效率没有任何副作用的前提下使用。
表面处理可以在沉积各层之后应用。
然后如图2的(3)中所示用包含可溶性半导体203的溶液填充空腔,以在干燥之后得到100-200nm厚的薄膜。
适合的可溶性半导体包括各种有机半导体,并且原则上也包括无机半导体。适合的有机半导体包括PPVs、聚噻吩亚乙烯基、聚芴、载体材料和低聚物的共混物(特别是并五苯和红荧烯)、聚芳基胺、聚噻吩等,低聚物和非半导电单体的共聚物。这些有机半导体可以包括本领域技术人员已知的任何侧链(特别是但不仅仅是烷基、烷氧基)。
优选通过印刷法沉积包含半导体203的溶液和后续层,但是在本发明考虑之列的是可以使用任何适合的方法。可以有利地使用例如按需滴液墨喷印刷(其可以例如为鼓泡喷射或压电印刷)、连续墨喷印刷、丝网印刷、胶版印刷、微接触印刷或毛细管中微模塑(MIMIC)而不是光刻在空腔中沉积各层。
有机半导体可以用作前体。使用前体分子是本领域公知的技术。沉积之后,该前体可以转换为半导体材料。
空腔充满包含可溶性栅极绝缘体213的溶液。干燥之后,层将为50-400nm厚,并且优选尽可能薄,条件是层仍然不含针孔并且层厚充分均匀。
适合的栅极绝缘体包括各种有机绝缘体并且原则上包括无机绝缘体。适合的有机绝缘体特别包括聚乙烯基苯酚、酚醛清漆基聚合物、环氧基聚合物、聚异戊二烯、聚甲基丙烯酸甲酯(PMMA)、聚(间二甲苯己二酰二胺)、聚酰胺、聚偏二氟乙烯及其共聚物聚(偏二氟乙烯/三氟乙烯)。
然后将空腔充满包含可溶性聚合物导体的溶液,例如用聚苯乙烯磺酸稳定的聚(3,4-亚乙基二氧基噻吩)(PEDOT-PSS)。干燥之后,含有栅电极212的这一层将至少为50nm厚。
沉积互连线的第二层214并形成图案。根据传导率技术条件和设计规则(使构造尺寸最小化)选择材料和形成图案技术。
应特别注意避免步骤覆盖的问题并且保证衬底上的互连线连续。阻挡层可以具有产生极好的汽化金属覆盖率的凹形形状,但是其它形状也是可以的。应避免菌形或伞状抗蚀剂结构。可以采用的可能方法是削减用于形成空腔和阻挡层的抗蚀图案的边缘;使用天文馆的沉积工具;在氩气存在下进行溅射。优选应使用重金属作为“轻”金属,因为通常铝的步骤覆盖差。
原则上可以通过液态金属或含金属微粒的溶液的喷墨印刷形成第二连通层214,可以省略附加的掩模步骤。
原则上也可以通过经由遮罩蒸发或溅射金属而限定第二连通层214。任选,材料在随时间变化的角度下沉积,以便改善步骤覆盖。
任选,也可以在有机导体之上印刷保护层(图2中未示出)。保护层可以优选包括例如聚苯乙烯、聚降冰片烯、PMMA、聚碳酸酯和聚酰亚胺的材料。保护层提供结构的额外保护以及提高机械强度。对于显示装置,保护层优选基本上是透明的。
可以通过例如在后续的半导体、绝缘体和/或导电层的溶液沉积过程中,保证底层不应由用于沉积后续层的溶剂溶解或溶胀,来保护层叠体完整性。为了这一目的,可以使用“正交溶剂体系”,其中为各层选择具有与先前层不相容的溶解度参数的溶剂。
尤其就保持各层之间重合并避免漏电路径而论,选择空腔形状。
在优选的实施方案中,以一对交错电极的形式提供源极302和漏极304电极。每个电极具有基本平行取向的齿。这些齿在第一方向315中延伸。然后设置半导体和绝缘体以及栅极101、212,使得它们的垂直投影与齿重叠,并基本上在第一方向315中延伸,但是不与电极齿的末端重叠。栅极101、212的投影与源极302和漏极304电极的所有齿重叠;即其在第二方向316(通常基本上垂直于第一方向)中延伸超过齿。这种结构对于具有常导通状态,例如p型半导体材料的晶体管是特别有利的。在这种情况下,当栅极-电极上的外加电压为零伏时,有机半导体已经带有来自源极到漏极的载荷子,和/或反之亦然。超过栅极的延伸在源极和漏极电极之间产生漏电路径,因为如果栅极不与这一区域重叠,则载荷子的转移不能由栅极电压中断或阻止。栅电极优选覆盖空腔内部。
在这一实施方案中,正如以上所看到的,空腔优选已经使边缘圆化。具有圆形边缘的空腔比具有直线边缘的空腔更容易填充。
在第一方向315中,栅极上的空腔投影被限制在栅极-电极212的边缘内。
在第二方向316中,空腔投影优选延伸超过栅极-电极212的边缘。
如上所述,尤其对于具有p型半导体材料的晶体管,栅极上的空腔投影在第一方向315中完全在栅电极212的边缘内保证当栅极-电极上的外加电压为零或更高时,有机半导体可以带有来自源极到漏极的载荷子,和/或反之亦然。超过栅极的延伸在源极和漏极电极之间产生漏电路径,因为在那里载荷子的转移不能被中断。
优选在第二方向316中延伸。如果不存在,空腔和底层之间的覆盖层中的少量偏差对晶体管特性具有消极影响。在如果晶体管为显示器的一部分的情况下尤其如此。于是覆盖层不匹配对显示器质量具有副作用(直接地)。此外,这种延伸给出了将聚合物栅电极在活性TFT区域外连接到第二金属互连线的可能性。当第二金属层的沉积(和形成图案)使底层的半导体层退化时,这一点可能有用。
如可以由图2和图3看到的,在两个导电层之间的交叉点208、308中没有漏电路径。在两个导电层之间的包括半导体层的交叉,其为例如2004年5月13日提交的未提前公开申请WO IB 2004/050669所公开的三掩模工艺的缺点,由本发明避免。这种结构具有额外的优点,即两个导电层由阻挡层形成的距离分隔,而不是由栅极绝缘体的厚度分隔。因此,栅极绝缘体和抗蚀剂结构的加工可以与厚度无关地达到最佳化。步骤覆盖仍然是所关注的,并且可能需要特殊的方法。
如可以从上看到的,本发明允许使用较低精确度的形成图案工艺的混合制造工艺用于自动对准层,并且避免了使用更加昂贵和困难的较高精确度工艺。例如,光刻法的使用可以有利地被限制在源极和漏极电极的第一层和抗蚀剂的第二层。
形成源极、漏极和栅电极的适合的导电材料包括金、钯、铂和其它(贵)金属、氧化导体,例如ITO,聚合导体,例如聚苯胺和聚亚乙基二氧噻吩(PEDOT),特别是与聚酸结合。对于n型半导体,除已经提及用于p型半导体的金属之外,可以使用具有较低功函数的金属。
适合的栅极绝缘体包括各种有机绝缘体并且原则上还包括无机绝缘体,例如溶胶-凝胶玻璃。
衬底可以为任何适合的材料。适合用作衬底的聚合物材料包括但不限于聚碳酸酯(PC)、聚醚砜(PES)、聚降冰片烯(PNB)、聚芳酯(PAR)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、环氧化物、聚甲基丙烯酸甲酯(PMMA)、聚氨酯(PUR)。不同的材料可能适合于不同的用途,并且是本领域技术人员已知的。衬底可以为有机化合物,或者为用有机表面整理的至少部分无机化合物。
本发明并不局限于TFTs。其它半导体器件可以在本发明的结构和方法中形成。如在此使用的,术语“半导体器件”表示用半导体材料制成的导体,并且包括例如半导体单元、导体、电容、微芯片、晶体整流器、结式整流器、半导体二极管、太阳能电池、n型半导体、p型半导体、热敏电阻或热子,以及晶体管,包括电子、场效应、薄膜场效应或结式晶体管,逻辑栅极,例如反向变流器,环形振荡器以及集成电路,例如移位寄存器。
最后,上述论述仅用来举例说明本发明,并且不应被认为是将所附权利要求限制到任何特定实施方案或实施方案组。使用的每个体系也可以和其它体系一起使用。因此,虽然已经特别详细参考其特殊的示例性实施方案对本发明进行了描述,但是也应理解的是在不脱离本发明更广泛的及预期的精神和范围的基础上,可以对其作出多种改进和变化,正如以下权利要求中阐明的。因此说明书和附图应以举例说明性方式对待,并不希望其限制所附权利要求的范围。
在解释所附权利要求中,应理解:
a)措词“包括”并不排除在所给权利要求中列出的那些之外,存在其它元素或动作;
b)元素之前的措词“一个”或“一种”并不排除存在多个这种元素;
c)权利要求中的任何参考数字仅用于举例说明目的,并不限制它们的保护范围;和
d)几个“装置”可以由相同的主题、结构或功能表示。

Claims (30)

1.一种制造半导体器件的方法,该方法包括:
以包括第一互连线和一个或多个源极(302)和漏极(304)电极的图案在衬底(106、206)上施加第一导电材料层(210);
在衬底(106、206)上形成空腔,该空腔由从衬底(106、206)表面伸出的一个或多个壁形成;
用包括半导体或半导体前体的溶液涂布空腔中的全部区域;
用栅极绝缘体(213)涂布空腔中的全部区域;
用包括栅电极(212)的第二导电材料涂布空腔中的全部区域;和
以包括第二互连线(214、314)的图案在衬底(106、206)上施加第三导电材料层。
2.权利要求1的方法,其中在衬底(106、206)上形成一个或多个空腔图案的步骤包括沉积抗蚀剂。
3.权利要求1的方法,其中施加第一层的步骤进一步包括由光刻施加图案。
4.权利要求1的方法,其中一个或多个下列步骤包括喷墨印刷:用半导体或半导体前体涂布空腔中的全部区域的步骤、用栅极绝缘体涂布空腔中的全部区域的步骤、用第二导电材料涂布空腔中的全部区域的步骤或者施加第三导电材料层的步骤。
5.权利要求1的方法,其中形成空腔的步骤包括形成具有圆形边缘、圆形角或凹形壁的空腔。
6.权利要求1的方法,其中形成空腔的步骤包括形成具有至少一个或多个壁的空腔,该壁具有斜削的侧面,使得至少一个壁在与衬底表面基本垂直的方向中变窄。
7.权利要求1的方法,其中形成空腔的步骤包括在衬底之上形成空腔,源极(302)和漏极(304)电极延伸出空腔中的区域。
8.权利要求1的方法,进一步包括在施加第一导电材料层之后、在形成空腔之后或在用包括半导体或半导体前体的溶液涂布空腔中的全部区域之后进行表面处理的步骤。
9.权利要求1的方法,其中用包括半导体或半导体前体的溶液涂布空腔中的全部区域的步骤包括在干燥所述溶液之后,形成100-200nm厚的薄膜。
10.权利要求1的方法,其中用栅极绝缘体(213)涂布空腔中的全部区域的步骤包括用可溶性栅极绝缘体涂布空腔中的全部区域。
11.权利要求10的方法,其中用可溶性栅极绝缘体涂布空腔中的全部区域的步骤包括在干燥所述可溶性栅极绝缘体之后,形成50-400nm厚的薄膜。
12.权利要求1的方法,其中第二导电材料包括可溶性聚合物导体。
13.权利要求12的方法,其中施加第二导电材料以在干燥之后形成至少50nm的厚度。
14.权利要求1的方法,其中形成空腔的步骤进一步包括在衬底上形成阻挡层。
15.权利要求14的方法,其中施加第二导电材料的步骤包括向阻挡层施加导电材料的互连线。
16.权利要求14的方法,其中形成阻挡层的步骤包括沉积2到5μm厚的阻挡层。
17.权利要求14的方法,其中形成阻挡层的步骤包括形成在与衬底表面基本垂直的方向中变窄的阻挡层。
18.权利要求14的方法,其中形成阻挡层的步骤包括形成具有凹面的阻挡层。
19.一种电子器件,包括衬底(106、206)上的一个或多个半导体器件和一个或多个半导体器件(207)与另一个半导体器件或输出终端的互连线,该一个或多个半导体器件(207)和至少部分互连线在包括以下的结构中提供:
衬底(106、206);
以包括第一互连线和一个或多个源极(302)和漏极(304)电极的图案在衬底上施加的第一导电材料层(310);和
在衬底(106、206)表面和形成图案的层(310)上的包括一个或多个壁的空腔,该一个或多个壁封闭在平行于衬底表面的方向中的衬底(106、206)和一部分形成图案的层(310)上的区域,并且空腔中的全部区域涂布有包括半导体或半导体前体的溶液;
通过涂布空腔中的全部区域形成的栅极绝缘体(213);
通过第二导电材料涂布空腔中的全部区域形成的栅电极(212);和
包括第二互连线(214、314)图案的第三导电材料层。
20.权利要求19的电子器件,其中一个或多个层之一为半导体材料。
21.权利要求20的电子器件,其中半导体材料为有机半导体材料。
22.权利要求19的电子器件,其中衬底为聚合物材料。
23.权利要求19的电子器件,其中空腔由抗蚀剂形成。
24.权利要求19的电子器件,其中空腔的一个或多个壁之一为凹形的。
25.权利要求19的电子器件,其中空腔的一个或多个壁之一斜削,以在与衬底表面基本垂直的方向中变得更窄。
26.权利要求19的电子器件,其中包括抗蚀剂的阻挡层在衬底(106、206)和形成图案的层(310)上形成,阻挡层位于第一导电材料层(310)和第二导电材料层(214)之间的交叉点(308)并靠近第一导电材料层(310)的图案和第二导电材料层(214)的图案。
27.权利要求19的电子器件,其中包括抗蚀剂并在垂直于衬底表面的方向中斜削的阻挡层在衬底(106、206)和形成图案的层(310)上形成。
28.一种包括衬底的电路,该衬底具有如权利要求19所述的两个或多个电子器件,两个或多个器件之一与两个或多个器件的第二个分隔并且至少部分封闭在空腔中。
29.权利要求28的电路,其中两个或多个器件之一为薄膜晶体管。
30.权利要求28的电路,其中两个或多个器件之一为包括在衬底(106、206)上形成的阻挡层的交叉结构,该阻挡层包括抗蚀剂并靠近衬底(106、206)上的第一导电材料层(210)中的图案,以及靠近第二导电材料层(214)中的图案。
CN2005800383629A 2004-11-09 2005-11-04 制造有机晶体管的自动对准方法 Expired - Fee Related CN101057347B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62639904P 2004-11-09 2004-11-09
US60/626,399 2004-11-09
PCT/IB2005/053606 WO2006051457A1 (en) 2004-11-09 2005-11-04 Self-aligned process to manufacture organic transistors

Publications (2)

Publication Number Publication Date
CN101057347A CN101057347A (zh) 2007-10-17
CN101057347B true CN101057347B (zh) 2013-02-20

Family

ID=35500534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800383629A Expired - Fee Related CN101057347B (zh) 2004-11-09 2005-11-04 制造有机晶体管的自动对准方法

Country Status (8)

Country Link
US (1) US20080135836A1 (zh)
EP (1) EP1815541B1 (zh)
JP (1) JP2008520086A (zh)
KR (1) KR101186966B1 (zh)
CN (1) CN101057347B (zh)
AT (1) ATE518259T1 (zh)
TW (1) TW200633284A (zh)
WO (1) WO2006051457A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181586B2 (ja) * 2006-09-26 2013-04-10 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
US8017940B2 (en) * 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
JP5200443B2 (ja) * 2007-07-30 2013-06-05 セイコーエプソン株式会社 有機トランジスタ及びアクティブマトリックス基板
JP5205894B2 (ja) * 2007-09-21 2013-06-05 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
KR101614789B1 (ko) * 2008-01-31 2016-04-22 노오쓰웨스턴 유니버시티 용액-처리된 높은 이동도 무기 박막 트랜지스터
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
KR101004734B1 (ko) * 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
US8603922B2 (en) * 2010-01-27 2013-12-10 Creator Technology B.V. Semiconductor device, display, electronic apparatus and method of manufacturing a semiconductor device
KR101309263B1 (ko) * 2010-02-19 2013-09-17 한국전자통신연구원 유기 박막 트랜지스터 및 그 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413790B1 (en) * 1999-07-21 2002-07-02 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3743630B2 (ja) 1998-03-17 2006-02-08 セイコーエプソン株式会社 薄膜発光素子の製造方法
CN1245769C (zh) * 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
JP4269134B2 (ja) * 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4713818B2 (ja) * 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機el表示装置の製造方法
US20050151129A1 (en) * 2004-01-14 2005-07-14 Rahul Gupta Deposition of conducting polymers
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413790B1 (en) * 1999-07-21 2002-07-02 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display

Also Published As

Publication number Publication date
TW200633284A (en) 2006-09-16
EP1815541B1 (en) 2011-07-27
US20080135836A1 (en) 2008-06-12
KR20070083992A (ko) 2007-08-24
CN101057347A (zh) 2007-10-17
EP1815541A1 (en) 2007-08-08
JP2008520086A (ja) 2008-06-12
ATE518259T1 (de) 2011-08-15
WO2006051457A1 (en) 2006-05-18
WO2006051457A9 (en) 2011-03-03
KR101186966B1 (ko) 2012-10-02

Similar Documents

Publication Publication Date Title
CN101057347B (zh) 制造有机晶体管的自动对准方法
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
KR101418621B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법, 이중 트랜지스터 구조물, 유기 전자 디바이스 및 그 제조 방법, 이중 tft구조물 제조 방법, 액티브 매트릭스 oled 디스플레이
US7977144B2 (en) Thin film transistor array panel and manufacture thereof
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
EP0981165A1 (en) Thin film transistors
EP0962984A2 (en) Thin-film transistor monolithically integrated with an organic light-emitting diode
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2008042043A (ja) 表示装置
CN101926016A (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
EP2136606A1 (en) Organic thin film transistor substrate, its manufacturing method, image display panel, and its manufacturing method
US7750350B2 (en) Organic thin film transistor, flat panel display apparatus having the same, method of producing the organic thin film transistor and shadow mask used in the method
JP2008182047A (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
EP1629525B1 (en) A structure for a semiconductor arrangement and a method of manufacturing a semiconductor arrangement
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
US8981348B2 (en) Semiconducting element, organic light emitting display including the same, and method of manufacturing the semiconducting element
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
EP1727219B1 (en) Organic thin film transistor and method for producing the same
EP1930963B1 (en) Method of manufacturing a semiconducting device and semiconducting device
JP2003324198A (ja) インバータ
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: KONINKL PHILIPS ELECTRONICS NV

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20120704

Owner name: CREATOR TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120704

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120704

Address after: Holland Breda

Applicant after: Creator Technology B.V.

Address before: Holland Ian Deho Finn

Applicant before: POLYMER VISION LTD.

Effective date of registration: 20120704

Address after: Holland Ian Deho Finn

Applicant after: POLYMER VISION LTD.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160420

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Holland Breda

Patentee before: Creator Technology B.V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130220

Termination date: 20191104