CN101055892A

CN101055892A - 薄膜晶体管及其制造方法

Info

Publication number: CN101055892A
Application number: CN 200610060273
Authority: CN
Inventors: 颜硕廷
Original assignee: Innolux Shenzhen Co Ltd; Innolux Display Corp
Current assignee: Innolux Shenzhen Co Ltd; Innolux Corp
Priority date: 2006-04-12
Filing date: 2006-04-12
Publication date: 2007-10-17

Abstract

本发明公开一种薄膜晶体管，其包括一基底、一源极、一漏极、一通道区域、一栅极绝缘层、一钝化层及一栅极，该源极、漏极及通道区域形成于该基底上且位于同一层，该通道区域位于该源极及漏极之间，该栅极绝缘层形成于该通道区域上，该钝化层形成于该源极、漏极及通道区域上，且位于该栅极绝缘层两侧，该钝化层介电常数小于栅极绝缘层介电常数，该栅极形成于该栅极绝缘层及部分钝化层上，且与该通道区域对应。该薄膜晶体管漏电流较小、可靠性高。本发明还提供该薄膜晶体管之制造方法。

Description

薄膜晶体管及其制造方法

【技术领域】

本发明涉及一种薄膜晶体管及其制造方法。

【背景技术】

在薄膜晶体管液晶显示器当中，显示区的透光度取决于液晶层上下电极之间的电压差。当薄膜晶体管打开将信号线电压写至液晶之后，立即将薄膜晶体管关闭，将电荷保持在液晶电容上，此时所储存的电荷若有漏失，即会造成液晶电压的改变，直到新的电压再次写入之前，此电压的改变不能使受影响的亮度变化量超过一个灰阶，否则可能导致画质异常。造成电荷漏失的原因，包括液晶本身和TFT的漏电流。故，薄膜晶体管的漏电流大小会影响到薄膜晶体管关闭状态下的电信号精确度。

请参阅图1，是一种现有技术薄膜晶体管的结构示意图。该薄膜晶体管100包括一基底101、一位于该基底101上且位于同一层的通道区域113、源极114及漏极115、一设置在该通道区域113、源极114及漏极115上的栅极绝缘层104、在该栅极绝缘层104上且对应于该通道区域113设置的一栅极105、一形成于该栅极105与栅极绝缘层104上的钝化层106、该钝化层106与栅极绝缘层104上形成有三接触孔(未标示)及对应该三接触孔形成的金属层图案107。其中，该栅极绝缘层104是单纯的采用业界常用的氧化硅SiOx材质构成，其介电常数约为3.9。

请一并参阅图2，是上述薄膜晶体管100制造方法之流程图，该薄膜晶体管100的制造方法包括如下步骤：

步骤S10：提供一玻璃基底101；

步骤S11：形成漏极、源极及通道区域

在该玻璃基底101上沉积非晶硅层，并使其结晶成多晶硅薄膜，掺杂多晶硅，形成P型半导体层，在该P型半导体层上的一部分涂布光阻剂，后由光阻剂做为遮蔽，在该P型半导体层内进行重掺杂五价离子，形成一通道区域113、一源极114及一漏极115；

步骤S12：形成栅极绝缘层

在该通道区域113、源极114及漏极115上沉积氧化硅SiOx薄膜，形成栅极绝缘层104；

步骤S13：形成栅极图案

在该栅极绝缘层104上形成栅极105图案；

步骤S14：形成钝化层及接触孔

在该栅极绝缘层104与栅极105上形成钝化层106，依序对该钝化层106与栅极绝缘层104进行蚀刻形成接触孔；

步骤S15：形成金属层图案

形成金属层图案107，该金属层图案107通过该接触孔与该栅极105、源极114和漏极115部分区域欧姆接触(ohmic contact)。

但是，现有技术薄膜晶体管100中，栅极105和通道区域113之间的介电质，即栅极绝缘层104是单纯的采用业界常用的氧化硅SiOx材质构成，其介电常数约为3.9，可以看的出，该绝缘层104的绝缘性有限，因此该薄膜晶体管100会存在漏电流，特别当薄膜晶体管100为关闭状态时，该漏电流会影响电信号的精确性，减低薄膜晶体管100的可靠性，从而影响显示品质。

【发明内容】

为解决上述漏电流较大及可靠性低的问题，有必要提供一种漏电流较小，且可以提高可靠性的薄膜晶体管。

还有必要提供上述薄膜晶体管的制造方法。

一种薄膜晶体管，其包括一基底、一源极、一漏极、一通道区域、一栅极绝缘层、一钝化层及一栅极，该源极、漏极及通道区域形成在该基底上且位于同一层，该通道区域位于该源极及漏极之间，该栅极绝缘层形成在该通道区域上，该钝化层形成在该源极、漏极及通道区域上，且位于该栅极绝缘层两侧，该钝化层介电常数小于栅极绝缘层介电常数，该栅极形成在该栅极绝缘层及部分钝化层上，且与该通道区域对应。

一种薄膜晶体管制造方法，其包括以下步骤：提供一基底，其上形成一半导体层；在该半导体层上沉积氧化硅形成栅极绝缘层；该栅极绝缘层上形成具预定图案的栅极；以该栅极为遮蔽，湿蚀刻该栅极绝缘层，使部分栅极绝缘层余留在该栅极下方，同时该栅极两端下方分别形成一缺口；利用栅极当作屏蔽，在半导体层内进行重掺杂，形成漏极及源极；在该栅极、漏极、源极上及该二缺口内旋涂一钝化层，该钝化层介电常数小于栅极绝缘层介电常数。

与现有技术相比，本发明薄膜晶体管将介电常数小于栅极绝缘层介电常数材质，旋涂在栅极下方两端，使栅极两端下方的等效栅极绝缘层厚度较厚，因此该栅极两端下方的电阻较大，当栅极电压不变时，邻近源极及漏极的通道区域两端的电场较弱，进而减少晶体管的漏电流和提升晶体管的可靠性。

【附图说明】

图1是一种现有技术薄膜晶体管的结构示意图。

图2是一种现有技术薄膜晶体管制造方法流程图。

图3是本发明薄膜晶体管的结构示意图。

图4是本发明薄膜晶体管制造方法流程图。

图5是本发明薄膜晶体管制造方法的形成P型半导体层与栅极绝缘层的示意图。

图6是本发明薄膜晶体管制造方法的沉积栅极金属层的示意图。

图7是本发明薄膜晶体管制造方法的形成栅极的示意图。

图8是本发明薄膜晶体管制造方法的蚀刻栅极绝缘层的示意图。

图9是本发明薄膜晶体管制造方法的重掺杂形成源极及漏极的示意图。

图10是本发明薄膜晶体管制造方法的形成钝化层的示意图。

图11是本发明薄膜晶体管制造方法的形成接触孔的示意图。

图12是本发明薄膜晶体管制造方法的形成金属层图案的示意图。

【具体实施方式】

请参阅图3，是本发明薄膜晶体管的一较佳实施方式所揭示的结构示意图。该薄膜晶体管200包括绝缘基底201、设置在该绝缘基底201上且位于同一层的通道区域212、源极215及漏极216、依序设置在该通道区域212上的栅极绝缘层203与栅极214、设置在该通道区域212、源极215、漏极216与栅极214上的钝化层206及一设置在该钝化层206上的金属层图案207，其中，该钝化层206上设置有三接触孔(未标示)，该金属层图案207通过该三接触孔与栅极214、源极215和漏极216的部分区域欧姆接触，该通道区域212长度与该栅极214的长度一致，该栅极绝缘层203相较于该栅极214两端分别向内缩进一部分，即该栅极214两端下方分别具有一缺口(未标示)，该钝化层206也延及该栅极214两端下方的二缺口。

请一并参阅图4，是本发明薄膜晶体管200制造方法一较佳实施方式的流程图。该薄膜晶体管200的制造方法具体步骤如下：

步骤S20：形成P型半导体层与栅极绝缘层

请参阅图5，提供一基底201，该基底201为透明基底，且不可绕性，其材质为玻璃，在该玻璃基底上沉积非晶硅层，并用雷射退火结晶法使其结晶成多晶硅薄膜，在该多晶硅薄膜内掺杂三价离子，形成P型半导体层202，后在该P型半导体层202上沉积氧化硅SiOx，形成栅极绝缘层203。其中，该氧化硅SiOx材质介电常数约为3.9。

步骤S21：形成栅极图案

请一并参阅图6，在该栅极绝缘层203上依序形成一栅极金属层204及一第一光阻层240，以第一道光罩的图案对该第一光阻层240进行曝光显影，从而形成一预定光阻图案243，再对该栅极金属层204进行干蚀刻，进而形成一栅极214图案(如图7所示)。

步骤S22：形成栅极绝缘层图案

请一并参阅图8，移除该光阻图案243，并以该栅极214当屏蔽，湿蚀刻该栅极绝缘层203，由于湿蚀刻为一种等向性(isotropic)蚀刻，因此栅极绝缘层203除了会被向下蚀刻之外，也会发生侧向蚀刻，使栅极214两端下方的栅极绝缘层203部分区域也被蚀刻分别产生一缺口213。

步骤S23：重掺杂形成通道区域、源极及漏极

请一并参阅图9，利用栅极214当作屏蔽，在部分P型半导体层202内进行重掺杂五价离子，形成源极215及漏极216。该利用栅极遮住的部分为通道区域212。

步骤S24：形成钝化层，并蚀刻形成接触孔

请一并参阅图10，在该源极215、漏极216与栅极214上旋涂(spin on)一钝化层206，该钝化层206也旋涂在该栅极214两端下方的二缺口213内，该钝化层206上一第二光阻层250，以第二道光罩的图案对该第二光阻层250进行曝光显影，从而形成一预定光阻图案253，再对该钝化层206进行干蚀刻形成三接触孔216(如图11所示)。

该钝化层206采用的材质为介电常数小于栅极绝缘层介电常数的一低介电常数材质，其介电常数小于3.9，该低介电常数材质为氨氧氮化物(Hydrogen Silsesquioxane，HSQ)。

步骤S25：形成金属层图案

请一并参阅图12，在该钝化层206上及三接触孔内沉积一金属层，并使图案化，形成金属层图案207，此时该金属层图案207与栅极214、源极215和漏极216部分区域欧姆接触。

相较于现有技术，本发明薄膜晶体管200栅极绝缘层203两端为介电常数小于栅极绝缘层203介电常数的一低介电常数材质，在相同的厚度时，低介电常数材质的跨压较大，通道区域212两端所受到的栅极214电压耦合较小，因此通道区域212两端电场强度较小，进而减少薄膜晶体管200的漏电流和提升晶体管的可靠性，更可以降低晶体管在off状态下的漏电流。另外，由于栅极214与金属层图案207之间的介电质为一低介电常数材质，因此栅极214与金属层图案207之间的信号串扰效应也可以同时获得减轻缓和(alleviation)。从而，进一步提高薄膜晶体管200的可靠性。

但是，本发明薄膜晶体管及其制造方法并不限于第一实施方式所述，该低介电常数材质也可以是其它，如硅氧碳氢化合物(Methylsilsesquioxane，MSQ)、多孔聚硅氨烷(Porous-polysilazane，PPSZ)、苯丙环丁稀(Benzocyclobutene，BCB)、氟化亚芳香醚(Fluorinated Arylene Ether，FLARE)、芳香族碳氢化合物(SILK)、黑钻石(Black Diamond)、有机硅烷高分子(Hybrid OrganicSiloxanePolymer，HOSP)、聚亚芳香醚(Polyarylene Ether，PAE)、刚石(Diamond-like Carbon，DLC)等，该钝化层206所采用的材质不限于一种材质，也可以是氨氧氮化物、硅氧碳氢化合物、多孔聚硅氨烷、苯丙环丁稀、氟化亚芳香醚、芳香族碳氢化合物、黑钻石、有机硅烷高分子、聚亚芳香醚或类金刚石等材质中的二种或二种以上，该基底201也可以是可绕性基底。

Claims

1.一种薄膜晶体管，其包括一基底、一源极、一漏极、一通道区域、一栅极绝缘层、一钝化层、一栅极及一金属层图案，该源极、漏极及通道区域形成在该基底上且位于同一层，该通道区域位于该源极及漏极之间，该栅极绝缘层形成在该通道区域上，该钝化层形成在该源极、漏极及通道区域上，且位于该栅极绝缘层两侧，该钝化层包括多个接触孔，该金属层图案设置在该钝化层上，且通过该多个接触孔与该源极、漏极及栅极欧姆接触，其特征在于：该钝化层介电常数小于栅极绝缘层介电常数，该栅极形成在该栅极绝缘层及部分钝化层上，且与该通道区域对应。

2.如权利要求1所述的薄膜晶体管，其特征在于：该栅极绝缘层材质为氧化硅材质。

3.如权利要求1所述的薄膜晶体管，其特征在于：该钝化层材质为氨氧氮化物、硅氧碳氢化合物、多孔聚硅氨烷、苯丙环丁稀、氟化亚芳香醚、芳香族碳氢化合物、黑钻石、有机硅烷高分子、聚亚芳香醚或类金刚石的一种或多种。

4.如权利要求所述的薄膜晶体管，其特征在于：该栅极绝缘层相较于栅极两端分别向内缩进一部份，在该栅极下方两端形成二缺口。

5.如权利要求1所述的薄膜晶体管，其特征在于：该钝化层延及至该二缺口内。

6.一种薄膜晶体管制造方法，其包括以下步骤：提供一基底，其上形成一半导体层；在该半导体层上沉积氧化硅形成栅极绝缘层；该栅极绝缘层上形成具预定图案的栅极；以该栅极为遮蔽，湿蚀刻该栅极绝缘层，使部分栅极绝缘层余留在该栅极下方，同时该栅极两端下方分别形成一缺口；利用栅极当作屏蔽，在半导体层内进行重掺杂，形成漏极及源极；在该栅极、漏极、源极上及该二缺口内旋涂一钝化层，该钝化层介电常数小于栅极绝缘层介电常数。

7.如权利要6所述的薄膜晶体管制造方法，其特征在于：该栅极绝缘层材质为氧化硅材质。

8.如权利要6所述的薄膜晶体管制造方法，其特征在于：该钝化层材质为氨氧氮化物、硅氧碳氢化合物、多孔聚硅氨烷、苯丙环丁稀、氟化亚芳香醚、芳香族碳氢化合物、黑钻石、有机硅烷高分子、聚亚芳香醚或类金刚石的一种或多种。

9.如权利要6所述的薄膜晶体管制造方法，其特征在于：进一步包括蚀刻该钝化层形成多个接触孔的步骤。

10.如权利要6所述的薄膜晶体管制造方法，其特征在于：进一步包括在该钝化层上沉积一金属层，并进行图案化处理形成一金属层图案的步骤。