CN111403488A - 薄膜晶体管及其制备方法、显示用基板及显示装置 - Google Patents

薄膜晶体管及其制备方法、显示用基板及显示装置 Download PDF

Info

Publication number
CN111403488A
CN111403488A CN202010246438.3A CN202010246438A CN111403488A CN 111403488 A CN111403488 A CN 111403488A CN 202010246438 A CN202010246438 A CN 202010246438A CN 111403488 A CN111403488 A CN 111403488A
Authority
CN
China
Prior art keywords
substrate
gate
electrode
orthographic projection
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010246438.3A
Other languages
English (en)
Other versions
CN111403488B (zh
Inventor
刘宁
王庆贺
宋威
戴修文
潘洋
周斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010246438.3A priority Critical patent/CN111403488B/zh
Publication of CN111403488A publication Critical patent/CN111403488A/zh
Application granted granted Critical
Publication of CN111403488B publication Critical patent/CN111403488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种薄膜晶体管及其制备方法、显示用基板、显示装置，涉及显示技术领域，可以解决栅极向有源层施加电压的有效区域较小的问题，该薄膜晶体管包括衬底；设置在衬底上的有源层；设置在有源层上的栅绝缘图案，栅绝缘图案在衬底上的正投影与沟道区在衬底上的正投影重合；以及设置在栅绝缘图案上的第一栅极和第二栅极，第一栅极和第二栅极电连接，第一栅极的材料包含金属原子，第二栅极的材料不包含所述金属原子；第二栅极相对于第一栅极靠近栅绝缘图案；第一栅极在衬底上的正投影位于第二栅极在衬底上的正投影以内，且第一栅极在衬底上的正投影的面积小于第二栅极在衬底上的正投影的面积。

Description

薄膜晶体管及其制备方法、显示用基板及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、显示用基板及显示装置。
背景技术
顶栅型TFT(Thin Film Transistor，薄膜晶体管)具有短沟道的特点，所以其开态电流Ion能够有效提升，因而可以显著提升显示效果并且能够有效降低功耗。而且顶栅型TFT的栅极与源漏极重叠面积小，因而产生的寄生电容较小，所以发生GDS等不良的可能性也降低。由于顶栅型TFT具有上述显著优点，因此越来越受到人们的关注。
发明内容
本申请的实施例采用如下技术方案：
第一方面、提供一种薄膜晶体管，包括:衬底；设置在所述衬底上的有源层，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区的沟道区；设置在所述有源层上的栅绝缘图案，所述栅绝缘图案在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；以及设置在所述栅绝缘图案上的第一栅极和第二栅极，所述第一栅极和所述第二栅极电连接，所述第一栅极的材料包含金属原子，所述第二栅极的材料不包含所述金属原子；所述第二栅极相对于所述第一栅极靠近所述栅绝缘图案；所述第一栅极在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影以内，且所述第一栅极在所述衬底上的正投影的面积小于所述第二栅极在所述衬底上的正投影的面积。
在一些实施例中，所述第二栅极靠近所述衬底一侧的表面在所述衬底上的正投影与所述栅绝缘图案远离所述衬底一侧的表面在所述衬底上的正投影重合。
在一些实施例中，所述第一栅极和所述第二栅极为在沿所述衬底的厚度方向上相邻的两个图案。
在一些实施例中，所述第一栅极在所述衬底上的正投影的边界与所述第二栅极在所述衬底上的正投影的边界均具有间隙。
在一些实施例中，所述间隙的宽度处处相等。
在一些实施例中，所述第一栅极的材料包含金属单质，所述第二栅极的材料为金属氧化物。
在一些实施例中，所述第一栅极的材料为铜，所述第二栅极的材料为氧化铟锡。
在一些实施例中，薄膜晶体管还包括：源漏图案层，所述源漏图案层包括：源极和漏极；以及设置在所述源漏图案层和所述有源层之间的层间介质层；所述源极通过所述层间介质层上的过孔与所述源极区电连接，所述漏极通过所述层间介质层上的过孔与所述漏极区电连接。
第二方面、提供一种显示用基板，包括如上述的薄膜晶体管。
第三方面、提供一种显示装置，包括如上述的显示用基板。
第四方面、提供一种薄膜晶体管的制备方法，包括：在衬底上形成有源层；在形成有所述有源层的所述衬底上依次形成栅绝缘薄膜、第一导电薄膜以及第二导电薄膜；对所述栅绝缘薄膜、所述第一导电薄膜以及所述第二导电薄膜进行图案化以形成栅绝缘图案、第二栅极以及第一栅极；所述栅绝缘图案覆盖所述有源层的部分区域；所述第一栅极在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影以内，且所述第一栅极在所述衬底上的正投影的面积小于所述第二栅极在所述衬底上的正投影的面积；对所述有源层进行导体化，以形成具有源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区的所述有源层；所述栅绝缘图案在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合。
在一些实施例中，对所述栅绝缘薄膜、所述第一导电薄膜以及所述第二导电薄膜进行图案化包括：在所述第二导电薄膜上涂覆光刻胶，并进行掩膜曝光以及显影工艺；对所述第二导电薄膜进行过刻蚀以形成第一图案；对所述第一导电薄膜进行刻蚀以形成第二栅极；再次对所述第一图案进行刻蚀以形成所述第一栅极；采用干刻工艺对所述栅绝缘薄膜进行刻蚀以形成所述栅绝缘图案。
本发明实施例提供一种薄膜晶体管及其制备方法、显示用基板、显示装置，该薄膜晶体管包括衬底，设置在衬底上的有源层，设置在有源层上的栅绝缘图案，以及设置在栅绝缘图案上的第一栅极和第二栅极，第二栅极相对于第一栅极靠近栅绝缘图案；有源层包括源极区、漏极区以及位于源极区和漏极区的沟道区，栅绝缘图案在衬底上的正投影与沟道区在衬底上的正投影重合；第一栅极和第二栅极电连接，第一栅极的材料包含金属原子，第二栅极的材料不包含金属原子；第一栅极在衬底上的正投影位于第二栅极在衬底上的正投影以内，且第一栅极在衬底上的正投影的面积小于第二栅极在衬底上的正投影的面积。由于第二栅极相对于第一栅极靠近栅绝缘图案，第一栅极和第二栅极电连接，因此第一栅极和第二栅极均可以向有源层施加电压；而第一栅极的材料包含金属原子，第二栅极的材料不包含金属原子；第一栅极在衬底上的正投影位于第二栅极在衬底上的正投影以内，且第一栅极在衬底上的正投影的面积小于第二栅极在衬底上的正投影的面积，因此可以防止第一栅极包含的金属原子向有源层的沟道区扩散，并且第二栅极在衬底上的正投影位于栅绝缘图案在衬底上的正投影以内，第二栅极在衬底上的正投影的面积大于第一栅极在衬底上的正投影的面积，因此可以提升第二栅极向有源层施加电压的有效区域，从而有利于开态电流和迁移率的提升。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的结构示意图；
图2本发明实施例提供的一种显示面板的区域划分示意图；
图3为本发明实施例提供的一种液晶显示面板的结构示意图；
图4为本发明实施例提供的一种电致发光显示面板的结构示意图；
图5为相关技术提供的一种薄膜晶体管的结构示意图；
图6为本发明实施例提供的一种3T1C的等效电路图；
图7为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图8为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图9为本发明实施例中图8的A部分的放大示意图；
图10为本发明实施例提供的一种制备薄膜晶体管的流程示意图；
图11为本发明实施例提供的一种在衬底上形成栅绝缘薄膜、第一导电薄膜、第二导电薄膜以及在第二导电薄膜上形成光刻胶的结构示意图；
图12为本发明实施例提供的一种形成第一图案的结构示意图；
图13为本发明实施例提供的一种形成第二栅极的结构示意图；
图14为本发明实施例提供的一种形成第一栅极的结构示意图；
图15为本发明实施例提供的一种形成栅绝缘薄膜的结构示意图；
图16为本发明实施例提供的一种对有源层进行导体化后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明实施例提供一种显示装置，对于显示装置的类型不进行限定，可以是液晶显示装置(Liquid Crystal Display，简称LCD)，也可以是电致发光显示装置。在显示装置为电致发光显示装置的情况下，电致发光显示装置可以是有机电致发光显示装置(OrganicLight-Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum Dot LightEmitting Diodes，简称QLED)。
此外，本发明实施例提供的显示装置可以为电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例对此不作限制。
如图1所示，显示装置的主要结构包括框架1、盖板2、显示面板3以及电路板4等其它配件。在显示装置为液晶显示装置的情况下，显示装置还包括背光组件。此处，显示面板3可以为柔性显示面板，也可以为刚性显示面板。在显示面板3为柔性显示面板的情况下，显示装置为柔性显示装置。
其中，框架1的纵截面呈U型，显示面板3、电路板4以及其它配件均设置于框架1内，电路板4置于显示面板3的下方(即背面，背离显示面板3的显示面的一面)，盖板2设置于显示面板3远离电路板4的一侧。在显示装置为液晶显示装置，液晶显示装置包括背光组件的情况下，背光组件设置于显示面板3和电路板4之间。
如图2所示，显示面板3划分为显示区A1和位于显示区A1至少一侧的周边区A2，附图2以周边区A2包围显示区A1为例进行示意。显示区A1包括多个亚像素P。周边区A2用于布线，此外，也可以将栅极驱动电路设置于周边区A2。
在显示装置为液晶显示装置的情况下，显示面板3为液晶显示面板。如图3所示，液晶显示面板的主要结构包括显示用基板31、对盒基板32以及设置在显示用基板31和对盒基板32之间的液晶层33。
显示用基板31的每个亚像素P均包括有位于下方衬底310上的薄膜晶体管311和像素电极312。在一些实施例中，显示用基板31还包括设置在下方衬底310上的公共电极313。像素电极312和公共电极313可以设置在同一层，在此情况下，像素电极312和公共电极313均包括多个条状子电极的梳齿结构。像素电极312和公共电极313也可以设置在不同层，在此情况下，如图3所示，像素电极312和公共电极313之间设置有第一绝缘层314。在公共电极313设置在薄膜晶体管311和像素电极312之间的情况下，如图3所示，公共电极313与薄膜晶体管311之间还设置有第二绝缘层315。在另一些实施例中，对盒基板32包括公共电极313。如图3所示，显示用基板31还包括设置在薄膜晶体管311和像素电极312远离下方衬底310一侧的平坦层316。
如图3所示，对盒基板32包括设置在上方衬底310上的彩色滤光层321，在此情况下，对盒基板32也可以称为彩膜基板(Color filter，简称CF)。其中，彩色滤光层321至少包括设置在每个亚像素P的红色光阻单元、绿色光阻单元或蓝色光阻单元。对盒基板32还包括设置在上方衬底310上的黑矩阵图案322，黑矩阵图案322用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。
液晶显示面板还包括设置在对盒基板32远离液晶层33一侧的上偏光片34以及设置在显示用基板31远离液晶层33一侧的下偏光片35。
需要说明的是，本发明实施例中的“上”、“下”仅是对于本发明实施例附图的一个举例说明，不作为限定语。
在显示装置为电致发光显示装置的情况下，显示面板3为电致发光显示面板。如图4所示，电致发光显示面板包括显示用基板31以及用于封装显示用基板31的封装层36。此处，封装层36可以为封装基板也可以为封装薄膜。
如图4所示，上述的显示用基板31的每个亚像素P均包括设置在衬底310上的发光器件和驱动电路，驱动电路包括多个薄膜晶体管311。发光器件包括阳极361、发光功能层362以及阴极363。显示用基板31还包括像素界定层364，像素界定层364包括多个开口部，一个发光器件设置在一个开口部中。在一些实施例中，发光功能层362包括发光层。在另一些实施例中，发光功能层362除包括发光层外，还包括电子传输层(election transportinglayer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(holetransporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层。
如图4所示，显示用基板31还包括设置在驱动电路和阳极361之间的平坦层365。
相关技术中，由于显示面板3的尺寸越来越大，因而采用导电性较强的金属材料形成薄膜晶体管311中的栅极、源极和漏极，从而提升导电效果，而该金属材料中包含的金属原子具有较强的扩散性。如图5所示，为了防止栅极3112中的金属原子通过有源层3110的两端向沟道区3110c内扩散，因而工艺上将栅极3112刻蚀后的线宽与光刻胶(Photoresist，简称PR)的线宽差异做大，即形成的线宽偏差(CD bias)较大，这样光刻胶可以更好的保护栅极3112下方左右两侧的栅绝缘层3111免于刻蚀，形成一定宽度的GI tail(栅绝缘层3111的尾巴)，从而对下方的有源层3110导体化工艺起到一定的保护限制作用，可以有效避免有源层3110导体化后栅极3112中的金属原子通过有源层3110的两端向沟道区3110c内扩散，从而确保薄膜晶体管311的稳定性。
然而，如图5和图6所示，图6为图5的等效电路图，图5为一个3T1C结构的电路图。由于GI tail的存在，栅极3112的线宽明显要比栅绝缘层3111的线宽要小，即两者存在明显的offset区域，这就降低了栅极3112向有源层3110施加电压的有效区域，严重影响了开态电流Ion和迁移率Mobility的提升，从而严重影响显示效果。基于此，本发明实施例提供一种薄膜晶体管311，可以应用于上述的显示用基板31中。
如图7所示，该薄膜晶体管311包括衬底310，设置在衬底310上的有源层3110，设置在有源层3110上的栅绝缘图案3111，以及设置在栅绝缘图案3111上的第一栅极3112a和第二栅极3112b，第二栅极3112b相对于第一栅极3112a靠近栅绝缘图案3111；有源层3110包括源极区3110a、漏极区3110b以及位于源极区3110a和漏极区3110b的沟道区3110c，栅绝缘图案3111在衬底310上的正投影与沟道区3110c在衬底310上的正投影重合；第一栅极3112a和第二栅极3112b电连接，第一栅极3112a的材料包含金属原子，第二栅极3112b的材料不包含金属原子；第一栅极3112a在衬底310上的正投影位于第二栅极3112b在衬底310上的正投影以内，且第一栅极3112a在衬底310上的正投影的面积小于第二栅极3112b在衬底310上的正投影的面积。
此处，衬底310可以为玻璃基板、塑料基板。衬底310的材料可以采用聚酰亚胺(Polyimide，简称PI)、聚乙烯(polyethylene，简称PE)、聚丙烯(polypropylene，简称PP)、三醋酸纤维素(Tri-cellulose Acetate，简称TAC)等，本发明实施例对此不作限制。
此外，有源层3110采用半导体材料形成，该半导体材料例如可以为非晶硅、微晶硅、多晶硅、氧化物半导体等；氧化物半导体材料例如可以为铟镓锌氧化物(IGZO)、氧化锌(ZnO)等。通过对有源层3110进行导体化以形成源极区3110a、漏极区3110b以及位于源极区3110a和漏极区3110b的沟道区3110c。应当理解到，源极区3110a和漏极区3110b为导体区，沟道区3110c为半导体区。
例如，可以通过物理气相沉积方法(Physical Vapour Deposition，简称PVD)、化学气相沉积方法(Chemical Vapor Deposition，简称CVD)、或涂覆方法形成栅极绝缘层，再通过光刻工艺形成栅极绝缘图案3111，栅极绝缘图案3111的材料包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料。
在一些实施例中，如图7所示，薄膜晶体管311还包括源漏图案层(SD pattern)以及设置在源漏图案层和有源3110之间的层间介质层3116(Interlayer Dielectric，简称ILD)；源漏图案层包括源极3113和漏极3114，源极3113通过层间介质层3116上的过孔与源极区3110b电连接，漏极3114通过层间介质层3116上的过孔与漏极区3110a电连接。
参考图7可知，源极3113和漏极3114彼此绝缘。源极3113和漏极3114的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；或者，也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等或者其他适合的材料，本发明实施例对此不作限制。
在一些实施例中，如图7所示，薄膜晶体管311还包括依次层叠设置在衬底310和有源层3110之间的遮光层3117(Light Shield)和缓冲层3118(Buffer)，源极3113通过缓冲层3118上的过孔与遮光层3117电连接。在此基础上，遮光层3117不仅起到遮光的作用，即防止薄膜晶体管311受到光照影响后，发生“负飘”；还可以将一个像素中的多个子像素串联起来(例如R、G、B、W子像素)。
应当理解到，有源层3110、栅绝缘图案3111、第一栅极3112a和第二栅极3112b包括上表面和下表面；上表面为远离衬底310一侧的表面，下表面为靠近衬底310一侧的表面。参考图7可以看出，栅绝缘图案3111的下表面在衬底310上的正投影与有源层3110的沟道区3110c的上表面在衬底310上的正投影重合。
如图7所示，第一栅极3112a的下表面在衬底310上的正投影位于第二栅极3112b的下表面在衬底310上的正投影以内；或者，第一栅极3112a的上表面在衬底310上的正投影位于第二栅极3112b的上表面在衬底310上的正投影以内。在此基础上，第一栅极3112a在衬底310上的正投影的边界与第二栅极3112b在衬底310上的正投影的边界至少部分不重合。
此外，第二栅极3112b在衬底310上的正投影位于栅绝缘图案3111在衬底310上的正投影以内。
在一些实施例中，第一栅极3112a和第二栅极3112b之间还包括绝缘层，第一栅极3112a和第二栅极3112b通过绝缘层上的过孔电连接。在另一些实施例中，如图7所示，第一栅极3112a和第二栅极3112b为在沿衬底310的厚度方向上相邻的两个图案，即第一栅极3112a和第二栅极3112b之间直接接触，从而实现电连接。
对于第一栅极3112a和第二栅极3112b的材料不进行限定。示例的，第一栅极3112a的材料包含金属单质，金属单质例如可以为铜；第二栅极3112b的材料为金属氧化物，金属氧化物例如可以为氧化铟锡。
由于第一栅极3112a的材料包含金属单质(例如铜单质)，而金属单质中仅包含金属原子，使得金属原子的金属键较弱，从而使第一栅极3112a具有较强的扩散性；由于第二栅极3112b的材料为金属氧化物(例如氧化铟锡Indium tin oxide，简称ITO)，金属氧化物中的氧原子和金属原子之间会形成共价键，从而可以使氧原子和金属原子之间的相互作用力较强，即第二栅极3112b的扩散性较弱，或者不具有扩散性。
本发明实施例提供的薄膜晶体管311中，由于第二栅极3112b相对于第一栅极3112a靠近栅绝缘图案3111，第一栅极3112a和第二栅极3112b电连接，因此第一栅极3112a和第二栅极3112b均可以向有源层3110施加电压；而第一栅极3112a的材料包含金属原子，第二栅极3112b的材料不包含金属原子；第一栅极3112a在衬底310上的正投影位于第二栅极3112b在衬底310上的正投影以内，且第一栅极3112a在衬底310上的正投影的面积小于第二栅极3112b在衬底310上的正投影的面积，因此可以防止第一栅极3112a包含的金属原子向有源层3110的沟道区3110c扩散，并且第二栅极3112b在衬底310上的正投影位于栅绝缘图案3111在衬底310上的正投影以内，第二栅极3112b在衬底310上的正投影的面积大于第一栅极3112a在衬底310上的正投影的面积，因此可以提升第二栅极3112b向有源层3110施加电压的有效区域，从而有利于开态电流Ion和迁移率Mobility的提升。
在一些实施例中，如图7所示，第二栅极3112b靠近衬底310一侧的表面在衬底310上的正投影与栅绝缘图案3111远离衬底310一侧的表面在衬底310上的正投影重合，即第二栅极3112b的下表面在衬底310上的正投影与栅绝缘图案3111的上表面在衬底310上的正投影重合。
基于上述可知，由于第二栅极3112b的下表面在衬底310上的正投影与栅绝缘图案3111的上表面在衬底310上的正投影重合，因此可以进一步提升第二栅极3112b向有源层3110施加电压的有效区域，从而进一步有利于开态电流Ion和迁移率Mobility的提升。
在一些实施例中，第一栅极3112a在衬底310上的正投影的边界与第二栅极3112b在衬底310上的正投影的边界部分不重合。在另一些实施例中，如图8和图9所示，图9为图8中A部分的放大示意图。第一栅极3112a在衬底310上的正投影的边界与第二栅极3112b在衬底310上的正投影的边界均不重合，即第一栅极3112a在衬底310上的正投影的边界与第二栅极3112b在衬底310上的正投影的边界均具有间隙b。
对于间隙b的宽度不进行限定，以能防止第一栅极3112a包含的金属原子向有源层3110的沟道区3110c内扩散为准。示例的，间隙b的宽度不相等；或者，间隙b的宽度处处相等。
此处，在第一栅极3112a在衬底310上的正投影的边界与第二栅极3112b在衬底310上的正投影的边界均具有间隙b，且间隙b的宽度处处相等的情况下，可以进一步防止第一栅极3112a包含的金属原子向有源层3110的沟道区3110c内扩散。
本发明实施例还提供一种薄膜晶体管311的制备方法，包括：
S10、在衬底310上形成有源层3110。
如图11所示。在形成有源层3110之前还包括在衬底310上依次沉积构图形成遮光层3117、缓冲层3118(也称为无机绝缘层)。
S20、形成有有源层3110的衬底310上依次形成栅绝缘薄膜10、第一导电薄膜11以及第二导电薄膜12。
栅绝缘薄膜10的材料例如可以包括氮化硅、氧化硅、氧化铝、氮化铝中的一种。第一导电薄膜11的材料为金属氧化物(例如ITO)，第二导电薄膜12的材料包含金属单质(例如铜单质)。
例如，可以通过物理气相沉积方法、化学气相沉积方法、或涂覆方法形成栅绝缘薄膜10。可以通过物理气相沉积方法、化学气相沉积方法形成第一导电薄膜11和第二导电薄膜12，本发明实施例对此不作限定。
S30、对栅绝缘薄膜10、第一导电薄膜11以及第二导电薄膜12进行图案化以形成栅绝缘图案3111、第二栅极3112b以及第一栅极3112a；栅绝缘图案3111覆盖有源层3110的部分区域，第一栅极3112a在衬底310上的正投影位于第二栅极3112b在衬底310上的正投影以内，且第一栅极3112a在衬底310上的正投影的面积小于第二栅极3112b在衬底310上的正投影的面积。
此处，对栅绝缘薄膜10、第一导电薄膜11以及第二导电薄膜12进行图案化例如包括涂胶、掩膜曝光、显影以及刻蚀工艺。
本发明实施例中，形成栅绝缘图案3111、第二栅极3112b以及第一栅极3112a具有与上述实施例相同的技术特征和有益效果，可以参考上述实施例，此处不再一一赘述。
S40、对有源层3110进行导体化，以形成源极区3110a、漏极区3110b以及位于源极区3110a和漏极区3110b之间的沟道区3110c，栅绝缘图案3111在衬底310上的正投影与沟道区3110c在衬底310上的正投影重合。
例如可以利用等离子体方法对有源层3110进行导体化，即用稀有气体轰击有源层3110的表面，例如氦气(He)、氖气(Ne)、氩气(Ar)等。
在一些实施例中，如图10所示，对栅绝缘薄膜10、第一导电薄膜11以及第二导电薄膜12进行图案化包括：
S300、如图11所示，在第二导电薄膜12上涂覆光刻胶13，并进行掩膜曝光以及显影工艺。
S301、如图12所示，对第二导电薄膜12进行过刻蚀以形成第一图案120。
此处，过刻蚀(Over Etch，简称OE)指的是对第二导电薄膜12进行刻蚀时，实际刻蚀的时间超过预先设定的刻蚀时间。例如，实际刻蚀的时间超过预先设定的刻蚀时间的10％左右。
参考图12可以看出，第一图案120在衬底310上的正投影位于光刻胶13在衬底310上的正投影以内，且第一图案120在衬底310上的正投影的面积小于光刻胶13在衬底310上的正投影的面积。
S302、如图13所示，对第一导电薄膜11进行刻蚀以形成第二栅极3112b。
参考图13可知，第二栅极3112b的上表面在衬底310上的正投影与第一图案120的下表面在衬底310上的正投影重合。
需要说明的是，刻蚀第一导电薄膜11(例如ITO)所采用的刻蚀液与刻蚀第二导电薄膜12(例如铜)所采用的刻蚀液不相同，这样可以使得刻蚀第一导电薄膜11时不会影响到第二导电薄膜12，刻蚀第二导电薄膜12时不会影响到第一导电薄膜11。在此基础上，刻蚀第一导电薄膜11所采用的刻蚀液例如为HNO3(硝酸)系的刻蚀液(即刻蚀液的成分主要包括HNO3)；刻蚀第二导电薄膜12所采用的刻蚀液例如为H2O2(过氧化氢)系的刻蚀液(即刻蚀液的主要成分包括H2O2)。
S303、如图14所示，再次对第一图案120进行刻蚀以形成第一栅极3112a。
S304、如图15所示，采用干刻工艺对栅绝缘薄膜10进行刻蚀以形成栅绝缘图案3111。
在形成栅绝缘图案3111后，如图16所示，不剥离光刻胶13，对有源层3110进行导体化，形成源极区3110a、漏极区3110b以及沟道区3110c。本发明实施例中，在形成第一栅极3112a、第二栅极3112b、栅绝缘图案3111后不进行光刻胶13的剥离，采用自对准工艺对有源层3110进行导体化，因此可以使得栅绝缘图案3111的下表面在衬底310上的正投影与沟道区3110c的上表面在衬底310上的正投影重合。
此外，对有源层3110进行导体化，并剥离光刻胶13后，薄膜晶体管311的制备方法还包括沉积形成层间介质层3116，以及构图刻蚀形成CNT(contact，连接)和ILD过孔，形成源漏图案层、最后沉积钝化层(Passivation，简称PVX)。CNT过孔即为在缓冲层3118上形成的过孔，用于将源极3113与遮光层3117电连接；ILD过孔为在层间介质层3116上的过孔。用于将源极3113与源极区3110a电连接，漏极3114与漏极区3110b电连接。
本发明实施例中，栅极3112由第一栅极3112a和第二栅极3112b双层金属构成，第一栅极3112a在衬底310上的正投影位于第二栅极3112b在衬底310上的正投影以内，第一栅极3112a在衬底310上的正投影的面积小于第二栅极3112b在衬底310上的正投影的面积，且第二栅极3112b的扩散性较弱，因此可以防止第一栅极3112a中的金属原子向有源层3110的沟道区3110c内扩散，并且可以确保第二栅极3112b向有源层3110施加电压的有效区域足够大，从而有利于开态电流Ion和迁移率Mobility的提升，进而提高显示效果。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括:
衬底；
设置在所述衬底上的有源层，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区的沟道区；
设置在所述有源层上的栅绝缘图案，所述栅绝缘图案在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；
以及设置在所述栅绝缘图案上的第一栅极和第二栅极，所述第一栅极和所述第二栅极电连接，所述第一栅极的材料包含金属原子，所述第二栅极的材料不包含所述金属原子；所述第二栅极相对于所述第一栅极靠近所述栅绝缘图案；
所述第一栅极在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影以内，且所述第一栅极在所述衬底上的正投影的面积小于所述第二栅极在所述衬底上的正投影的面积。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第二栅极靠近所述衬底一侧的表面在所述衬底上的正投影与所述栅绝缘图案远离所述衬底一侧的表面在所述衬底上的正投影重合。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一栅极和所述第二栅极为在沿所述衬底的厚度方向上相邻的两个图案。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一栅极在所述衬底上的正投影的边界与所述第二栅极在所述衬底上的正投影的边界均具有间隙。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述间隙的宽度处处相等。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极的材料包含金属单质，所述第二栅极的材料为金属氧化物。
7.根据权利要求6所述的薄膜晶体管，其特征在于，
所述第一栅极的材料为铜，所述第二栅极的材料为氧化铟锡。
8.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
源漏图案层，所述源漏图案层包括：源极和漏极；
以及设置在所述源漏图案层和所述有源层之间的层间介质层；所述源极通过所述层间介质层上的过孔与所述源极区电连接，所述漏极通过所述层间介质层上的过孔与所述漏极区电连接。
9.一种显示用基板，其特征在于，包括权利要求1-8任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的显示用基板。
11.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成有源层；
在形成有所述有源层的所述衬底上依次形成栅绝缘薄膜、第一导电薄膜以及第二导电薄膜；
对所述栅绝缘薄膜、所述第一导电薄膜以及所述第二导电薄膜进行图案化以形成栅绝缘图案、第二栅极以及第一栅极；
所述栅绝缘图案覆盖所述有源层的部分区域；所述第一栅极在所述衬底上的正投影位于所述第二栅极在所述衬底上的正投影以内，且所述第一栅极在所述衬底上的正投影的面积小于所述第二栅极在所述衬底上的正投影的面积；
对所述有源层进行导体化，以形成具有源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区的所述有源层；所述栅绝缘图案在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合。
12.根据权利要求11所述的制备方法，其特征在于，对所述栅绝缘薄膜、所述第一导电薄膜以及所述第二导电薄膜进行图案化包括：
在所述第二导电薄膜上涂覆光刻胶，并进行掩膜曝光以及显影工艺；
对所述第二导电薄膜进行过刻蚀以形成第一图案；
对所述第一导电薄膜进行刻蚀以形成第二栅极；
再次对所述第一图案进行刻蚀以形成所述第一栅极；
采用干刻工艺对所述栅绝缘薄膜进行刻蚀以形成所述栅绝缘图案。
CN202010246438.3A 2020-03-31 2020-03-31 薄膜晶体管及其制备方法、显示用基板及显示装置 Active CN111403488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010246438.3A CN111403488B (zh) 2020-03-31 2020-03-31 薄膜晶体管及其制备方法、显示用基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010246438.3A CN111403488B (zh) 2020-03-31 2020-03-31 薄膜晶体管及其制备方法、显示用基板及显示装置

Publications (2)

Publication Number Publication Date
CN111403488A true CN111403488A (zh) 2020-07-10
CN111403488B CN111403488B (zh) 2024-03-29

Family

ID=71432981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010246438.3A Active CN111403488B (zh) 2020-03-31 2020-03-31 薄膜晶体管及其制备方法、显示用基板及显示装置

Country Status (1)

Country Link
CN (1) CN111403488B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2022017050A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224222A (ja) * 1992-11-13 1994-08-12 G T C:Kk 多結晶シリコン薄膜トランジスタの製造方法
CN1554974A (zh) * 2000-11-28 2004-12-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP2005259780A (ja) * 2004-03-09 2005-09-22 Sharp Corp 半導体装置及びその製造方法、並びに、それを備えた電子機器
CN101055892A (zh) * 2006-04-12 2007-10-17 群康科技(深圳)有限公司 薄膜晶体管及其制造方法
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN105702744A (zh) * 2016-04-05 2016-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107359126A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN109860306A (zh) * 2019-01-22 2019-06-07 深圳市华星光电半导体显示技术有限公司 一种晶体管、阵列基板、显示面板及其制造方法
US20190198677A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224222A (ja) * 1992-11-13 1994-08-12 G T C:Kk 多結晶シリコン薄膜トランジスタの製造方法
CN1554974A (zh) * 2000-11-28 2004-12-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP2005259780A (ja) * 2004-03-09 2005-09-22 Sharp Corp 半導体装置及びその製造方法、並びに、それを備えた電子機器
CN101055892A (zh) * 2006-04-12 2007-10-17 群康科技(深圳)有限公司 薄膜晶体管及其制造方法
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN105702744A (zh) * 2016-04-05 2016-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107359126A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
US20190198677A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
CN109860306A (zh) * 2019-01-22 2019-06-07 深圳市华星光电半导体显示技术有限公司 一种晶体管、阵列基板、显示面板及其制造方法
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022017050A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11675237B2 (en) 2020-08-21 2023-06-13 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing the same, display panel and display device

Also Published As

Publication number Publication date
CN111403488B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
KR101593443B1 (ko) 어레이 기판의 제조방법
US9312146B2 (en) Manufacturing method of a thin film transistor
US20160035760A1 (en) Array substrate and method for manufacturing the same, and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN106935658B (zh) 一种薄膜晶体管及其制备方法、阵列基板
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
US20150340455A1 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
KR20110095615A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
US20170170330A1 (en) Thin film transistors (tfts), manufacturing methods of tfts, and display devices
CN111508976B (zh) 基板及其制备方法、显示装置
US11925064B2 (en) Manufacturing method of display substrate and display device
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
KR102254311B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP2006351844A (ja) 電気光学表示装置およびその製造方法
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
CN111403488B (zh) 薄膜晶体管及其制备方法、显示用基板及显示装置
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN111415995A (zh) 一种显示面板、其制作方法及显示装置
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant