CN101842984B - 用于可选择电压供应的方法及设备 - Google Patents
用于可选择电压供应的方法及设备 Download PDFInfo
- Publication number
- CN101842984B CN101842984B CN200880113499XA CN200880113499A CN101842984B CN 101842984 B CN101842984 B CN 101842984B CN 200880113499X A CN200880113499X A CN 200880113499XA CN 200880113499 A CN200880113499 A CN 200880113499A CN 101842984 B CN101842984 B CN 101842984B
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- transistor
- supply
- voltage supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Amplifiers (AREA)
Abstract
本发明呈现一种从多个电压供应中选择供应电压的电路。所述电路包括:第一晶体管,其经配置以选择第一电压供应;第二晶体管,其经配置以选择第二电压供应;第一寄生电流禁止器,其耦合所述第一晶体管、所述第一电压供应及所述第二电压供应,其中所述第一寄生电流禁止器自动利用提供最高电压的电压供应以用于防止衬底电流流经所述第一晶体管的体节点;及第二寄生电流禁止器,其耦合所述第二晶体管、所述第一电压供应及所述第二电压供应,其中所述第二寄生电流禁止器自动利用提供所述最高电压的所述电压供应以用于防止衬底电流流经所述第二晶体管的体节点。
Description
技术领域
本发明的实施例大体来说涉及电压供应电路,且更明确地说,涉及可从多个不同电压供应选择具有所要值的电压供应的集成电路电压供应。
背景技术
随着集成电路制造技术持续减小为深亚微米工艺,用于由所述技术制成的供电装置的供应电压持续减小。此外,为了延长用于便携式装置(例如,移动终端)的电池寿命,存在降低功率消耗的强烈激励。
为实现此目的,可存在关于在芯片上具有多个电压供应的激励原因,可经由一个或一个以上选择信号来选择所述多个电压供应中的每一者。举例来说,具有可选择电压供应以便符合或超过电路性能规格可能是有用的。同样,针对特定电路而在两个或两个以上供应之间选择进而根据操作模式选择、或可能减少功率消耗可能是有用的。此做法可涉及可编程芯片上切换器以选择所要电压。为正确操作,所述切换器应能够处置不同供应的不同电压及不同开启/关闭时间。如果未适当考虑时序,则大衬底电流可能流动且导致装置的锁定。
常规可选择电压供应可使用通过大的PMOS晶体管实施的切换器。如果供应之间的电压差是大的,则PMOS晶体管的寄生二极管可导电。此情形可引起大的寄生电流,所述大的寄生电流可导致晶体管装置的多种击穿现象。
因此,存在对于电压供应选择器的需要,所述电压供应选择器可选择特定电压供应同时消除漏电流以确保集成电路装置适当起作用。
发明内容
呈现用于可选择电压供应的方法及设备,其消除或至少减轻及/或减小寄生电流。
在一个实施例中,呈现一种从多个电压供应选择供应电压的电路。所述电路包括:第一晶体管,其经配置以选择第一电压供应;及第二晶体管,其经配置以选择第二电压供应。所述电路进一步包括第一寄生电流禁止器,其耦合到第一晶体管、第一电压供应及第二电压供应,其中所述第一寄生电流禁止器自动利用提供最高电压的电压供应以用于防止衬底电流流经第一晶体管的体节点(bulk node)。所述电路进一步包括第二寄生电流禁止器,其耦合到第二晶体管、第一电压供应及第二电压供应,其中所述第二寄生电流禁止器自动利用提供最高电压的电压供应以用于防止衬底电流流经第二晶体管的体节点。
在另一实施例中,呈现一种用于在可选择电压供应中减轻寄生电流的电路。所述电路包括:第一n-沟道晶体管,其具有连接到第一电压供应的漏极节点及栅极节点,其中所述第一n-沟道晶体管在第一电压供应有效时耦合第一供应切换晶体管的体节点及源极节点;及第二n-沟道晶体管,其具有连接到第二电压供应的漏极节点及栅极节点。所述电路进一步包括源极节点,其连接到第一n-沟道晶体管的源极节点,其中第二n-沟道晶体管在第一电压供应无效时将反向偏压施加到第一供应切换晶体管。所述电路可进一步包括第一p-沟道晶体管,其具有连接到第一电压供应的栅极节点、连接到第二电压供应的源极节点,其中所述第一p-沟道晶体管在第一电压供应无效时耦合第二供应切换晶体管的体节点及源极节点。所述电路可进一步包括第三n-沟道晶体管,其具有连接到第一电压供应的漏极节点及栅极节点以及连接到第一p-沟道晶体管的漏极节点的源极节点,其中所述第三n-沟道晶体管在第一电压供应有效时将反向偏压施加到第二供应切换晶体管。
在又一实施例中,呈现一种用于在具有多个电压供应的电路中减轻寄生电流的方法。所述方法包括接收具有开启及关闭状态的第一电压选择信号,其中开启状态对应于第一电压供应是有效的。所述方法进一步包括接收具有开启及关闭状态的第二电压选择信号,其中开启状态对应于第二电压供应是有效的。所述方法进一步包括:自动确定由第一电压供应及第二电压供应提供的最高电压;及将所述最高电压提供到第一晶体管的体节点及第二晶体管的体节点。
附图说明
呈现附图以辅助描述本发明的实施例,且所述附图仅出于说明所述实施例而不限制所述实施例的目的而提供。
图1A到1C为描绘未消除寄生电流的示范性可选择电压供应电路的各种操作模式的示意图。
图2A到2C为展示消除寄生电流的示范性可选择电压供应的各种操作模式的示意图。
图3为利用消除寄生电流的可选择电压供应的示范性移动终端的框图。
图4A到4B为用于移动终端的发射器中的可选择电压供应的示范性应用的框图。
具体实施方式
在针对本发明的特定实施例的以下描述及相关图式中揭示本发明的方面。可在不偏离本发明的范围的情况下设计替代实施例。此外,将不会详细描述本发明的众所周知的元件,或将省略所述元件,以免混淆本发明的相关细节。
词语“示范性”在本文中用于意味着“充当实例、例子或说明”。本文中被描述为“示范性”的任一实施例未必被解释为相对于其它实施例来说是优选或有利的。同样,术语“本发明的实施例”并不要求本发明的所有实施例包括所论述的特征、优点或操作模式。如本文中所使用,当涉及电压供应时,术语“有效”用于意味着电压供应可用于提供非零电压时。相反,当电压供应为“无效”时,其是不可用的且仅提供0伏。如本文中所使用,术语“反向偏压”大体上用以描述将二极管置于反向偏压或非导电状态的跨越二极管的任何电压值,其可包括零伏或更小的电压值。
图1A为描绘示范性可选择电压供应(SVS)100的示意图,其不具有用于消除寄生电流的电路且经呈现以说明可如何产生所述电流。可使用集成电路技术制造SVS 100,且SVS 100可用于将电压提供到形成于集成电路内的网络的其它部分。
SVS 100可包括晶体管110及115以及存在于输入节点130及140处的两个电压供应。举例来说,一个电压供应可在输入节点130处提供2.1伏(V)且另一个可在输入节点140处提供2.7V。SVS 100可使用晶体管110及115作为切换器以选择存在于输入节点130或140处的供应,且将所述所选择的电压作为Vout提供到输出节点120。可通过在晶体管的相应控制节点处提供对应电压选择信号来切换每一晶体管。
在图1A中所展示的示范性SVS 100中,晶体管110、115可为p-沟道金属氧化物半导体场效应晶体管(pMOSFET)。p-沟道晶体管110可使其源极节点及体节点连接到输入节点130且使其漏极节点连接到输出节点120。可由电压选择信号“Select_V_2.1”控制p-沟道晶体管110,可将所述信号呈现到此晶体管的栅极节点。以类似方式,p-沟道晶体管115可使其源极节点及体节点连接到输入节点140且使其漏极节点连接到输出节点120。可由电压选择信号“Select_V_2.7”控制p-沟道晶体管115,可将所述信号呈现到此晶体管的栅极节点。可由内部及/或外部装置(例如,处理器(未图示))来控制两个电压选择信号。
为了选择输入节点130处的2.1V供应,可通过将电压选择信号Select_V_2.1设定为开启及将电压选择信号Select_V_2.7设定为关闭以将晶体管115置于非导电状态来将p-沟道晶体管110置于导电状态。这些设定允许输入节点130处的2.1伏经由晶体管110传播到输出节点120上。
相反,为了选择输入节点140处的2.7V供应,可通过将电压选择信号Select_V_2.7设定为开启及将电压选择信号Select_V_2.1设定为关闭以将晶体管110置于非导电状态,而将晶体管115置于导电状态。两个电压控制信号的这些设定允许输入节点140处的2.7V供应经由晶体管115传播到输出节点120上。
用于将电压选择信号置于开启或关闭状态的电压电平取决于用于选择电压供应的晶体管的类型。因为p-沟道晶体管用于图1A中所展示的实例中,所以当置于开启状态时,电压选择信号为低(例如,对于装置115,VGS≈-2.7伏;对于装置110,VGS≈-2.1伏),且当置于关闭状态时,电压选择信号为高(例如,VGS≈0)。
在图1A到1C中还分别展示p-沟道晶体管110的体二极管112a到112b及p-沟道晶体管115的体二极管113a到113b。体二极管112a到112b、113a到113b为p-沟道晶体管的内部组件,且未被视为外部、离散电路元件。仅展示体二极管112a到112b、113a到113b以说明寄生电流的电路路径可如何形成,其将在下文得以更详细地解释。
图1B展示处于示范性瞬变模式的SVS 100,可在装置开启时或在电压供应中的一者在正常操作期间关闭的情况下发生此模式。在图1B中所展示的状况下,当节点140处的电压供应(例如,2.7V电压供应)无效/关闭(即,0伏)时,在选择输入节点130处的2.1V电压供应时可能出现寄生电流路径。在此状况下,因为Select_V_2.1被设定为处于开启状态,所以p-沟道晶体管110正导电,因此在输出节点120处将Vout设定为等于2.1V。当选择输入节点130处的电压供应时,输入节点140处的电压供应可为无效的且处于0伏。同样在此选择模式下,因为Select_V_2.7为关闭,所以p-沟道晶体管115的源极-漏极路径被设定为处于非导电状态。然而,可能跨越p-沟道晶体管115内的体二极管113a建立2.1伏的电位差。此电压呈现正向偏压,所述正向偏压足以开启体二极管113a,且建立穿过p-沟道晶体管115的寄生电流的第一路径。此寄生电流可为大的(例如,约数百毫安),且可触发对集成电路导致不可修复的破坏的锁定。
图1C展示在正常操作模式期间当第一电压供应及第二电压供应两者均可用时的SVS 100。在图1C中所展示的状况下,当选择输入节点140处的2.7V电压供应时,可能在SVS 100中出现寄生电流路径。在此电压供应选择模式下,因为Select_V_2.7为开启,所以p-沟道晶体管115正导电,因此在输出节点120处将Vout设定为等于2.7V。在此选择模式下,因为Select_V_2.1被设定处于关闭状态,所以p-沟道晶体管110的源极-漏极路径为非导电的。当选择输入节点140处的电压供应时,输入节点130处的电压供应保持于2.1伏。此布置可跨越p-沟道晶体管110内的体二极管112a建立0.6伏电位差。因为用于此实例中的二极管的开启电压可位于.5到.7伏之间,所以此电压可呈现足以开启体二极管112a的正向偏压,且因此建立穿过p-沟道晶体管110的寄生电流的第二路径,所述寄生电流可能足以导致电路故障(例如,触发锁定)。
虽然图1A到1C中所展示的示范性SVS 100仅展示两个电压供应,但不排除使用具有不同电压的三个或三个以上电压供应的其它变化。此外,2.1伏及2.7伏的电压供应值仅为示范性的,且还可使用其它值。此外,虽然针对晶体管110、115展示p-沟道MOSFET技术,但还可使用具有适当电路修改的其它晶体管类型(例如,n-沟道MOSFET、pFET、nFET)。
图2A为展示可消除或至少减轻及/或减小寄生电流的示范性SVS 200的示意图。SVS 200可包括供应切换晶体管210、215及寄生电流禁止器205、207。寄生电流禁止器205可耦合到供应切换晶体管215以防止寄生电流流经体二极管213a到213b。寄生电流禁止器207可耦合到供应切换晶体管210以防止寄生电流流经体二极管212a到212b。寄生电流禁止器205、207可通过提供适当偏压来分别自动防止电流路径在供应切换晶体管215及210内形成,所述偏压防止体二极管213a到213b、212a到212b变为被正向偏压。将在下文于图2B到2C的描述中提供SVS 200的各种操作模式的细节。
如图2A中所展示,供应切换晶体管210可为p-沟道MOSFET晶体管,其具有连接到输入节点230的源极节点、连接到寄生电流禁止器207的体节点及连接到输出节点220的漏极节点。可在输入节点230处提供电压供应,所述电压供应可具有为2.1伏的值。供应切换晶体管215还可为p-沟道MOS晶体管,其具有连接到输入节点240的源极节点、连接到寄生电流禁止器205的体节点及也连接到输出节点220的漏极节点。可在输入节点240处提供电压供应,所述电压供应可具有为2.7伏的值。可将电压选择信号提供到供应切换晶体管210、215的栅极节点以用于切换控制。可将电压选择信号Select_V_2.1提供到供应切换晶体管210的栅极节点且将电压选择信号Select_V_2.7提供到供应切换晶体管215的栅极节点。
所述电压选择信号的基本功能性及其如何用于选择来自输入节点230及240的电压供应可与上文关于图1A到1C中的SVS 100而描述的操作类似,且此处将不加以重复。
进一步参看图2A,寄生电流禁止器205可包括n-沟道晶体管250、255。n-沟道晶体管250可具有均连接到输入节点240的栅极节点及漏极节点,输入节点240可与2.7伏供应相关联,且进一步连接到供应切换晶体管215的供应节点。n-沟道晶体管250的源极节点可连接到供应切换晶体管215的体节点。n-沟道晶体管250的体节点可连接到接地。n-沟道晶体管255可使其源极节点连接到n-沟道晶体管250的源极节点且连接到供应切换晶体管215的体节点。n-沟道晶体管255的体节点可耦合到接地。n-沟道晶体管255的漏极节点及栅极节点可连接到输入节点230,输入节点230可与2.1伏供应相关联。
寄生电流禁止器207可包括p-沟道晶体管260及n-沟道晶体管265。p-沟道晶体管260的源极节点可连接到输入节点230及供应切换晶体管210的源极节点。p-沟道晶体管260的栅极节点可连接到输入节点240。p-沟道晶体管260的体节点及漏极节点可连接到供应切换晶体管210的体节点。n-沟道晶体管265的源极节点可连接到p-沟道晶体管260的体节点及漏极节点,且进一步连接到供应切换晶体管210的体节点。n-沟道晶体管265的漏极节点及栅极节点可连接到输入节点240。n-沟道晶体管265的体节点可连接到接地。
图2B展示处于示范性瞬变模式的SVS 200,可在装置开启时或在电压供应中的一者在正常操作期间关闭的情况下发生此模式。在图2B中所展示的状况下,当节点240处的电压供应(例如,2.7V电压供应)关闭(即,0伏)时。此外,图2B说明当可将输入节点230处的相关联的电压供应(例如,2.1伏)提供到输出节点220时的SVS 200的操作。在此选择模式下,可将电压选择信号Select_V_2.1设定到开启,其可将供应切换晶体管210置于导电状态,且将输出节点(Vout)设定为2.1伏。可将电压选择信号Select_V_2.7设定到关闭,从而将供应切换晶体管215的源极-漏极路径置于非导电状态。
在此模式期间,寄生电流禁止器207可将供应切换晶体管210的体节点及源极节点连接到输入节点230,其将供应切换晶体管210的体节点设定到2.1伏。此情形可允许供应切换晶体管将2.1伏从输入节点230处的供应传播到输出节点220。此处,当2.7V供应不可用(例如,0V)时,p-沟道晶体管260自动开启且n-沟道晶体管265自动关闭。
进一步参看图2B,寄生电流禁止器205可将2.1伏施加到供应切换变压器215的体节点以防止体二极管213a到213b变为被正向偏压。可通过使n-沟道晶体管255自动开启(通过将其栅极电压设定到2.1伏)来实现此情形。此情形可在输入节点230处的2.1伏供应与体二极管213a到213b的阴极之间建立连接。
总之,寄生电流禁止器205及207分别自动将供应切换晶体管215及210的体节点偏压到可用的最高电压供应。如图2B中所说明的状况所展示,对应于与输入节点230相关联的电压供应的偏压为2.1伏。
图2C展示在正常操作模式期间当第一电压供应(例如,2.7V)及第二电压供应(例如,2.1V)两者均可用时的SVS 200。此外,图2C说明当将输入节点240处的相关联的电压供应(例如,2.7伏)提供到输出节点220时的SVS 200的操作。在此选择模式下,可将电压选择信号Select_V_2.7设定到开启,其可将供应切换晶体管215置于导电状态,且又将输出节点(Vout)设定为2.7伏。可将电压选择信号Select_V_2.1设定到关闭,从而将供应切换晶体管210的源极-漏极路径置于非导电状态。
在此模式期间,寄生电流禁止器205可将供应切换晶体管215的体节点连接到输入节点240,其可将供应切换晶体管215的体节点设定到2.7伏。可在n-沟道晶体管250自动开启时实现供应切换晶体管215的体节点与输入节点240的连接。此外,在此配置中,n-沟道晶体管255在其漏极节点及源极节点变为被交换且栅极与源极之间的偏压现为0V时自动关闭。
寄生电流禁止器207可将2.7伏施加到供应切换晶体管210的体节点以防止体二极管212变为被正向偏压。可通过使n-沟道晶体管265开启(通过将其栅极电压设定到2.7伏)及使晶体管260关闭来实现此情形。此情形可在输入节点240处的2.7伏供应与体二极管212的阴极之间建立连接。
总之,如图2C中所展示,寄生电流禁止器205及207分别自动将供应切换晶体管215及210的体节点偏压到可用的最高电压供应。在所述状况下,如图2C中所说明,偏压为2.7伏,此对应于与输入节点240相关联的电压供应。
虽然图2A到2C中所展示的SVS 200的实施例仅展示两个电压供应,但各种实施例可不排除使用具有不同电压的三个或三个以上电压供应。此外,2.1伏及2.7伏的电压供应值仅为示范性的,且还可在各种实施例中使用其它值。此外,虽然针对晶体管210、215展示p-沟道MOSFET技术,但还可使用具有适当电路修改的其它晶体管类型(例如,n-沟道MOSFET、pFET、nFET)。此外,还可使用具有适当电路修改的其它已知晶体管类型来修改寄生电流禁止器205、207中所展示的晶体管类型。
图3为移动终端300的框图,其可包括可选择电压供应(SVS)330。移动终端300可具有平台310,平台310可经由网络交换数据及/或命令。平台310可包括收发器315(其可进一步包括未明确展示的发射器及接收器),其可操作地耦合到处理器320、或其它控制器、微处理器、ASIC、逻辑电路、或任何其它数据处理装置。处理器320可执行存储于移动终端300的存储器325中的程序。存储器325可包含只读及/或随机存取存储器(RAM及ROM)、EEPROM、快闪卡或对于所述平台常见的任何存储器。SVS 330可将各种电压提供到移动终端平台310中的一个或一个以上组件。SVS 330可从处理器320接收用于设定电压选择信号以便将不同电压供应到平台310中的一个或一个以上组件的命令。
可以离散元件、在处理器上执行的软件模块或软件及硬件的任何组合来实施用于提供命令的各种逻辑元件,以实现本文中所揭示的功能性。举例来说,可协同地使用处理器320及存储器325来加载、存储及执行本文所揭示的各种功能,且因此可将用以执行这些功能的逻辑分布于各种元件上。或者,可将功能性合并入到一个离散组件中(例如,并入到处理器320中的嵌入式存储器中)。因此,应认为图3中的移动终端300的特征仅为说明性的,且本发明的实施例不限于所说明的特征或布置。
本发明的实施例可结合任何便携式装置加以使用且不限于所说明的实施例。举例来说,移动终端可包括蜂窝式电话、接入终端、音乐播放器、无线电、GPS接收器、膝上型计算机、个人数字助理等。此外,可选择电压供应可用于将高电压及低电压提供到各种装置,例如,低噪声放大器、降频转换器、压控振荡器等。
图4A为移动终端的发射器400A中的可选择电压供应的示范性应用的框图。发射器400A可包括SVS 405、正交调制器与可变增益放大器(QMVGA)410、功率放大器415、双工器与天线切换器420及天线425。基于电压选择信号,SVS 405可在两个或两个以上电压供应(例如,2.1V与2.7V)之间切换。所选择的电压可被供应到QMVGA410。QMVGA可对基带I及Q信号执行各种实数转复数转换及调制,且使用功率放大器415、双工器与天线切换器420以及天线425执行信号的后续放大及广播。
图4B为示范性发射器400B的框图,其展示关于如何在QMVGA 410内使用SVS 405的额外细节。电路接收基带I(BB I)及Q(BB Q)信号且将所述信号经由滤波器430传递到混频器435中。将基带信号与本机RF振荡器(LO)的输出混合,其中所述RF LO信号是通过所述基带信号予以调制。将经调制的信号提供到驱动变压器445的可变放大器440。由SVS 405将变压器445偏压到相对高或低的电压。较高电压(例如,2.7V)在提供较大线性中可为有用的,而较低电压(例如,2.1V)可用于节省电流。变压器445的输出耦合到跨导放大器455,跨导放大器455耦合到包含电感器450及电容器460的LC电路,所述LC电路对功率放大器415馈电。功率放大器415耦合到双工器与天线切换器420以及天线425以允许放大并广播信号。
虽然前文的揭示内容展示本发明的说明性实施例,但应注意,在不偏离如所附权利要求书界定的本发明的范围的情况下,可在本文中进行各种改变及修改。无需以任何特定次序执行根据本文中所描述的本发明的实施例的方法权利要求项的功能、步骤及/或动作。此外,虽然可以单数形式描述或主张本发明的元件,但除非明确陈述限于单数形式,否则也涵盖复数形式。
Claims (24)
1.一种从多个电压供应中选择供应电压的电路,其包含:
第一晶体管,其经配置以选择第一电压供应;
第二晶体管,其经配置以选择第二电压供应;
第一寄生电流禁止器,其耦合到所述第一晶体管、所述第一电压供应及所述第二电压供应,其中所述第一寄生电流禁止器自动利用提供最高电压的所述电压供应以用于防止衬底电流流经所述第一晶体管的体节点;以及
第二寄生电流禁止器,其耦合到所述第二晶体管、所述第一电压供应及所述第二电压供应,其中所述第二寄生电流禁止器自动利用提供所述最高电压的所述电压供应以用于防止衬底电流流经所述第二晶体管的体节点。
2.根据权利要求1所述的电路,其中所述第一寄生电流禁止器将所述最高电压施加到所述第一晶体管的所述体节点,且所述第二寄生电流禁止器将所述最高电压施加到所述第二晶体管的所述体节点。
3.根据权利要求1所述的电路,其中所述第一寄生电流禁止器进一步包含:
第三晶体管,其具有连接到所述第一电压供应的漏极节点及栅极节点以及连接到所述第一晶体管的所述体节点的源极节点;以及
第四晶体管,其具有连接到所述第二电压供应的漏极节点及栅极节点以及连接到所述第三晶体管的所述源极节点的源极节点。
4.根据权利要求3所述的电路,其中所述第三及第四晶体管为n-沟道晶体管。
5.根据权利要求1所述的电路,其中所述第二寄生电流禁止器进一步包含:
第五晶体管,其具有连接到所述第一电压供应的栅极节点、连接到所述第二电压供应的源极节点及连接到所述第二晶体管的所述体节点的漏极及体节点;以及
第六晶体管,其具有连接到所述第一电压供应的漏极节点及栅极节点、连接到所述第五晶体管的所述漏极节点的源极节点。
6.根据权利要求5所述的电路,其中所述第五晶体管为p-沟道晶体管且第六晶体管为n-沟道晶体管。
7.根据权利要求1所述的电路,其中
所述第一晶体管为p-沟道晶体管,其具有连接到所述第一电压供应的源极节点、耦合到所述第一寄生电流禁止器的所述第一晶体管的体节点、耦合到输出节点的漏极节点及接收第一电压选择信号的栅极节点,且进一步其中
所述第二晶体管为p-沟道晶体管,其具有连接到所述第二电压供应的源极节点、耦合到所述第二寄生电流禁止器的所述第二晶体管的体节点、耦合到所述输出节点的漏极节点及接收第二电压选择信号的栅极节点。
8.根据权利要求7所述的电路,其中
所述第一晶体管在所述第一电压选择信号为开启状态时完成所述第一电压供应与所述输出节点之间的电流路径;以及
所述第二晶体管在所述第二电压选择信号被设定处于开启状态时完成所述第二电压供应与所述输出节点之间的电流路径。
9.根据权利要求1所述的电路,其中所述电路将选自多个电压供应的供应电压提供到移动终端中的一个或一个以上组件。
10.根据权利要求9所述的电路,其中所述选自多个电压供应的供应电压被提供到所述移动终端内的正交调制器与可变增益放大器单元内的变压器的初级侧。
11.根据权利要求9所述的电路,其中所述选自多个电压供应的供应电压被提供到所述移动终端内的低噪声放大器、降频转换器或压控振荡器中的至少一者。
12.一种用于减轻可选择电压供应中的寄生电流的电路,其包含:
第一n-沟道晶体管,其具有连接到第一电压供应的漏极节点及栅极节点,其中所述第一n-沟道晶体管在所述第一电压供应有效时耦合第一供应切换晶体管的体节点及源极节点;以及
第二n-沟道晶体管,其具有连接到第二电压供应的漏极节点及栅极节点以及连接到所述第一n-沟道晶体管的所述源极节点的源极节点,其中所述第二n-沟道晶体管在所述第一电压供应无效时将反向偏压施加到所述第一供应切换晶体管。
13.根据权利要求12所述的电路,其进一步包含:
第一p-沟道晶体管,其具有连接到所述第一电压供应的栅极节点、连接到所述第二电压供应的源极节点,其中所述第一p-沟道晶体管在所述第一电压供应无效时耦合第二供应切换晶体管的体节点及源极节点;以及
第三n-沟道晶体管,其具有连接到所述第一电压供应的漏极节点及栅极节点以及连接到所述第一p-沟道晶体管的漏极节点的源极节点,其中所述第三n-沟道晶体管在所述第一电压供应有效时将所述反向偏压施加到所述第二供应切换晶体管。
14.根据权利要求13所述的电路,其中所述反向偏压是通过在所述第一及所述第二电压供应之中选择最高电压来自动提供。
15.根据权利要求13所述的电路,其中
所述第一供应切换晶体管为p-沟道晶体管,其具有连接到所述第一电压供应的源极节点、耦合到输出节点的漏极节点、连接到所述第一n-沟道晶体管的源极节点的体节点及接收第一电压选择信号的栅极节点,且进一步其中
所述第二供应切换晶体管为p-沟道晶体管,其具有连接到所述第二电压供应的源极节点、连接到所述第三n-沟道晶体管的漏极及体节点的体节点、耦合到所述输出节点的漏极节点及接收第二电压选择信号的栅极节点。
16.根据权利要求15所述的电路,其中当所述第一电压选择信号为开启状态时,所述第一供应切换晶体管正导电且完成所述第一电压供应与所述输出节点之间的电流路径。
17.根据权利要求15所述的电路,其中当所述第二电压选择信号为开启状态时,所述第二供应切换晶体管正导电且完成所述第二电压供应与所述输出节点之间的电流路径。
18.根据权利要求15所述的电路,其中所述输出节点耦合到移动终端中的一个或一个以上组件以提供所选择的供应电压。
19.根据权利要求18所述的电路,其中所述所选择的供应电压被提供到所述移动终端内的正交调制器与可变增益放大器单元内的变压器的初级侧。
20.根据权利要求18所述的电路,其中所述所选择的供应电压被提供到所述移动终端内的低噪声放大器、降频转换器或压控振荡器中的至少一者。
21.一种用于减轻具有多个电压供应的电路中的寄生电流的方法,其包含:
接收具有开启及关闭状态的第一电压选择信号,其中所述开启状态对应于第一电压供应由第一晶体管选择;
接收具有开启及关闭状态的第二电压选择信号,其中所述开启状态对应于第二电压供应由第二晶体管选择;
自动确定由所述第一及第二电压供应提供的最高电压;
将所述最高电压提供到所述第一晶体管的体节点及所述第二晶体管的体节点;以及
在瞬变模式中当电压源中的一者处于零伏特时选择所述最高电压。
22.根据权利要求21所述的方法,其进一步包含:
当所述第一电压供应低于所述第二电压供应时,将所述第二电压供应提供到所述第一晶体管的所述体节点及所述第二晶体管的所述体节点;以及
当所述第一电压供应高于所述第二电压供应时,自动进行切换以将所述第一电压供应提供到所述第一晶体管的所述体节点及所述第二晶体管的所述体节点。
23.一种用于减轻具有多个电压供应的电路中的寄生电流的设备,其包含:
用于接收具有开启及关闭状态的第一电压选择信号的装置,其中所述开启状态对应于第一电压供应被选择;
用于接收具有开启及关闭状态的第二电压选择信号的装置,其中所述开启状态对应于第二电压供应被选择;
用于自动确定由所述第一及第二电压供应提供的最高电压的装置;
用于将所述最高电压提供到第一晶体管的体节点及第二晶体管的体节点的装置;
以及
在瞬变模式中当电压源中的一者处于零伏特时选择所述最高电压。
24.根据权利要求23所述的设备,其进一步包含:
用于在所述第一电压供应低于所述第二电压供应时将所述第二电压供应提供到所述第一晶体管的所述体节点及所述第二晶体管的所述体节点的装置;以及
用于在所述第一电压供应高于所述第二电压供应时自动进行切换以将所述第一电压供应提供到所述第一晶体管的所述体节点及所述第二晶体管的所述体节点的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/935,186 | 2007-11-05 | ||
US11/935,186 US7851947B2 (en) | 2007-11-05 | 2007-11-05 | Methods and apparatuses for selectable voltage supply |
PCT/US2008/082504 WO2009061835A2 (en) | 2007-11-05 | 2008-11-05 | Methods and apparatuses for selectable voltage supply |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101842984A CN101842984A (zh) | 2010-09-22 |
CN101842984B true CN101842984B (zh) | 2013-05-22 |
Family
ID=40548832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880113499XA Active CN101842984B (zh) | 2007-11-05 | 2008-11-05 | 用于可选择电压供应的方法及设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7851947B2 (zh) |
EP (1) | EP2218183B1 (zh) |
JP (1) | JP5394385B2 (zh) |
KR (1) | KR101128309B1 (zh) |
CN (1) | CN101842984B (zh) |
TW (1) | TW200934048A (zh) |
WO (1) | WO2009061835A2 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8135532B2 (en) * | 2007-11-04 | 2012-03-13 | GM Global Technology Operations LLC | Method for controlling output power of an energy storage device in a powertrain system |
US8515368B2 (en) | 2007-11-29 | 2013-08-20 | Broadcom Corporation | Gain control using a dynamically configurable transformer |
US7915944B2 (en) * | 2009-04-27 | 2011-03-29 | General Electric Company | Gate drive circuitry for non-isolated gate semiconductor devices |
US8587361B2 (en) * | 2011-09-28 | 2013-11-19 | Infineon Technologies Ag | RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals |
CN102437841B (zh) * | 2011-11-30 | 2013-11-06 | 中国科学院微电子研究所 | 模拟开关电路 |
KR102038041B1 (ko) * | 2012-08-31 | 2019-11-26 | 에스케이하이닉스 주식회사 | 전원 선택 회로 |
US9329649B2 (en) * | 2012-11-21 | 2016-05-03 | Stmicroelectronics S.R.L. | Dual input single output regulator for an inertial sensor |
US9263990B2 (en) * | 2013-05-21 | 2016-02-16 | Qualcomm Incorporated | Impedance transformer for use with a quadrature passive CMOS mixer |
US9488996B2 (en) | 2014-05-29 | 2016-11-08 | Qualcomm Incorporated | Bias techniques and circuit arrangements to reduce leakage current in a circuit |
DE102017117069B4 (de) * | 2017-07-27 | 2022-07-14 | Gehring Technologies Gmbh + Co. Kg | Honwerkzeug und Verfahren zur Honbearbeitung |
US10878852B2 (en) * | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Latch-up prevention circuit for memory storage system |
CN113674694B (zh) * | 2021-08-23 | 2023-09-01 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
TWI813070B (zh) * | 2021-11-16 | 2023-08-21 | 瑞昱半導體股份有限公司 | 電源供應電路以及電源供應方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1412776A (zh) * | 2001-10-15 | 2003-04-23 | 旺宏电子股份有限公司 | 增进感测放大器速度及稳定性的电路及方法 |
US6847249B1 (en) * | 2003-10-09 | 2005-01-25 | Analog Devices, Inc. | Highest available voltage selector circuit |
CN101055892A (zh) * | 2006-04-12 | 2007-10-17 | 群康科技(深圳)有限公司 | 薄膜晶体管及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2733796B2 (ja) * | 1990-02-13 | 1998-03-30 | セイコーインスツルメンツ株式会社 | スイッチ回路 |
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
US20030016072A1 (en) * | 2001-07-18 | 2003-01-23 | Shankar Ramakrishnan | Mosfet-based analog switches |
US7746154B2 (en) | 2006-09-27 | 2010-06-29 | Atmel Corporation | Multi-voltage multiplexer system |
US7635925B2 (en) * | 2006-10-04 | 2009-12-22 | Atmel Corporation | Analog combination regulator |
-
2007
- 2007-11-05 US US11/935,186 patent/US7851947B2/en active Active
-
2008
- 2008-11-05 CN CN200880113499XA patent/CN101842984B/zh active Active
- 2008-11-05 EP EP20080848001 patent/EP2218183B1/en active Active
- 2008-11-05 TW TW97142701A patent/TW200934048A/zh unknown
- 2008-11-05 JP JP2010533217A patent/JP5394385B2/ja active Active
- 2008-11-05 KR KR1020107010386A patent/KR101128309B1/ko active IP Right Grant
- 2008-11-05 WO PCT/US2008/082504 patent/WO2009061835A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1412776A (zh) * | 2001-10-15 | 2003-04-23 | 旺宏电子股份有限公司 | 增进感测放大器速度及稳定性的电路及方法 |
US6847249B1 (en) * | 2003-10-09 | 2005-01-25 | Analog Devices, Inc. | Highest available voltage selector circuit |
CN101055892A (zh) * | 2006-04-12 | 2007-10-17 | 群康科技(深圳)有限公司 | 薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101842984A (zh) | 2010-09-22 |
JP5394385B2 (ja) | 2014-01-22 |
WO2009061835A2 (en) | 2009-05-14 |
EP2218183A2 (en) | 2010-08-18 |
WO2009061835A3 (en) | 2009-06-25 |
US20090115253A1 (en) | 2009-05-07 |
TW200934048A (en) | 2009-08-01 |
US7851947B2 (en) | 2010-12-14 |
JP2011504011A (ja) | 2011-01-27 |
KR20100082850A (ko) | 2010-07-20 |
KR101128309B1 (ko) | 2012-03-27 |
EP2218183B1 (en) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101842984B (zh) | 用于可选择电压供应的方法及设备 | |
US7106121B2 (en) | High frequency switch circuit | |
WO2003107551A1 (ja) | 高周波スイッチ回路およびそれを用いた移動体通信端末装置 | |
US10756628B2 (en) | Switched mode power supply circuit | |
US10560062B2 (en) | Programmable biasing for pin diode drivers | |
US10312861B2 (en) | Apparatus for and method of programmable matching network for multiple signal types | |
JP2013172482A (ja) | スイッチ制御回路、半導体装置および無線通信装置 | |
CN112671393A (zh) | 电平转换电路 | |
US10911091B2 (en) | Multi-mode configurable transceiver with low voltage switches | |
CN109196783B (zh) | 具有低电压开关的多模式可配置的收发器及其配置方法 | |
US7755222B2 (en) | Method and system for high power switching | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
CN110543202B (zh) | 电子电源电路 | |
EP1630926B1 (en) | Power switching device in mobile communication terminal | |
CN102832790B (zh) | 电力产生电路及开关电路 | |
US20070085592A1 (en) | High-frequency switch circuit, semiconductor device and communication terminal apparatus | |
JP4928882B2 (ja) | 半導体スイッチ回路 | |
JP2007143112A (ja) | 高周波スイッチ回路、半導体装置および通信端末装置 | |
CN221151334U (zh) | 具有释放电路的器件及释放电路 | |
KR20130032501A (ko) | 주파수 혼합기 | |
JP2009177488A (ja) | 半導体スイッチ回路 | |
US20100120481A1 (en) | Switching circuit | |
JP2015076777A (ja) | スイッチ回路、無線装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |