CN101055861A - 封装板的条结构以及其阵列 - Google Patents

封装板的条结构以及其阵列 Download PDF

Info

Publication number
CN101055861A
CN101055861A CNA2006101704568A CN200610170456A CN101055861A CN 101055861 A CN101055861 A CN 101055861A CN A2006101704568 A CNA2006101704568 A CN A2006101704568A CN 200610170456 A CN200610170456 A CN 200610170456A CN 101055861 A CN101055861 A CN 101055861A
Authority
CN
China
Prior art keywords
encapsulation plate
semiconductor encapsulation
bar structure
panel
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101704568A
Other languages
English (en)
Inventor
姜太赫
廉光燮
沈揆铉
崔凤圭
黄奎一
金元熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101055861A publication Critical patent/CN101055861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装板的条结构及其阵列，其中半导体封装板的条结构的空置区域形成为预定形状，以使当将半导体封装板的若干条结构布置在面板上时，可增加布置在面板上的半导体封装板的条结构的数量。

Description

封装板的条结构以及其阵列
相关申请交叉参考
本申请要求2006年4月12日提交的题为“封装条结构及其阵列(A PACKAGE STRIP FORMAT AND ITS ARRAY)”的韩国专利申请第10-2006-0033266号的权益，其全部内容结合于此作为参考。
技术领域
本发明主要涉及半导体封装板(package board)的条结构(stripformat)及其阵列，更具体地说，涉及这样的半导体封装板的条结构及其阵列，其中半导体封装板的条结构的虚设(dummy)区域形成为预定形状，以使得当将半导体封装板的若干条结构布置在面板上时，可增加布置在面板上的半导体封装板的条结构的数量。
背景技术
如本领域中技术人员公知的，半导体封装板的传统条结构具有图1中所示的结构。
在下文中将参照图1详细描述半导体封装板的传统条结构的结构。通常，半导体封装板的条结构10包括：半导体封装区域11，其具有半导体器件安装部11a和外层电路图案11b；以及空置区域12，其围绕半导体封装区域11。
具有上述结构的半导体封装板的多个条结构10布置在面板上。这里，半导体封装板的每个条结构10都具有预定标准尺寸。面板也具有预定标准尺寸。因此，可安装于面板的半导体封装板的数量被设为预定值。
在图2中示出了半导体封装板的条结构在面板上的布置。参照图2，预定数量的半导体封装板的条结构10布置在面板20上。
也就是说，在该图中，半导体封装板的10个条结构10布置在面板20上。因此，应该理解的是，由于每个半导体封装板的条结构10的形状和面板20的形状是标准化的，因此可安装于面板20的半导体封装板的条结构10的数量被定为预定值。
因此，在组装半导体封装板的传统工艺中，由于半导体封装板的条结构和面板的标准尺寸保持恒定，因此没有尝试过努力增加可安装于面板的半导体封装板的条结构的数量。然而，为了响应在制造半导体封装板的过程中减少工艺持续时间并提高工艺效率的趋势，必须克服可安装于面板的半导体封装板条结构的数量上的局限。
发明内容
因此，在针对现有技术中存在的问题而构思了本发明，本发明的目的是提供一种半导体封装板的条结构及其阵列，其中空置区域形成为预定形状，以使得当将若干条结构布置在面板上时，与传统技术相比较，可增加布置在面板上的条结构的数量。
本发明的另一个目的是提供一种半导体封装板的条结构及其阵列，其中由于条结构的空置区域形成为上述形状，因而改进了条结构之间的接合关系。
一方面，本发明提供了一种半导体封装板的条结构，包括：半导体器件安装于其上的封装区域，在该封装区域中形成有外层电路图案；以及围绕该封装区域的空置区域。空置区域形成为预定形状以改进该条结构与另一条结构之间的接合关系。
可由具有各种形状的突出部和凹陷部限定空置区域的形状以使得条结构相互接合。
另一方面，本发明提供了一种用于布置半导体封装板的条结构的面板阵列，包括：半导体封装板的多个条结构，每个条结构都包括半导体器件安装于其上的封装区域，在该封装区域中形成有外层电路图案，以及围绕该封装区域并具有预定形状的空置区域；以及面板，其上以规则间隔布置有半导体封装板的多个条结构。
可由具有各种形状的突出部和凹陷部限定半导体封装板的每个条结构的空置区域的形状，以使得条结构相互接合。
附图说明
从以下结合附图的详细描述中，本发明的上述和其它目的、特征和优点将会被更清楚地理解，附图中：
图1是半导体封装板的传统条结构的透视图；
图2是示出了排列在面板上的半导体封装板的传统条结构的视图；
图3是示出了根据本发明第一实施例的条结构的视图；
图4是示出了相互连接的图3的条结构视图；
图5是示出了排列在面板上的图3的条结构视图；
图6是示出了根据本发明第二实施例的条结构的视图；
图7是示出了相互连接的图6的条结构视图；以及
图8是示出了排列在面板上的图6的条结构视图；
具体实施方式
在下文中，将参照附图详细描述本发明。
仅供参考，图3示出了根据本发明第一实施例的PBGA(塑料球栅阵列)半导体封装板的条结构。图4示出了相互联接的条结构。图5示出了排列在面板上的PBGA半导体封装板的条结构。图6至图8示出了根据本发明第二实施例的CSP(芯片尺寸封装)半导体封装板的使用示例。
如上所述的，本发明提供了增加待排列在面板上的半导体封装板的条结构的数量的一种方法。详细地说，本发明的特征在于，条结构被形成为预定形状的，以使得可从设在围绕半导体封装板的条结构的区域中的空置区域最大限度地去除不必要的部分，从而实现上述目的。也就是说，本发明利用一种技术特征实现上述目的，该技术特征中，在半导体器件已被安装于半导体器件安装部之后且在封装区域被安装于母板之前，空置区域被去除。
在下文中将详细描述根据具有上述技术特征的本发明第一实施例的PBGA半导体封装板的条结构。在图3中示出了根据本发明的半导体封装板的条结构100。如图中所示的，半导体封装板的条结构100包括：封装区域110，其具有半导体器件安装部110a和外层电路图案110b；以及空置区域120，其围绕封装区域110，并且其上形成有铜图案。空置区域120具有包括突出部和凹陷部的预定形状。
这里，在半导体器件已安装并封装于半导体器件安装部110a上之后，在空置区域120被去除的状态下，封装区域110被安装于母板等。而且，内层图案(未示出)以及外层电路图案110b形成在封装区域110中，以使得封装区域110将电信号传输到半导体器件以及从半导体器件中接收电信号。
半导体器件安装部110a是用于将半导体器件安装在其上的区域，通常被置于封装区域110的中央部分上。这里，安装于半导体器件安装部110a的半导体器件电连接于设在外层电路图案110b上的引线接合垫或焊球垫。而且，为了从安装于半导体器件安装部110a的半导体器件中散热，优选地，半导体器件安装部110a由导热材料制成(例如，铜或金)。
外层电路图案110b形成在半导体器件安装部110a的周围。与安装于半导体器件安装部110a的半导体器件电连接的外层电路图案110b的引线接合垫或焊球垫暴露于焊料抗蚀图的外部(未示出)。
空置区域120是在半导体器件已被安装于半导体器件安装部110a之后封装区域110被安装于母板等之前被去除的区域。空置区域120围绕封装区域110。本发明的技术特征在于，空置区域120被形成为预定形状。详细地说，条结构100的一个边缘(即，空置区域120的一个边缘)形成为这样一种形状，即，使得梯形突出部130和梯形凹陷部140交替布置。此外，条结构100的相对边缘形成为这样一种形状，其中梯形凹陷部150形成在与相应梯形突出部130相对应的位置处，并且梯形突出部160形成在与相应梯形凹陷部140相对应的位置处。因而，本发明半导体封装板的条结构100的技术特征在于，空置区域120形成为上述形状。在第一实施例中，尽管已将空置区域120的突出部和凹陷部示为具有梯形形状的，但是本发明不局限于此。换句话说，突出部和凹陷部的形状不局限于任何具体形状，只要它们能够将条结构平滑地相互连接就可以。
在图4中示出了具有上述形状的半导体封装板的条结构100的布置。参照图4，两个条结构100布置成使其空置区域120的突出部和凹陷部彼此对齐并平滑地彼此接合。因此，具有上述布置的本发明的半导体封装板的条结构100的高度小于传统布置的半导体封装板的条结构的高度。而且，与传统技术相比较，更稳定地保持了本发明阵列中条结构之间的连接。
同时，图5示出了布置在面板200上的半导体封装板的条结构100。如图5所示的，在本发明中，半导体封装板的12个条结构100布置在面板200上。也就是说，与传统技术相比较，传统技术中半导体封装板的10个条结构可布置在与图5的面板200具有相同尺寸的面板上，本发明中的半导体封装板的条结构的数量增加20％。因此，应该理解的是，通过将半导体封装板的条结构100布置成使突出部和凹陷部130、140、150和160彼此对齐，可实现本发明的上述目的。
图6是示出了根据本发明第二实施例的CSP半导体封装板的条结构300的视图。如图所示，本发明第二实施例的技术特征在于，矩形凹陷部320和矩形突出部330形成在半导体封装板的条结构300的空置区域310的一个边缘中。也就是说，应该理解的是，与矩形凹陷部320相对应的空置区域310的一部分被从空置区域310中去除。
图7是示出了根据第二实施例的半导体封装板的两个条结构300之间的连接的视图。根据第二实施例的条结构300的空置区域310形成为使得图7的“a”为1.5mm、“b”为15.558mm，以及“c”为8.758mm。这里，条结构300的标准尺寸为212×63.424，即，其总尺寸未改变。因此，可以理解的是，通过将半导体封装板的条结构300的空置区域310形成为上述形状可实现本发明的上述目的。
图8示出了根据第二实施例的半导体封装板的若干条结构300，它们布置在面板200上。在图8中，半导体封装板的12个条结构300设在面板200上。这里，应该理解的是，与传统技术相比，半导体封装板的条结构300的数量也增加了20％。
同时，在本发明的两个上述实施例中，尽管已示出了半导体封装板的12个条结构可设在一个面板上，但是半导体封装板的条结构的数量不局限于此，并且其数量可根据空置区域的形状而改变。
如上所述的，在根据本发明的半导体封装板的条结构中，空置区域形成为预定形状，以使当若干条结构布置在面板上时，与传统技术相比，布置在面板上的条结构的数量可增加，从而提高了组装半导体封装板的工艺的效率。
此外，本发明的优势在于，由于条结构的空置区域形成为本发明中所公开的形状，因而改进了条结构之间的连接关系。从而，具有的优点是可显著减少制造工艺中误差。
尽管出于解释性的目的已公开了本发明的优选实施例，但是本领域中普通技术人员应该理解的是，在不背离所附权利要求中公开的本发明的范围和精神的前提下，各种修正、添加和置换都是可行的。

Claims (4)

1.一种半导体封装板的条结构，包括：封装区域，其上安装有半导体器件，并且外层电路图案形成在所述封装区域中；以及围绕所述封装区域的空置区域，其中
所述空置区域形成为预定形状，以改进所述条结构与另一个条结构之间的连接关系。
2.根据权利要求1所述的半导体封装板的条结构，其中，所述空置区域的形状由具有各种形状的突出部和凹陷部限定，以使所述条结构相互接合。
3.一种用于布置半导体封装板的条结构的面板阵列，包括：
半导体封装板的多个条结构，每个所述条结构都包括：封装区域，其上安装有半导体器件，并且外层电路图案形成在所述封装区域；以及围绕所述封装区域并具有预定形状的空置区域；以及
面板，所述半导体封装板的多个条结构以规则间隔布置在所述面板上。
4.根据权利要求3所述的面板阵列，其中，所述半导体封装板的每个所述条结构的所述空置区域的形状由具有各种形状的突出部和凹陷部限定，以使所述条结构相互接合。
CNA2006101704568A 2006-04-12 2006-12-30 封装板的条结构以及其阵列 Pending CN101055861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060033266 2006-04-12
KR1020060033266A KR100752011B1 (ko) 2006-04-12 2006-04-12 패키지 기판의 스트립 포맷 및 그 배열

Publications (1)

Publication Number Publication Date
CN101055861A true CN101055861A (zh) 2007-10-17

Family

ID=38604067

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101704568A Pending CN101055861A (zh) 2006-04-12 2006-12-30 封装板的条结构以及其阵列

Country Status (5)

Country Link
US (1) US20070241438A1 (zh)
JP (1) JP2007288132A (zh)
KR (1) KR100752011B1 (zh)
CN (1) CN101055861A (zh)
TW (1) TW200739863A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244065A (zh) * 2010-05-12 2011-11-16 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN102244064A (zh) * 2010-05-12 2011-11-16 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN105814681A (zh) * 2013-11-29 2016-07-27 株式会社神户制钢所 底板以及具备底板的半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110298A (en) * 1990-07-26 1992-05-05 Motorola, Inc. Solderless interconnect
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3314304B2 (ja) * 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
KR20030032152A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 패키지용 인쇄회로기판
JP2004139186A (ja) * 2002-10-15 2004-05-13 Toshiba Corp 電子機器
KR100536897B1 (ko) * 2003-07-22 2005-12-16 삼성전자주식회사 배선기판의 연결 구조 및 연결 방법
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US20080259575A1 (en) * 2004-10-01 2008-10-23 Yasuaki Tanimura Tape-Style Flexible Circuit Board, and Manufacturing Method and Manufacturing Apparatus for the Same
US20070163109A1 (en) * 2005-12-29 2007-07-19 Hem Takiar Strip for integrated circuit packages having a maximized usable area

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244065A (zh) * 2010-05-12 2011-11-16 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN102244064A (zh) * 2010-05-12 2011-11-16 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN102244064B (zh) * 2010-05-12 2015-07-22 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN102244065B (zh) * 2010-05-12 2016-03-30 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN105814681A (zh) * 2013-11-29 2016-07-27 株式会社神户制钢所 底板以及具备底板的半导体装置

Also Published As

Publication number Publication date
US20070241438A1 (en) 2007-10-18
TW200739863A (en) 2007-10-16
JP2007288132A (ja) 2007-11-01
KR100752011B1 (ko) 2007-08-28

Similar Documents

Publication Publication Date Title
US7190061B2 (en) stack package made of chip scale packages
CN1150617C (zh) 半导体基板和层叠的半导体封装及其制作方法
US7732258B2 (en) Lead frame and method for fabricating semiconductor package employing the same
CN1901179A (zh) 带布线基板以及利用该基板的薄膜上芯片封装
CN1832121A (zh) 利用桥层的多芯片模块的信号再分配
CN1269200C (zh) 集成电路器件和布线板
US20050189626A1 (en) Semiconductor device support structures
US7199478B2 (en) Printed circuit board having an improved land structure
CN101055861A (zh) 封装板的条结构以及其阵列
CN1831852A (zh) Sd/mmc卡
US20030104184A1 (en) Multiple wiring board
CN1568543A (zh) 半导体元件
US20040212079A1 (en) Heat dissipation device having a load centering mechanism
CN1174482C (zh) 模块组件和电子器件
CN1206728C (zh) 芯片封装及其制造方法
US7956475B2 (en) Step cavity for enhanced drop test performance in ball grid array package
CN1864276A (zh) 多层表面安装发光二极管
CN1933137A (zh) 半导体装置
US7863737B2 (en) Integrated circuit package system with wire bond pattern
CN1790693A (zh) 倒装芯片及线接合半导体封装件
CN1664986A (zh) Bga封装真空垫
CN1567585A (zh) 具有散热片的半导体封装体
US7005322B2 (en) Process for encapsulating semiconductor components using through-holes in the semiconductor components support substrates
CN1802777A (zh) 具有倾斜弹簧部分的电子组件
US20240047290A1 (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication