CN101048035A - 多层基板内的可调电阻及其形成方法 - Google Patents
多层基板内的可调电阻及其形成方法 Download PDFInfo
- Publication number
- CN101048035A CN101048035A CN 200610067011 CN200610067011A CN101048035A CN 101048035 A CN101048035 A CN 101048035A CN 200610067011 CN200610067011 CN 200610067011 CN 200610067011 A CN200610067011 A CN 200610067011A CN 101048035 A CN101048035 A CN 101048035A
- Authority
- CN
- China
- Prior art keywords
- resistance
- adjustable resistance
- base plate
- multilager base
- connecting line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明公开了一种多层基板内的可调电阻及其形成方法，该可调电阻包含一平面电阻区块及多个与平面电阻区块连接的连接线，其中各连接线由平面电阻区块的各端点引出以形成－电阻网络，通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，使得该可调电阻值产生变化，以能精确调整电阻值的可调电阻。
Description
技术领域
本发明涉及一种多层基板内的可调电阻及其形成方法，特别是涉及一种通过机械钻孔工艺选择性破坏电阻网络的各相互连接的连接线以形成多种组合的连接线开路，以能达成可精确调整电阻值的可调电阻。
背景技术
众所周知，电阻元件已被广泛应用在限流、稳压及终端阻抗控制等电路中。然而一般小型的电阻元件大部分是通过表面粘着技术(Surface MountedTechnique，SMT)等复杂工艺来完成焊接，虽然该电阻元件已日趋小型化，但仍需设置于多层基板的表面而提高了实体电路的面积及高度。为了能将电阻元件埋藏于多层电路基板的内部，近几年已有许多材料的研发单位将涂布式电阻材料开发完成并成功地应用在各种电子电路中，然而涂布式的电阻因材料配方及网印的误差，使得涂布完成的电阻元件需经过高精密的激光机具或喷砂研磨机来做电阻值的微调，且此法仅限于表面的涂布式电阻的微调工作。
一般商用的厚膜电阻(Thick Film Resistor，TFR)油墨涂布于基板上时呈现一非平衡状态，无法得到一固定的电阻值，其电阻值与预计值呈现大约±20％的变异值。为能准确达到所设计的电阻值，厚膜电阻烧成后的修整工作为元件制造过程中必须的加工步骤，其修整方法有喷砂研磨修整法及激光修整法。喷砂研磨修整法是将磨料以一高压空气经一窄口的喷嘴射出，通过磨料与厚膜电阻层的研磨而修整电阻层的几何形状，不加热的加工过程为其优点；但以喷砂研磨修整法极易造成电阻边界暴露及粉尘污染，且无法做高精度的修整。激光修整法则通过激光所产生的高热将电阻层的材料气化并产生2至2.5mil的缺口，其优点为高物质移除率，可计算机控制自动化操作，准确且高速，干净的加工工艺，及可于高密度线路板上加工等；但由于热震所造成的裂痕则为其缺点。
现有技术所揭表面涂布式电阻的微调技术，如美国专利第4,443,782号“Method for Regulating the Value of a Thick Film Resistor and aCorresponding Resistor”，其应用电阻材料区域内的各种挖槽结构(slot)来调整表面涂布式电阻的电阻值，虽然该专利并无强调以何种方式来产生该挖槽结构，但以目前的产业技术而言，应利用激光修整法来调整电阻值的方式较为常见。
图1所示为现有表面涂布式电阻的示意图，其中电阻R的计算公式为R＝ρ*L/A，由此公式可知电阻R的阻值与电阻材料的电阻数ρ及电阻长度L成正比，并与电阻的截面积A成反比，若假设表面涂布式电阻R的电阻材料ρ及其截面积A为固定的情况下，则表面涂布式电阻R的两电极间电阻变化仅取决于电流所流经的电阻材料长度L。
现有表面涂布式电阻在制作的过程中，常因电阻材料的涂布不均匀或电阻材料周围产生毛边或烘烤过程的不稳定因素而产生阻值上的变化，使制作后的电阻值产生极大的误差；而且现有调整表面涂布式电阻值的技术并无法适用于内层电阻，故有待于提出一种多层基板内的可调电阻以克服上述问题。
发明内容
本发明所要解决的技术问题在于提出一种多层基板内的可调电阻，该可调电阻形成一电阻网络，通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，使得该可调电阻值产生变化，以能达成可精确调整电阻值的可调电阻。
本发明的另一目的在于提出一种形成多层基板内的可调电阻的方法，先形成包含一平面电阻区块及多个与平面电阻区块各端点连接的连接线的电阻网络，再通过基板钻孔工艺选择性破坏各相互连接的连接线以形成多种组合的连接线开路，使得该可调电阻的电阻值产生变化，以能达成可精确调整电阻值的可调电阻。
为实现上述目的，本发明提供一种多层基板内的可调电阻，该可调电阻设置于一多层基板的任一层，该可调电阻包括：一平面电阻材料区块，该平面电阻区块设有多个端点；及多个与该平面电阻材料区块连接的连接线，且各连接线由平面电阻区块的各端点引出以形成一电阻网络；其中通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，使得该可调电阻值产生变化，以精确调整该可调电阻的阻值。
为实现上述目的，本发明提出一种多层基板内的可调电阻及其形成方法，该可调电阻包含一平面电阻区块及多个与平面电阻区块连接的连接线，其中各连接线由平面电阻区块的各端点引出以形成一电阻网络，通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，使得该可调电阻值产生变化，以能达成可精确调整电阻值的可调电阻。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为现有表面涂布式电阻的示意图；
图2为本发明多层基板内的可调电阻较佳实施例示意图；
图3为本发明多层基板内的可调电阻较佳实施例等效电路图；
图4为本发明较佳实施例的多层基板内的可调电阻变化表；
图5为本发明较佳实施例的多层基板内的可调电阻变化曲线图；
图6为本发明多层基板内的可调电阻另一较佳实施例示意图；
图7为本发明多层基板内的可调电阻又一较佳实施例示意图。
1、2、3、4、5、6、7、8、9、10、11、12、13、14：钻孔位置
A、B、C、D、E、F、G、H、I、J、K、L、M、N：钻孔位置
L1、L2、L3、L4、L5、L6：连接线
LA、LB、LC、LD、LE、LF：连接线
L7、L8、L9、L10、L11、L12、L13、L14：连接线
LG、LH、LI、LJ、LK、LL、LM、LN：连接线
R：可调电阻
R0：主电阻
Rs、RL、RC：内电阻
具体实施方式
图2所示为本发明的多层基板内的可调电阻较佳实施例示意图，其设置于多层基板的任一层，该可调电阻R为一平面电阻区块，该平面电阻区块设有多个端点，且该多个端点的位置属任意，为说明方便起见，本较佳实施例中所设的多个端点将该可调电阻R视为包含一主电阻R0及多个与主电阻R0连接的内电阻RS，且其中各端点都设置有一连接线(即L1-L6及LA-LF)引出并互相连接以形成一电阻网络，而且各连接线上并预留有钻孔位置1-6及A-F，当要调整可调电阻R的电阻值时，可通过基板钻孔工艺将选定的连接线破坏成开路状态，使得该电阻网络中各连接线形成多种组合的开路，借此调整可调电阻R的等效电阻值。
图3所示为本发明的多层基板内的可调电阻较佳实施例等效电路图，该可调电阻R即为由图2中电极1看进去所得的等效电阻，其中若主电阻R0为5000欧姆，各内电阻RS为100欧姆，则通过破坏图2或图3中所示的12个钻孔位置1-6及A-F上不同连接线的组合，经计算后可产生至少30种以上的可调电阻值。
图4即为经计算得出的本发明较佳实施例的多层基板内的可调电阻变化表，举例来说，钻孔位置变化5在钻孔位置1，2，3，4，5进行钻孔，此时连接线L1由于钻孔位置1被钻孔而成为开路，所以位于钻孔位置6且与连接线L1连接的连接线L6实质上也为开路，故流经主电阻R0的电流将选择电阻最小的连接线LF路径流至连接线L2，所以可调电阻R将为主电阻R0与一内电阻RS的串联。又如钻孔位置变化15在钻孔位置B，C，F，1，2，3，6进行钻孔，此时由于钻孔位置6及F被钻孔而成为开路，所以流经主电阻R0的电流将继续流过两内电阻RS之后才有连接线L5，L4，LE，LD等路径以流至连接线LA，且连接线L5，L4，LE，LD等路径将形成三个内电阻RS的并联，所以可调电阻R将为主电阻R0与两内电阻RS的串联后，再串联三个内电阻RS所形成的并联电阻。
此外，本发明也提出一种形成多层基板内的可调电阻的方法，该方法是先在多层基板的任一层形成包含一平面电阻区块及多个与平面电阻区块各端点连接的连接线的电阻网络，再通过基板钻孔工艺选择性破坏各连接线以形成多种组合的连接线开路，使得该可调电阻值产生变化，以达成可精确调整电阻值的可调电阻。并且本发明中的多层基板可为印刷电路基板、陶瓷基板或集成电路基板。
图5所示为本发明较佳实施例的多层基板内的可调电阻变化曲线图，且图5即图4中的钻孔位置变化与可调电阻R的对应关系图，由图5可得知使用图2的多层基板内的可调电阻，可以产生至少30种以上的可调电阻值，且该可调电阻值最高可将主电阻R0调高20％，因此本发明的多层基板内的可调电阻及其方法至少可得精确至主电阻1％以下的可调电阻值。此结果相较于一般使用喷砂研磨修整法及激光修整法微调的表面涂布式电阻，明显达成相近的可调电阻特性。
图6所示为本发明的多层基板内的可调电阻另一较佳实施例示意图，其设置于多层基板的任一层，该可调电阻R为一平面电阻区块，该平面电阻区块设有多个端点，且该多个端点的位置属任意，为说明方便起见，此较佳实施例中所设的多个端点将该可调电阻R视为包含一主电阻R0及多个与主电阻R0连接的L型内电阻RL，且其中各端点设于各L型内电阻RL的短边且各端点都设置有一连接线(即L7-L10及LG-LJ)引出并互相连接以形成一电阻网络，而且各连接线上并预留有钻孔位置7-10及G-J，当要调整可调电阻R的电阻值时，可通过基板钻孔工艺将选定的连接线破坏成开路状态，使得该电阻网络中各连接线形成多种组合的开路，借此调整可调电阻R的等效电阻值。
图7所示为本发明的多层基板内的可调电阻又一较佳实施例示意图，其设置于多层基板的任一层，该可调电阻R为一平面电阻区块，该平面电阻区块设有多个端点，且该多个端点的位置属任意，为说明方便起见，此较佳实施例中所设的多个端点将该可调电阻R视为包含一主电阻R0及多个与主电阻R0连接的环型内电阻RC，且其中各端点都设置有一连接线(即L11-L14及LK-LN)向环心引出并互相连接以形成一电阻网络，而且各连接线上并预留有钻孔位置11-14及K-N，当要调整可调电阻R的电阻值时，可通过基板钻孔工艺将选定的连接线破坏成开路状态，使得该电阻网络中各连接线形成多种组合的开路，借此调整可调电阻R的等效电阻值。
综合上述，本发明提出一种多层基板内的可调电阻及其形成方法，该可调电阻包含一平面电阻区块及多个与平面电阻区块连接的连接线，其中各连接线由平面电阻区块的各端点引出以形成一电阻网络，通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，使得该可调电阻值产生变化，以能达成可精确调整电阻值的可调电阻。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种多层基板内的可调电阻，该可调电阻设置于一多层基板的任一层，其特征在于，该可调电阻包括：
一平面电阻材料区块，该平面电阻区块设有多个端点；及
多个与该平面电阻材料区块连接的连接线，且各连接线由平面电阻区块的各端点引出以形成一电阻网络；
其中，通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，以精确调整该可调电阻的阻值。
2.根据权利要求1所述的多层基板内的可调电阻，其特征在于，设于该平面电阻区块的该多个端点位置可任意调整。
3.根据权利要求1所述的多层基板内的可调电阻，其特征在于，该多层基板可为印刷电路基板、陶瓷基板或集成电路基板。
4.一种形成多层基板内的可调电阻的方法，其特征在于，该方法包括：
在多层基板的任一层形成包含一平面电阻材料区块及多个与该平面电阻材料区块各端点连接的连接线的可调电阻网络；及
通过基板钻孔工艺选择性破坏各相互连接的连接线形成多种组合的连接线开路，以精确调整该可调电阻网络的阻值。
5.根据权利要求4所述形成多层基板内的可调电阻的方法，其特征在于，设于该平面电阻区块的该多个端点位置可任意调整。
6.根据权利要求4所述形成多层基板内的可调电阻的方法，其特征在于，该多层基板可为印刷电路基板、陶瓷基板或集成电路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610067011 CN101048035A (zh) | 2006-03-31 | 2006-03-31 | 多层基板内的可调电阻及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610067011 CN101048035A (zh) | 2006-03-31 | 2006-03-31 | 多层基板内的可调电阻及其形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102535515A Division CN102438400A (zh) | 2006-03-31 | 2006-03-31 | 多层基板内的可调电阻及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101048035A true CN101048035A (zh) | 2007-10-03 |
Family
ID=38772132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610067011 Pending CN101048035A (zh) | 2006-03-31 | 2006-03-31 | 多层基板内的可调电阻及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101048035A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633427A (zh) * | 2012-12-28 | 2014-03-12 | 中国科学院电子学研究所 | 基于平面电阻技术的宽带天线 |
-
2006
- 2006-03-31 CN CN 200610067011 patent/CN101048035A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633427A (zh) * | 2012-12-28 | 2014-03-12 | 中国科学院电子学研究所 | 基于平面电阻技术的宽带天线 |
| CN103633427B (zh) * | 2012-12-28 | 2015-02-04 | 中国科学院电子学研究所 | 基于平面电阻技术的宽带天线 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102459206B1 (ko) | 열 시스템의 불균일을 보상하는 방법 | |
| CN101271750A (zh) | 电子器件及其制造方法 | |
| KR100302677B1 (ko) | 칩저항기및그제조방법 | |
| EP0538280A1 (de) | Schalteranordnung mit regelbarem widerstand. | |
| CN101048035A (zh) | 多层基板内的可调电阻及其形成方法 | |
| CN102623115A (zh) | 芯片电阻器及其制造方法 | |
| US10366813B2 (en) | High-precision additive formation of electrical resistors | |
| JP2000162628A (ja) | 液晶表示素子 | |
| CN102438400A (zh) | 多层基板内的可调电阻及其形成方法 | |
| US5184108A (en) | Conductive corners for surge survival | |
| CN109496065B (zh) | 一种阻抗的制作方法 | |
| US20070222552A1 (en) | Adjustable resistor embedded in multi-layered substrate and method for forming the same | |
| CN107820594A (zh) | 触摸屏及其制造方法 | |
| DE112015005933T5 (de) | Elektronische Steuervorrichtung | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JP4234890B2 (ja) | チップ型ヒューズの溶断狭小部形成方法 | |
| EP1501104A1 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JP4077854B2 (ja) | 電子部品 | |
| JP3955047B2 (ja) | 電子部品 | |
| JP4383912B2 (ja) | チップ型ヒューズ及びその製造方法 | |
| WO1995025346A1 (de) | Elektrische verbindungen in hochdichter rasteranordnung | |
| TWI634568B (zh) | 電流感測元件及其製造方法 | |
| DE102004023305A1 (de) | Leistungshalbleiter | |
| JP2002231505A (ja) | チップ形抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20071003 |