CN101043201B - 半导体集成电路 - Google Patents

Abstract

提供N沟道晶体管以作为高电势电源线和低电势电源线之间的开关。高通滤波器由电容器和电阻器构成。当通过开关操作以使得高电势电源线与低电势电源线之间的电压开始振荡时，高通滤波器使电压的高通分量通过，从而接通N沟道晶体管以减小振铃。

Description

半导体集成电路

技术领域

本发明涉及半导体集成电路，具体而言，涉及适合于诸如D类放大器那样的用于脉冲驱动负载的电路的半导体集成电路。

背景技术

如所公知的那样，D类放大器用于开/关负载驱动输出晶体管并且间歇地实现到负载的导通。在到负载的间歇导通过程中，流入到D类放大器的电源线或接地导体上所具备的寄生电感的电流强烈地变化。因此，在这些寄生电感上产生噪声，导致D类放大器的输出信号中出现振铃。所述振铃导致D类放大器的再现质量退化，此外，导致对负载或对D类放大器的破坏。为此原因，希望减小所述振铃。专利文献1提出了一种减小输出晶体管的输出信号波形的时间梯度技术。通过将该类型的技术应用到D类放大器，输出信号波形的时间梯度被减小，能够防止流入到输出晶体管的电流突然改变。所以，减小振铃是可能的。专利文献1：日本专利No.3152204。

然而，专利文献1所公开的技术用于减小输出信号波形的时间梯度。为此原因，存在的问题在于：通过应用该技术而牺牲了D类放大器的操作速度。除了D类放大器之外，该问题对于需要以高速驱动负载并且需要减小输出信号中的振铃的半导体集成电路而言是普遍存在的。

发明内容

考虑到所述情况，本发明的目的是提供一种在不牺牲操作速度的情况下能够减小输出信号中的振铃的半导体集成电路。

本发明提供一种半导体集成电路，包括：位于高电势电源线和低电势电源线之间的开关；以及高通滤波器，用于使得高电势电源线和低电势电源线之间产生的电压的高通分量通过并且输出高通分量以作为接通开关的信号。

根据本发明，当通过开关操作使得高电势电源线和低电势电源线之间的电压将要振荡时，电压的高通分量通过高通滤波器而被提供到开关，使得开关接通。所以，高电势电源线和低电势电源线之间电压的振荡分量通过开关泄漏，从而能够减小振铃。

本发明提供一种振铃减小电路，所述振铃减小电路包括：插入在用于将半导体集成电路内部提供的输出缓冲器电路的输出信号传送到半导体集成电路外部负载的输出信号线与高电势电源线或低电势电源线之间以向输出缓冲器电路提供电源电压的开关元件；以及振铃检测器，其用于当经由输出信号线供应至负载的输出信号中出现振铃并且输出信号在正或负方向上超过参考电平时，输出用于接通开关元件的信号。

根据本发明，当由于输出缓冲器电路的开关操作而使得输出信号中出现振铃并且输出信号在正或负方向上超过了参考电平时，开关元件接通。结果，从输出信号线到低电势电源线或高电势电源线中出现放电，并因此减小了振铃。

附图说明

图1示出了根据本发明实施例的D类放大器结构的电路图，

图2示出了根据该实施例的每一部分的波形的波形图，

图3A-3C示出了根据该实施例的操作图，

图4示出了输出缓冲器电路的另一结构实例的电路图，以及

图5示出了振铃减小电路的另一结构实例的电路图。

图6示出了根据本发明实施例2的具有振铃减小电路的D类放大器配置的电路图，并且特别地示出了减小过冲的振铃减小电路的配置。

图7示出了与图6相同的D类放大器配置的电路图，特别地示出了减小下冲的振铃减小电路的配置。

图8示出了实施例2的单个部件等等上的波形的波形图。

图9示出了根据本发明实施例3的具有振铃减小电路的D类放大器配置的电路图，并且特别地示出了减小过冲的振铃减小电路的配置。

图10示出了与图9相同的D类放大器配置的电路图，特别地示出了减小下冲的振铃减小电路的配置。

图11示出了根据本发明实施例4的具有振铃减小电路的D类放大器配置的电路图，并且特别地示出了减小过冲的振铃减小电路的配置。

图12示出了与图11相同的D类放大器配置的电路图，特别地示出了减小下冲的振铃减小电路的配置。

具体实施方式

以下将参考附图来描述本发明的实施例。

实施例1

图1示出了根据本发明半导体集成电路的实施例1的D类放大器600的结构的电路图。D类放大器600具有高电势电源端601、低电势电源端602、输入端603、以及输出端604A和604B。高电势电源端601连接到电源VDD的正电极，而低电势电源端602连接到电源VDD的负电极并且接地。在该图所示的实例中，使用单个电源。为此原因，低电势电源端602接地。然而在使用以下所述结构的情况中，即使所述结构使用生成正电源电压的电源和生成负电源电压的电源，然而优选的是，高电势电源端601应当连接到前者电源的输出端，而低电势电源端602应当连接到后者电源的输出端。音频信号从声源(未示出)而输入到输入端603。诸如低通滤波器和扬声器的负载700连接到输出端604A和604B。

通过在半导体基底上形成附图所示的每一电路并且将它们密封在封装中而形成D类放大器600。连接到高电势功率输出端601的高电势电源线611以及连接到低电势电源端602的低电势电源线612在半导体基底上形成。源电流经由高电势电源端601和高电势电源线611而从电源VDD提供到构成D类放大器600的每一电路。经过每一电路的源电流经由低电势电源线612和低电势电源端602而到达电源VDD的负电极。

在D类放大器600中，PWM调制器501是一种用于输出与经由输入端603所提供的输入信号的电平相对应的经过脉宽调制的脉冲的电路。前置驱动器502是一种响应所述脉冲以驱动输出缓冲器电路503的电路。在附图所示的实例中，输出缓冲器电路503具有所谓的桥接结构并且由包括位于高电势电源线611和低电势电源线612之间的P沟道场效应晶体管(下文中称为P沟道晶体管)531P和N沟道场效应晶体管(下文中称为N沟道晶体管)531N的晶体管对以及包括位于高电势电源线611和低电势电源线612之间的P沟道晶体管532P和N沟道晶体管532N的晶体管对构成。P沟道晶体管531P和N沟道晶体管531N的每一漏极连接到输出端604A并且P沟道晶体管532P和N沟道晶体管532N的每一漏极连接到输出端604B。前置驱动器502向晶体管531P、531N、532P和532N提供脉冲GP1、GN1、GP2和GN2以便在与PWM调制器501所提供的脉冲宽度相对应的周期中实现负载700的导通。为了防止所谓的直通电流，此外，前置驱动器502包括以如下方式调整每一晶体管栅极上所施加的脉冲时序的电路，所述方式为：在没有负载700的情况下直接连接的两个P沟道晶体管和两个N沟道晶体管(也就是，一组晶体管531P和531P和一组晶体管532P和532N)不在同一时间上接通。

图2示出了从PWM调制器501到负载700的每一部分的操作的波形图。如图2所示，在D类放大器600中，被发送到晶体管栅极的脉冲GP1、GN1、GP2和GN2以如下方式生成，即P沟道晶体管531P和N沟道晶体管532N的组以及P沟道晶体管532P和N沟道晶体管531N的组被交替接通。此外，在每一晶体管的接通/断开切换中，在以如图所示那样调整时序的状态中以如下方式从前置驱动器502输出脉冲GP1、GN1、GP2和GN2以防止直通电流，所述方式为：在P沟道晶体管531P和N沟道晶体管532N的组从接通转换为断开之后P沟道晶体管532P和N沟道晶体管531N的组从断开转换为接通并且在P沟道晶体管532P和N沟道晶体管531N的组从接通转换断开之后P沟道晶体管531P和N沟道晶体管532N的组从断开转换为接通。

振铃减小电路504是实施例1所特有的。通过N沟道晶体管541和高通滤波器542构成振铃减小电路504。N沟道晶体管541具有连接到高电势电源线611的漏极和连接到低电势电源线612的源极。提供N沟道晶体管541以作为一种开关，该开关用于促使去除振荡分量并且减少在高电势电源线611和低电势电源线612之间的电压将要振荡的情况中的振铃。在半导体集成电路中，通常，插入具有大型尺寸的晶体管以作为高电势电源线和低电势电源线之间的静电击穿保护设备。N沟道晶体管541可以用于作为静电击穿保护设备的晶体管。通过在高电势电源线611和低电势电源线612之间串联插入电容器542A和电阻器542B可获得高通滤波器542，并且提供电阻器542B两端上的电压以作为N沟道晶体管541的栅源电压。当在高电势电源线611和低电势电源线612之间的电压上产生高通分量时，高通滤波器542用于促使具有某一频率或更大的高通分量通过并且将该高通分量提供给N沟道晶体管541。优选的是，应该为与将被减小的振铃的频率相对应的电容器542A的电容值和电阻器542B的电阻值选择合适的值。作为一种实例，电容器542A具有的电容值为5pF，而电阻器542B具有的电阻值为50kΩ。

接下来，将参考图2和图3A-3C来描述根据实施例1的操作。首先，在图2所示的t1时刻，如图3A所示那样，P沟道晶体管532P和N沟道晶体管531N接通，并且P沟道晶体管531P和N沟道晶体管532N断开。为此原因，电源VDD所提供的源电流i连续流经P沟道晶体管532P、负载700和N沟道晶体管531N。源电流的i路径包括从电源VDD正电极到P沟道晶体管532P源极的路径中所提供的寄生电感621以及从N沟道晶体管531N源极到电源VDD负电极(＝接地)的路径中所提供的寄生电感622。

接下来，在图2所示的t2时刻，P沟道晶体管532P和N沟道晶体管531N从接通转换为断开。理想地，P沟道晶体管532P和N沟道晶体管531N在同一时刻上断开。然而，通常，在两个晶体管断开的时序中产生漂移。如图3B所示那样，在P沟道晶体管532P接通的状态中，N沟道531N断开时，源电流i经过寄生电感621的路径和源电流i通过寄生电感622的路径被中断。所以，在寄生电感621和寄生电感622两端感应出振荡电压。此外，在负载700是电感性负载的情况中，维持流到负载700的源电流直到那时刻的电压被感应到负载700。所以，如图所示那样，振荡电流流入到由负载700、位于P沟道晶体管531P和半导体基底之间的寄生二极管531D以及P沟道晶体管532P所构成的环路中。为此原因，如果不采取任何对策，那么高电势电源线611和低电势电源线612之间的电压上产生巨大的振荡，以致于在将被输入到负载700的信号上出现由所述振荡所产生的振铃。

然而，在实施例1中，当在高电势电源线611和低电势电源线612之间的电压上开始生成振荡分量时，其经由高通滤波器542而被提供到N沟道晶体管541的栅极，以致于N沟道晶体管541接通。为此原因，与在高电势电源线611和低电势电源线612之间生成的振荡分量相对应的电流流入到N沟道晶体管541，以致于在振荡分量增大之前被衰减。因此，将被输出到负载700的信号中的振铃被减小。在D类放大器600中，除了从图3A所示状态到图3B所示状态的开关操作之外，可以执行各种开关操作。然而，在这些状态中，当流过寄生电感和负载的电流路径被中断并且高电势电源线611和低电势电源线612之间的电压将要振荡时，所述电压的高通分量接通N沟道晶体管541。从而，减小振铃。

如上所述，根据实施例1，在不牺牲D类放大器600的操作速度的情况下，减小振铃是可能的。上述内容仅仅是说明性的并且为了本发明的目的而能够实施其他各种实施例。例如，能够提出以下的实施例。

(1)虽然本发明应用于包括本实施例中具有输出缓冲器电路503的D类放大器，其中所述输出缓冲器电路503具有使用两个所谓P沟道晶体管和N沟道晶体管对的桥接结构，但是，输出缓冲器电路可以具有如图4所示那样的由P沟道晶体管535和N沟道晶体管536所构成的公知结构。

(2)将P沟道晶体管用作为开关以减少振铃也是可能的。图5示出了所述实例。在该实施例中，P沟道晶体管543具有连接到高电势电源线611的源极和连接到低电势电源线612的漏极。高通滤波器544具有在高电势电源线611和低电势电源线612之间串联插入的电阻器544A和电容器544B并且提供电阻器544A两端上电压以作为P沟道晶体管543的栅源电压。同样按照此方式，获得与实施例1中相同的优势是可能的。

<实施例2>

图6和7示出了根据本发明实施例2的具有振铃减小电路40NA和40PA的D类放大器100A的配置电路图。图6示出了振铃减小电路40NA的电路配置，图7示出了振铃减小电路40PA的电路配置。

D类放大器100A具有高电势电源端101、低电势电源端102、输入端103以及输出端104。高电势电源端101经由D类放大器100A外部布置的高电势电源线131而连接到电源VDD的正极，而低电势电源端102经由D类放大器100A外部布置的低电势电源线132而连接到电源VDD的负极并且接地。在说明性的实例中，由于使用单个电源，所以低电势电源端102接地。然而在使用用于生成正电源电压的电源和用于生成负电源电压的电源的配置中，高电势电源端101和低电势电源端102可分别连接到前者电源以及后者电源的输出端。音频信号从声源(未示出)而输入到输入端103。诸如低通滤波器和扬声器那样的负载200插入到输出端104和低电势电源线132之间。

D类放大器100A是一种半导体集成电路，其中图6和7所示的单个电路在半导体基底上形成并且被密封在封装中。连接到高电势功率输出端101的高电势电源线111以及连接到低电势电源端102的低电势电源线112在半导体基底上形成。电源电流经由高电势电源线131，高电势电源端101，导线、接合线等等的寄生电感141以及高电势电源线111而从电源VDD提供到构成D类放大器100A的单个电路。流经单个电路的电源电流经由低电势电源线112，导线、接合线等等的寄生电感142以及低电势电源端102和低电势电源线132而到达电源VDD的负极。

在D类放大器100A中，PWM调制器10是根据经由输入端103提供的输入信号电平输出脉宽调制的脉冲的电路。前置驱动器20是根据这些脉冲驱动输出缓冲器电路30的电路。在说明性的实例中，输出缓冲器电路30是具有所谓的反相器结构的电路并且由插入在高电势电源线111和低电势电源线112之间的p沟道场效应晶体管(下文中简单称为“p沟道晶体管”)30P和n沟道场效应晶体管(下文中称为“n沟道晶体管”)30N的晶体管构成。P沟道晶体管30P和n沟道晶体管30N的漏极彼此相连接并且它们的连接点经由输出信号线120而连接到输出端104。前置驱动器20向各个晶体管30P和30N提供脉冲GP和GN，从而在与PWM调制器10所提供的脉冲宽度相对应的周期内激励负载700。为了防止所谓的直通电流，前置驱动器20包括如下所述的电路，即该电路用于对将被提供到各个晶体管30P和30N的脉冲执行时序调整，以致于晶体管30P和30N不会同时接通。

振铃减小电路40NA和40PA是实施例2所特有的电路。如图6所示，振铃减小电路40NA由作为开关元件的n沟道晶体管401和作为振铃检测器的比较器410构成。晶体管401的漏极连接到输出信号线120，该输出信号线120将输出缓冲器电路30的输出信号OUT发送到外部负载200，并且晶体管401的源极连接到高电势电源线111和低电势电源线112中的低电势电源线112，高电势电源线111和低电势电源线112将电源电压提供到输出缓冲器电路30。比较器410具有p沟道晶体管411和412以及恒流源413和414。晶体管411的源极用作为比较器410的非反相输入端(正端)并且连接到输出信号线120。晶体管412的源极用作为比较器410的反相输入端(负端)并且连接到高电势电源线111。晶体管411和412的栅极连接到晶体管412的漏极，并且晶体管412的漏极经由恒流源414而连接到低电势电源线112。晶体管411的漏极经由恒流源413而连接到低电势电源线112。晶体管411的漏极和恒流源413的连接点用作为比较器410的输出端并且连接到晶体管401的栅极。利用上述配置，比较器410将经由输出信号线120提供给负载200的输出信号OUT与高电势电源线111的PVDDI(参考电平)进行比较。如果输出信号OUT在正向上超过了参考电平(出现过冲)，那么比较器410将H电平栅极电压提供到晶体管401并因此将作为开关元件的晶体管401接通。

如图7所示，振铃减小电路40PA由作为开关元件的n沟道晶体管402、作为振铃检测器的比较器420以及反相器429构成。晶体管402的源极连接到输出信号线120，并且晶体管402的漏极连接到高电势电源线111。比较器420具有n沟道晶体管421和422以及恒流源423和424。晶体管421的源极用作比较器420的非反相输入端(正端)并且连接到输出信号线120。晶体管422的源极用作为比较器420的反相输入端(负端)并且连接到低电势电源线112。晶体管421和422的栅极连接到晶体管422的漏极，并且晶体管422的漏极经由恒流源424而连接到高电势电源线111。晶体管421的漏极经由恒流源423而连接到高电势电源线111。晶体管421的漏极和恒流源423的连接点用作比较器420的输出端并且经由反相器429而连接到晶体管402的栅极。利用上述配置，比较器420将经由输出信号线120提供给负载200的输出信号OUT与低电势电源线112的电平PVSSI(参考电平)进行比较。如果输出信号OUT在负向上超过了参考电平(出现下冲)，那么比较器420输出L电平信号。反相器429将比较器420的输出信号变换到H电平，并且将其提供到晶体管402的栅极以将晶体管402接通。

在实施例2中，当在输出信号线120的输出信号OUT中出现过冲或者下冲时，作为开关元件的晶体管401或402起到如下作用，即通过从输出信号线120向低电势电源线112或者高电势电源线111放电以释放过量的能量来减小所述过冲或下冲。所以，为适当程度地减小过冲或下冲，希望将晶体管401或402的沟道宽度设置在合适值。在一种优选的形式中，将晶体管401或402的沟道宽度设置在大约为晶体管30N沟道宽度的1/100。

可以以如下方式修改振铃减小电路40PA，即由p沟道晶体管代替n沟道晶体管402并且比较器420的输出信号被直接提供到p沟道晶体管，也就是，不再经由反相器429。在实施例2中使用n沟道晶体管402而不使用p沟道晶体管的原因在于能够使得n沟道晶体管的接通电阻小于具有相同沟道宽度的p沟道晶体管的接通电阻。

图8示出了实施例2中各个部件等的波形的波形图。如图8所示那样，在D类放大器100A中，生成提供到各个晶体管30P和30N栅极上的脉冲GP和GN，以致于交替地接通晶体管30P和30N。为防止在每一晶体管的开关切换时刻出现直通电流，前置驱动器20输出如图8所示那样的进行时序调整的脉冲GP和GN，以致于在晶体管30P从接通状态切换到断开状态之后晶体管30N从断开状态切换到接通状态，以及在晶体管30N从接通状态切换到断开状态之后晶体管30P从断开状态切换到接通状态。

在图8所示的t1时刻，晶体管30P处于断开状态并且晶体管30N处于接通状态。所以，负电流I从负载200流入到晶体管30N。在t2时刻，晶体管30N断开。在该时刻，流经作为电感性负载的负载200的电流I的路径被中断。并且流经负载200的电流开始经由例如在晶体管30P漏极及其后部n型基底之间形成的寄生二极管以及接合线等等的寄生电感而流入到电源VDD，由此，在负载200上感应出振荡高压。结果，在信号OUT中倾向于出现振铃。相反，在实施例2中，在正方向上信号OUT的值超过高电势电源线111的电平PVDDI而出现过冲的周期中，从振铃减小电路40NA的比较器410将高电平栅极电压提供到n沟道晶体管401，从而n沟道晶体管401继续保持。结果，n沟道晶体管401允许电流从输出信号线120流到低电势电源线112(也就是出现放电)。所以，如图8所示那样减小了信号OUT中的过冲。

在t3时刻，晶体管30P处于接通状态并且晶体管30N处于断开状态。所以，正电流I从晶体管30P流到负载200。在t4时刻，晶体管30P断开。在该时刻，流经作为电感性负载的负载200的电流I的路径被中断。并且流经负载200的电流经由例如在晶体管30N漏极及其后部p型基底之间形成的寄生二极管以及接合线等等的寄生电感而开始流动，由此，在负载200上感应出振荡高压。结果，在信号OUT中倾向于出现振铃。相反，在实施例2中，在负方向上信号OUT的值超过低电势电源线112的电平PVSSDI而出现下冲的周期中，振铃减小电路40PA的晶体管402继续保持接通。结果，晶体管402允许从输出信号线120到低电势电源线112出现放电。所以，如图8所示那样减小了信号OUT中的下冲。

如上所述，实施例2能够在不牺牲D类放大器100A的操作速度的情况减小振铃。

<实施例3>

图9和图10示出了根据本发明实施例3的具有振铃减小电路40PB和40NB的D类放大器100B的配置电路图。图9示出了振铃减小电路40NB的电路配置，图10示出了振铃减小电路40PB的电路配置。在图9和10中，具有与以上所涉及的图6和7的相应部件的部件以后被提供相同的参考符号并且将不再进行描述。

在实施例2中，作为振铃检测器的比较器410和420通过比较输出线120的电平与高电势电源线111的电平PVDDI或者低电势电源线112的电平PVSSI而检测到输出信号OUT中出现振铃。

然而，当输出缓冲器电路30的切换电流流经寄生电感141或142时，在寄生电感141或142中感应巨大的反电动势，从而在高电势电源线111的电平PVDDI中或者在低电势电源线112的电平PVSSI中生成振荡噪声。即使输出信号OUT中不出现过冲或下冲，如果振荡噪声具有大的振幅，那么比较器410或420可能错误地接通比较器410或420以使得输出缓冲器电路30的输出信号OUT失真。

考虑到以上内容，在实施例3中，如图9和10所示那样，D类放大器100B具有与高电势电源端101和低电势电源端102相分离的高电势电源端101a和低电势电源端102a，它们用于向包括输出缓冲器电路30的单个电路提供电源。高电势电源端101a和低电势电源端102a分别连接到电源VDD的正极和负极。振铃减小电路40NB的比较器410通过将输出信号OUT与连接到高电势电源端101a的高电势电源线111a的电平PVDDIa相比较以检测输出信号OUT中的过冲。振铃减小电路40PB的比较器420通过将输出信号OUT与连接到低电势电源端102a的低电势电源线112a的电平PVSSIa相比较以检测输出信号OUT中的下冲。

以如下方式配置振铃减小电路40NB，即将p沟道晶体管431和非反相缓冲器431添加到上述实施例2的振铃减小电路40NA。晶体管431的源极连接到输出信号线120并且其栅极和漏极连接到晶体管411的源极。晶体管431用作较低灵敏度的比较器410，以致于当输出信号OUT中出现太小以致于不能够称为过冲的精细振荡时，比较器410不对其有太敏感的反应。相似地，用于降低比较器420的敏感度的n沟道晶体管433被添加到振铃减小电路40PB。非反相缓冲器432用于产生栅电压，其电平允许晶体管401可靠地接通/断开。

在实施例3中，在高电势电源线111a和高电势电源端101a之间存在导线、接合线等的寄生电感141a，并且在低电势电源线112a和低电势电源端102a之间存在导线、接合线等的寄生电感142a。然而，由于没有在高电势电源端101a和低电势电源端102a之间插入输出缓冲器电路30，所以输出缓冲器电路30没有切换电流流经寄生电感141a或142a。所以，噪声中的高电势电源线111a的电平PVDDIa和低电势电源线112a的电平PVSSIa较低并因此分别比高电势电源线111的电平PVDDI和低电势电源线112的电平PVSSI更为稳定。这样，即使在由于切换输出缓冲器电路30而使得高电势电源线111a的电平PVDDIa或低电势电源线112a的电平PVSSIa中出现大噪声的情况下，实施例3能够防止在输出信号OUT中错误地检测过冲或下冲。

<实施例4>

图11和图12示出了根据本发明实施例4的具有振铃减小电路40PC和40NC的D类放大器100C的配置电路图。图11示出了振铃减小电路40NC的电路配置，图12示出了振铃减小电路40PC的电路配置。在图11和12中，具有与以上所涉及的图6、7、9和10的相应部件的部件以后被提供相同的参考符号并且将不再进行描述。

并且在实施例4中，如实施例3所述的情况那样，D类放大器100C具有与高电势电源端101和低电势电源端102相分离的高电势电源端101a和低电势电源端102a，它们用于向包括输出缓冲器电路30的单个电路提供电源。高电势电源端101a和低电势电源端102a分别连接到电源VDD的正极和负极。为检测过冲或下冲，连接到高电势电源端101a的高电势电源线111a的电平PVDDIa以及连接到低电势电源端102a的低电势电源线112a的电平PVSSIa用作参考电平。

在实施例4中，在输出信号线120和高电势电源线111之间插入在p沟道晶体管30P的漏极及其后部n型基底之间形成的寄生二极管。所以，当输出信号OUT中出现过冲时，在高电势电源线111的电平PVDDI中出现其电势比输出信号OUT低大约寄生二极管正向电压VB的过冲。此外，在输出信号线120和低电势电源线112之间插入在n沟道晶体管30N的漏极及其后部p型基底之间形成的寄生二极管。所以，当输出信号OUT中出现下冲时，在低电势电源线112的电平PVSSI中出现其电势比输出信号OUT高大约寄生二极管正向电压VB的下冲。

考虑上述内容，实施例4的振铃减小电路40NC的比较器410将高电势电源线111的电平PVDDI与高电势电源线111a的电平PVDDIa相比较，并因此比前者更加稳定，其中所述电平PVDDIa在噪声中较低。如果前者电平PVDDI高于后者电平PVDDIa，那么比较器410输出用于接通晶体管401的信号。实施例4的振铃减小电路40PC的比较器420将低电势电源线112的电平PVSSI与低电势电源线112a的电平PVSSIa相比较，并因此比前者更加稳定，其中所述电平PVSSIa在噪声中较低。如果前者电平PVSSI低于后者电平PVSSIa，那么比较器420输出用于接通晶体管402的信号。

实施例4提供了与实施例3相同的优点。

尽管以上描述了本发明的实施例2-4，但是本发明的其他不同实施例也是可能的，所述实例如下：

(1)尽管在上述实施例中，本发明应用于具有反相器结构的输出缓冲器电路30的D类放大器，但是本发明也能够应用于具有桥接结构的输出缓冲器电路的D类放大器，所述桥接结构使用p沟道晶体管和n沟道晶体管的两个晶体管对。此外，本发明的应用范围不限于D类放大器并且本发明也能够应用于希望减小振铃的各种半导体集成电路。

(2)虽然在上述实施例中，在半导体集成电路中提供了用于减小过冲的振铃减小电路和用于减小下冲的振铃减小电路，但是可以仅提供它们中的一个。

(3)尽管在上述实施例中，在半导体集成电路的内部提供振铃减小电路，但是它们也可以位于半导体集成电路的外部并连接到半导体集成电路。

(4)高电势电源线111a和低电势电源线112a可以连接到半导体集成电路中电源电压稳定的位置。

Claims (13)

1.一种半导体集成电路，包括：

开关，提供在高电势电源线和低电势电源线之间；

高通滤波器，使得在所述高电势电源线和所述低电势电源线之间产生的电压的高通分量通过并且输出该高通分量作为接通所述开关的信号；

输出缓冲器电路，包括至少一个晶体管对，该晶体管对包括连接在所述高电势电源线和所述低电势电源线之间的P沟道晶体管和N沟道晶体管，以及

前置驱动器，连接至所述P沟道晶体管和所述N沟道晶体管的各个栅极，并且向所述各个栅极供应接通或者断开对应晶体管的控制信号，

其中，当由于各个晶体管的接通/断开切换使得所述高电势电源线与所述低电势电源线之间的电压开始产生振荡时，振荡的分量通过所述高通滤波器流至所述开关，从而接通所述开关以减小振荡。

2.根据权利要求1所述的半导体集成电路，其中所述开关包括场效应晶体管，该场效应晶体管具有连接到所述高电势电源线和所述低电势电源线之一的漏极、连接到所述高电势电源线和所述低电势电源线中另一个的源极以及提供有从高通滤波器输出的信号的栅极。

3.根据权利要求2所述的半导体集成电路，其中所述场效应晶体管用作减少振荡的设备和静电击穿保护设备。

4.根据权利要求1所述的半导体集成电路，进一步包括响应于输入信号而输出脉冲的PWM调制器，

其中所述前置驱动器在与所述PWM调制器供应的所述脉冲的宽度对应的时间上向所述各个栅极供应所述控制信号。

5.根据权利要求1所述的半导体集成电路，其中

所述输出缓冲器电路包括两个晶体管对，并且

所述前置驱动器以使所述两个晶体管对中的一对和另一对交替接通的方式调整供应至所述各个栅极的所述控制信号的时序。

6.一种在半导体集成电路内部提供的振铃减小电路，所述半导体集成电路包括输出缓冲器电路和用于将所述输出缓冲器电路的输出信号发送到所述半导体集成电路外部负载的输出信号线，所述振铃减小电路包括：

开关元件，插入在所述输出信号线与高电势电源线或低电势电源线之间以向所述输出缓冲器电路提供电源电压；以及

振铃检测器，用于当所述输出信号中出现振铃并且所述输出信号在正或负方向上超过参考电平时，输出用于接通所述开关元件的信号。

7.根据权利要求6所述的振铃减小电路，其中所述振铃检测器包括比较器，用于通过比较所述输出信号线的电平与所述高电势电源线或所述低电势电源线的电平来检测所述输出信号在正或负方向上超过所述参考电平。

8.根据权利要求6所述的振铃减小电路，其中所述振铃检测器包括比较器，用于通过比较所述输出信号线的电平与不同于所述高电势电源线和所述低电势电源线的电源线的电平来检测所述输出信号在正或负方向上超过所述参考电平。

9.根据权利要求6所述的振铃减小电路，其中所述振铃检测器包括比较器，用于通过将所述高电势电源线或所述低电势电源线的电平与电源线的电平进行比较来检测所述输出信号在正或负方向上超过所述参考电平，所述电源线不同于所述高电势电源线和所述低电势电源线并且不是流经所述输出缓冲器电路的开关电流的路径的一部分。

10.根据权利要求6所述的振铃减小电路，其中

所述开关元件插入在所述输出信号线和所述低电势电源线之间，以及

所述振铃检测器在检测到所述输出信号在正方向上超过所述参考电平时输出用于接通所述开关元件的信号，所述参考电平是所述高电势电源线的电平或者是比所述高电势电源线的电平更加稳定的电平。

11.根据权利要求6所述的振铃减小电路，其中

所述开关元件插入在所述输出信号线和所述高电势电源线之间，以及

所述振铃检测器在检测到所述输出信号在负方向上超过所述参考电平时输出用于接通所述开关元件的信号，所述参考电平是所述低电势电源线的电平或者是比所述低电势电源线的电平更加稳定的电平。

12.根据权利要求6所述的振铃减小电路，其中

所述开关元件包括插入在所述输出信号线和所述低电势电源线之间的第一开关元件和插入在所述输出信号线与所述高电势电源线之间的第二开关元件；以及

所述振铃检测器包括第一比较器和第二比较器，所述第一比较器在检测到所述输出信号在正方向上超过第一参考电平时输出用于接通所述第一开关元件的信号，所述第二比较器在检测到所述输出信号在负方向上超过第二参考电平时输出用于接通所述第二开关元件的信号，所述第一参考电平是所述高电势电源线的电平或者是比所述高电势电源线的电平更加稳定的电平，所述第二参考电平是所述低电势电源线的电平或者是比所述低电势电源线的电平更加稳定的电平。

13.一种半导体集成电路，包括根据权利要求6至12中任一所述的振铃减小电路。

Images