CN101038817B - 叠层陶瓷电容器 - Google Patents
叠层陶瓷电容器 Download PDFInfo
- Publication number
- CN101038817B CN101038817B CN2007100881165A CN200710088116A CN101038817B CN 101038817 B CN101038817 B CN 101038817B CN 2007100881165 A CN2007100881165 A CN 2007100881165A CN 200710088116 A CN200710088116 A CN 200710088116A CN 101038817 B CN101038817 B CN 101038817B
- Authority
- CN
- China
- Prior art keywords
- electrode
- terminal electrode
- main body
- ceramic capacitor
- electrode width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供一种叠层陶瓷电容器,其具有主体(10)和多个端子电极(20)。主体(10)包含内层部(11)与外层部(12)。在内层部(11),多个内部电极(110)层叠在高度方向(H)上,该内部电极(110)具有导出到侧面(103)的引出部(111)。外层部(12)层叠于在高度方向(H)看到的内层部(11)的至少一个面上。端子电极(20)沿着高度方向(H)覆盖引出部(111),并且配置成在与高度方向(H)正交的长度方向(L)上具有间隔(G2、G3)。在多个端子电极(20)中,至少长度方向(L)的两端的端子电极(20)具有中间部(21)和端部(22)。中间部(21)具有比电极宽度(D111)宽的电极宽度(D21),端部(22)在侧面(103)的端缘上具有比中间部(21)窄的电极宽度(D22)。
Description
技术领域
本发明涉及低ESL值的多端子型的叠层陶瓷电容器。
背景技术
对于这种叠层陶瓷电容器而言,随着搭载它的电子设备向高频化的发展,要求进一步低ESL值化。作为实现低ESL值化的技术,在日本特开2000-208361号公报中公开了增宽端子电极的电极宽度的结构。
不过,近年来,对电子设备小型化的市场需求正在加剧,对应于这个技术动向,对于所搭载的叠层陶瓷电容器也要求其进一步小型化。
但是,若使叠层陶瓷电容器小型化,在通常的条件之下,端子电极的电极宽度也必然地会变得较狭窄,结果有悖于低ESL值化的要求。
另外,当端子电极的电极宽度变窄时,内部电极产生露出不良的危险性由于涂敷形成端子电极时的微小的位置偏移,而极度地增高,导致制造成品率降低、以及可靠性降低。
进而,为了实现低ESL值化并且避免内部电极的露出不良,在要将端子电极的电极宽度形成得较宽时,在必须形成多个端子电极的多端子型叠层陶瓷电容器中,相邻的端子电极相互之间将窄节距化。由此,例如向搭载基板实施钎焊时发生的焊料桥接等,将导致在相邻的端子电极相互之间发生短路故障的危险性显著地增高。
发明内容
本发明的课题是提供一种低ESL值的多端子型的叠层陶瓷电容器。
本发明的另一项课题是提供一种制造成品率高的叠层陶瓷电容器。
本发明的再一项课题是提供一种高可靠性的叠层陶瓷电容器。
为了解决上述课题,本发明涉及的叠层陶瓷电容器具有主体及多个端子电极,并且主体包含内层部与外层部。在内层部,多个内部电极层叠在主体的高度方向上,该内部电极具有导出到主体的侧面的引出部。外层部层叠于在主体的高度方向看到的内层部的至少一个面上。多个端子电极的每一个沿着主体的高度方向覆盖引出部,并且配置成在与高度方向正交的主体的长度方向上具有间隔。
本发明的特征之一是:在上述的多端子型的叠层陶瓷电容器的基本结构的基础上,对端子电极的构造进行改进。即,多个端子电极中至少长度方向的两端的端子电极具有中间部和端部。中间部具有比引出部的电极宽度宽的电极宽度,端部在侧面的端缘上具有比中间部窄的电极宽度。根据这种结构,至少在主体的长度方向的两端设置的端子电极,具有其端部的宽度比中间部窄的尖端细形状,因而,在长度方向相邻的多个端子电极能够确保较宽的端部间隔。从而,在向搭载基板实施钎焊时,能够降低在相邻的端部之间发生焊料桥接的危险性,进而能够避免短路故障的发生。
另一方面,端子电极只有端部形成窄的宽度,中间部具有比引出部的电极宽度宽的电极宽度,相对于端部形成膨胀成凸状的形状,因而,小型化了的叠层陶瓷电容器可更进一步地实现低ESL值化,进而提高电容器的高频特性。
另外,端子电极的中间部具有比引出部的电极宽度宽的电极宽度,因而能够避免引出部的露出不良。从而,提高叠层陶瓷电容器的可靠性、制造成品率、以及生产性。
根据此后的详细描述和用于说明而给出的附图将会进一步充分理解本发明,但本发明并不限于此。
附图说明
图1是本发明的一实施方式涉及的叠层陶瓷电容器的立体图。
图2是图1所示的叠层陶瓷电容器的侧视图。
图3是图1所示的叠层陶瓷电容器的俯视图
图4是在图1至图3所示的叠层陶瓷电容器中,对内层部的叠层构造进行分解而示出的立体图。
图5是省略表示搭载了本发明的一实施方式所涉及的叠层陶瓷电容器的电子器件的一部分的侧视图。
图6是沿图5的6-6线的剖视图。
图7是表示图5及图6中所示的电子器件的试验数据的图。
图8是本发明的另一实施方式所涉及的叠层陶瓷电容器的立体图。
图9是图8所示的叠层陶瓷电容器的侧视图。
图10是图8所示的叠层陶瓷电容器的俯视图。
图11是本发明的又一实施方式所涉及的叠层陶瓷电容器的立体图。
图12是图11所示的叠层陶瓷电容器的侧视图。
图13是图11所示的叠层陶瓷电容器的俯视图。
图14是在图11所示的叠层陶瓷电容器中,对内层部的叠层构造进行分解而示出的立体图。
具体实施方式
在图1至图4所示的叠层陶瓷电容器中,主体10是具有一面101、以及与该一面101在高度方向H上相对的另一面102的六面体,在高度尺寸T的内部包含有内层部11以及外层部12。
在内层部11,在以陶瓷电介质材料为主成分的电介质层112的一面上构图形成有以导电性金属材料为主成分的内部电极110,多个具有该内部电极110的电介质层112在高度方向H上层叠规定的数量。为了实现低ESL值,在高度方向H上相邻的内部电极110最好具有相互不同的极性。
另外,多个内部电极110的每一个具有至少一个作为所谓引出电极使用的引出部111。引出部111导出到在主体10的宽度方向W上相对的2个侧面103中的至少一个侧面。
另外,在高度方向H上相邻的内部电极110,其各个引出部111在与高度方向H正交的主体10的长度方向L上以间隔G1导出(参照图2)。间隔G1表示在相邻的引出部111中电极宽度D111的中央点之间的距离。
另一方面,外层部12优选在高度方向H上仅层叠多个电介质层112,并且在高度方向H看到的内层部11的两面侧层叠规定的数量。即,图1至图4所示的主体10,其内层部11由两个外层部12从高度方向H的两面侧夹持,这些外层部12的一个端面为一面101或另一面102。
另外,图1至图4所示的叠层陶瓷电容器具有多个端子电极20。多个端子电极20的每一个都是以导电性金属材料为主成分,在侧面103上沿高度方向H覆盖引出部111,并且在与高度方向H正交的主体10的长度方向L上配置成相隔间隔G2、G3。间隔G3优选为100μm以上。
为了实现低ESL值,在长度方向L上相邻的端子电极20优选与覆盖的内部电极10的极性对应地具有相互不同的极性。
图1至图4所示的叠层陶瓷电容器的特征之一是:具有上述的多端子型的叠层陶瓷电容器的基本结构,并且对端子电极20的构造进行了改进。即,多个端子电极20的每一个具有中间部21、端部22及接地部23。
中间部21具有比引出部111的电极宽度D111大的最大电极宽度D21。在高度方向H看到的侧面103的两端缘上,端部22具有比中间部21的最大电极宽度D21窄、且大于等于引出部111的电极宽度D111的电极宽度D22。即,在侧面103看到的端子电极20具有使最大电极宽度D21从中间部21向着端部22逐渐减小的尖端细形状。
电极宽度D22通常优选为与电极宽度D111大致相等的宽度。并且最大电极宽度D21与电极宽度D22的电极宽度比可以设定在1.10≤D21/D22≤1.5的范围内。
接地部23是具有最大电极宽度D23的大致扇形,设置在主体10的一面101以及另一面102上,在侧面103的端缘上与端部22电连接。根据这种结构,叠层陶瓷电容器不考虑部件的方向性,就可以将一面101和另一面102的任意一面作为基板安装面使用。中间部21、端部22以及接地部23的各电极宽度的相关关系可以设定在D22<D23<D21的范围内。
根据参照图1至图4说明的叠层陶瓷电容器能够得出以下的效果。首先,端子电极20具有端部22的宽度比中间部21窄的尖端细形状,因而,能够确保在长度方向L上相邻的端子电极20中端部22彼此具有较宽的间隔G2。由此,例如在向搭载基板实施钎焊时,在端部22彼此的间隔G3至间隔G2的区域,可以降低发生焊料桥接的危险性,进而能够避免短路故障的发生。
另外,在使中间部21、端部22以及接地部23的各电极宽度的相关关系为D22<D23<D21的情况下,能够避免相邻的接地部23相互间发生由焊料桥接引起的短路故障,并且,能够确保接地部23对搭载基板的钎焊面积较大。
另一方面,在端子电极20上只有端部22形成较窄的宽度,中间部21具有比引出部111的电极宽度D111宽的电极宽度D21,为相对于端部22膨胀成凸状的形状,因而,小型化了的叠层陶瓷电容器可更进一步地实现低ESL值化,进而提高电容器的高频特性。
另外,在端子电极20,中间部21具有比引出部111的电极宽度D111宽的电极宽度D21,为相对于端部22膨胀成凸状的形状。根据这样的使电极宽度D21比电极宽度D111宽的构造,例如在形成端子电极20时,可由两者间的电极宽度差部分(裕量)吸收中间部21与引出部111之间产生的位置偏移,能够确实地避免引出部111的露出不良。因而,可提高叠层陶瓷电容器的制造成品率、生产性以及可靠性。
图1至图4所示的叠层陶瓷电容器的具体的低ESL值的效果以及可靠性提高的效果参照图5至图7作进一步的说明。
在图5以及图6所示的电子器件中,叠层陶瓷电容器1的端子电极20的端部22以及接地部23,通过焊料层5被固定粘接于在基板61上形成的电路图形62上,利用通过该焊料层5的结合,使电路图形62与内部电极110分别进行电连接。电路图形62具有相互不同的极性,并与各极性相对应的端子电极20进行电连接。
关于对图5及图6中所示的电子器件以表1的条件通电时的端子电极20的ESL值降低的效果,参照表1以及用曲线表示了表1的图7进行说明。
【表1】
G1(μm) | D21(μm) | D22(μm) | D21/D22 | ESL值(pH) | 安装不良 |
400 | 249 | 249 | 1.00 | 63.7 | 4/300 |
400 | 248 | 237 | 1.05 | 64.2 | 1/300 |
400 | 248 | 225 | 1.10 | 64.6 | 0/300 |
400 | 252 | 202 | 1.25 | 65.5 | 0/300 |
400 | 249 | 166 | 1.50 | 66.9 | 0/300 |
400 | 249 | 140 | 1.78 | 75.3 | 0/300 |
400 | 249 | 117 | 2.13 | 83.0 | 0/300 |
如表1及图7所示,在中间部21的电极宽度D21与端部22的电极宽度D22的电极宽度比(D21/D22)为1.00及1.05时,虽然ESL值分别低至63.7(pH)、64.2(pH),但产生了4/300、1/300的安装不良。这意味以相邻的端部22的间隔(G2)将产生因焊料桥接而引起的短路故障。
另一方面,在电极宽度比D21/D22为1.78及2.13时,虽然安装不良分别为0/300,但ESL值为75.3(pH)、83.0(pH)。这意味当电极宽度比D21/D22大于1.50时,ESL值急剧地增加。
而与之相对,当电极宽度比D21/D22为1.10、1.25及1.50时,ESL值分别低至64.6(pH)、65.5(pH)以及66.9(pH),并且安装不良也为0/300。由此,通过在1.10≤D21/D22≤1.50的范围内设定电极宽度比D21/D22,能够避免安装不良,并实现端子电极20的低ESL化。
图8至图10所示的叠层陶瓷电容器全部具有参照图1至图7说明的优点,并还表示了端子电极的又一实施方式。即,图8至图10所示的叠层陶瓷电容器具有第1端子电极20与第2端子电极30。
首先,第1端子电极20是参照图1至图7所说明的端子电极,设置在主体10的长度方向L的两端。第2端子电极30设置在该第1端子电极20之间,在高度方向H上看到的中间部31的两端具有端部32。
中间部31具有比引出部111的电极宽度D111宽的电极宽度D31,在侧面103的相当于内层部11的区域,沿高度方向H以大致直线状覆盖引出部111。根据这种构造,能更加切实地避免引出部111的露出不良。
另一方面,端部32的宽度从中间部31的一端朝向侧面103的端缘逐渐地减小。更具体地,端部32在侧面103的相当于外层部12的区域,具有以内层部11与外层部12的分界部分13为宽度变化的始点、以侧面103的端缘上为宽度变化的终点的尖端细形状。在图1至图3所示的第2端子电极30上,内层部11与外层部12的分界部分13和中间部31与端部32的分界部分大致一致。根据这种构造,也可确保端部22的相互间隔G2比间隔G3宽,因而在向搭载基板实施钎焊时,在从间隔G3至间隔G2的区域,可以降低发生焊料桥接的危险性,进而能够避免短路故障的发生。
图11至图14所示的叠层陶瓷电容器除了参照图1至图7说明的第1端子电极20之外,还具有第3端子电极40。第3端子电极40是一般的端子电极,中间部41、端部42以及接地部43为相等的电极宽度(D41=D42=D43)。根据这种结构,也具有参照图1至图10说明的全部优点,并且,在至少具有第1端子电极20的主体10的长度方向L的两端,在从间隔G3至间隔G2的区域,能够降低发生焊料桥接的危险性,进而能够避免短路故障的发生。
另外,在图11至图14所示的叠层陶瓷电容器中,与在宽度方向W相对的每个侧面103对应地各具有两个内部电极110、共4个可导出的引出部111。根据这种结构,能够提供具有多种多样的引出变化的叠层陶瓷电容器。
以上根据具体实施方式对本发明进行了具体的描述和说明,但是很显然,本领域的技术人员在不脱离本发明的主旨的范围内根据本发明的教导可以对本发明的形式和内容进行各种变更。
Claims (8)
1.一种叠层陶瓷电容器,具有主体和多个端子电极,其特征在于,
所述主体包含内层部与外层部,
在所述内层部,多个内部电极层叠在所述主体的高度方向上,
所述内部电极具有导出到所述主体的侧面的引出部,
所述外层部层叠于在所述高度方向看到的所述内层部的至少一个面上,
所述多个端子电极的每一个沿着所述高度方向覆盖所述引出部,并且配置成在与所述高度方向正交的所述主体的长度方向上具有间隔,
所述多个端子电极中,至少所述长度方向的两端的端子电极具有中间部和端部,
所述端子电极的所述中间部具有比所述引出部的电极宽度宽的电极宽度,
所述端子电极的所述端部在所述侧面的端缘上具有比所述端子电极的所述中间部窄的电极宽度,
当设所述端子电极的所述中间部的最大电极宽度为D21、在所述侧面的所述端缘上的所述端子电极的所述端部的所述电极宽度为D22时,所述电极宽度D21与所述电极宽度D22的电极宽度比为1.10≤D21/D22≤1.50。
2.如权利要求1所述的叠层陶瓷电容器,其中,
所述端子电极的所述端部具有所述引出部的电极宽度以上的电极宽度。
3.如权利要求1所述的叠层陶瓷电容器,其中,
所述端子电极具有使电极宽度从所述中间部向着所述端部逐渐减小的尖端细形状。
4.如权利要求1所述的叠层陶瓷电容器,其中,
所述多个端子电极全部具有所述中间部与所述端部。
5.如权利要求1所述的叠层陶瓷电容器,其中,所述端子电极还具有接地部,
所述接地部设置在所述主体的至少一个面上,在所述侧面的所述端缘上与所述端子电极的所述端部电连接。
6.如权利要求5所述的叠层陶瓷电容器,其中,当设所述接地部的最大电极宽度为D23时,满足D22<D23<D21。
7.如权利要求1至6中的任意一项所述的叠层陶瓷电容器,其中,当设所述主体的长度方向上相邻的所述引出部的电极宽度的中央点之间的距离为G1,且在所述长度方向上相邻的所述端子电极上,设所述侧面的所述端缘上的所述端子电极的所述端部相互的间隔为G2、所述侧面上的所述端子电极的所述端部相互的间隔为G3时,G1>G2>G3。
8.一种叠层陶瓷电容器,具有主体和多个端子电极,其特征在于,
所述主体包含内层部与外层部,
在所述内层部,多个内部电极层叠在所述主体的高度方向上,
所述内部电极具有导出到所述主体的侧面的引出部,
所述外层部层叠于在所述高度方向看到的所述内层部的至少一个面上,
所述多个端子电极的每一个沿着所述高度方向覆盖所述引出部,并且配置成在与所述高度方向正交的所述主体的长度方向上具有间隔,
所述多个端子电极中,至少所述长度方向的两端的端子电极具有中间部和端部,
所述端子电极的所述中间部具有比所述引出部的电极宽度宽的电极宽度,
所述端子电极的所述端部在所述侧面的端缘上具有比所述端子电极的所述中间部窄的电极宽度,
当设所述主体的长度方向上相邻的所述引出部的电极宽度的中央点之间的距离为G1,且在所述长度方向上相邻的所述端子电极上,设所述侧面的所述端缘上的所述端子电极的所述端部相互的间隔为G2、所述侧面上的所述端子电极的所述端部相互的间隔为G3时,G1>G2>G3。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074818A JP4407836B2 (ja) | 2006-03-17 | 2006-03-17 | 積層セラミックコンデンサ |
JP074818/2006 | 2006-03-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038817A CN101038817A (zh) | 2007-09-19 |
CN101038817B true CN101038817B (zh) | 2010-08-11 |
Family
ID=38517565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100881165A Active CN101038817B (zh) | 2006-03-17 | 2007-03-15 | 叠层陶瓷电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7310218B2 (zh) |
JP (1) | JP4407836B2 (zh) |
KR (1) | KR100883524B1 (zh) |
CN (1) | CN101038817B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253371A (ja) * | 2005-03-10 | 2006-09-21 | Tdk Corp | 多端子型積層コンデンサ及びその製造方法 |
JP2010034272A (ja) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 |
JP5293379B2 (ja) * | 2009-04-24 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR20130053878A (ko) * | 2011-11-16 | 2013-05-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
US9374901B2 (en) * | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
JP6273672B2 (ja) * | 2013-01-30 | 2018-02-07 | Tdk株式会社 | 積層貫通コンデンサ |
US9786434B2 (en) * | 2013-10-22 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and printed circuit board having the same |
US9396879B2 (en) | 2013-10-29 | 2016-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
JP2014241452A (ja) * | 2014-08-13 | 2014-12-25 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP2015035630A (ja) * | 2014-11-13 | 2015-02-19 | 株式会社村田製作所 | 3端子型コンデンサ |
JP7099434B2 (ja) * | 2019-11-29 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3336954B2 (ja) * | 1998-05-21 | 2002-10-21 | 株式会社村田製作所 | 積層コンデンサ |
JP4000701B2 (ja) | 1999-01-14 | 2007-10-31 | 株式会社村田製作所 | 積層コンデンサ |
US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
JP2005223280A (ja) * | 2004-02-09 | 2005-08-18 | Murata Mfg Co Ltd | チップ型電子部品及びその製造方法 |
KR100568310B1 (ko) * | 2004-09-08 | 2006-04-05 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
KR100714608B1 (ko) * | 2004-12-03 | 2007-05-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP4757587B2 (ja) | 2005-09-21 | 2011-08-24 | Tdk株式会社 | 積層コンデンサ、及び、その製造方法 |
-
2006
- 2006-03-17 JP JP2006074818A patent/JP4407836B2/ja active Active
-
2007
- 2007-02-02 US US11/670,525 patent/US7310218B2/en active Active
- 2007-03-15 CN CN2007100881165A patent/CN101038817B/zh active Active
- 2007-03-15 KR KR1020070025488A patent/KR100883524B1/ko active IP Right Grant
Non-Patent Citations (3)
Title |
---|
JP特开2002-50534A 2002.02.15 |
JP特开2005-223280A 2005.08.18 |
JP特开2005-340371A 2005.12.08 |
Also Published As
Publication number | Publication date |
---|---|
KR20070094504A (ko) | 2007-09-20 |
US20070217123A1 (en) | 2007-09-20 |
JP2007251010A (ja) | 2007-09-27 |
KR100883524B1 (ko) | 2009-02-13 |
CN101038817A (zh) | 2007-09-19 |
US7310218B2 (en) | 2007-12-18 |
JP4407836B2 (ja) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101038817B (zh) | 叠层陶瓷电容器 | |
CN1794388B (zh) | 多层片状电容器的制造方法 | |
US9214283B2 (en) | Multilayer capacitor and method of manufacturing same | |
KR102319596B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
CN105938758A (zh) | 电子部件 | |
CN104347268B (zh) | 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板 | |
CN101034622B (zh) | 层叠陶瓷电容器 | |
CN102077700A (zh) | 电路模块及其制造方法 | |
US10629378B2 (en) | Multilayer capacitor | |
US10707021B2 (en) | Multilayer ceramic electronic component and board having the same | |
KR101963283B1 (ko) | 커패시터 부품 | |
KR20130025595A (ko) | 적층 세라믹 커패시터 | |
CN104658756A (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
CN105161300A (zh) | 多层陶瓷电容器及其上安装有多层陶瓷电容器的板 | |
CN104517726A (zh) | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 | |
US10840024B2 (en) | Multilayer capacitor | |
KR20120058128A (ko) | 적층 세라믹 캐패시터 | |
US7149071B2 (en) | Controlled resistance capacitors | |
KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
US6165866A (en) | Manufacturing method for laminated chip electronic part | |
US20220399436A1 (en) | Capacitor | |
US20060091443A1 (en) | Composite capacitor | |
KR101051621B1 (ko) | 관통 콘덴서 및 관통 콘덴서의 실장 구조 | |
CN104810129A (zh) | 片式电感器 | |
EP1605478B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |