CN101034695A - 半导体结构和制造半导体结构的方法 - Google Patents

半导体结构和制造半导体结构的方法 Download PDF

Info

Publication number
CN101034695A
CN101034695A CNA2007100860737A CN200710086073A CN101034695A CN 101034695 A CN101034695 A CN 101034695A CN A2007100860737 A CNA2007100860737 A CN A2007100860737A CN 200710086073 A CN200710086073 A CN 200710086073A CN 101034695 A CN101034695 A CN 101034695A
Authority
CN
China
Prior art keywords
metal
semiconductor structure
oxygen
liner
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100860737A
Other languages
English (en)
Inventor
黄洸汉
王允愈
H·S·怀尔德曼
C·C·帕克斯
杨智超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101034695A publication Critical patent/CN101034695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体结构，它包括含Co的衬垫，布置在吸氧层与含金属的导电材料之间。含Co的衬垫、吸氧层和含金属的导电材料形成MOL金属化层，其中含Co的衬垫取代了传统的TiN衬垫。“含Co”意指衬垫单独地包括元素Co，或包括元素Co和P或B中的至少一个。为了在高深宽比的接触开口之内提供本发明的含Co的衬垫的更好阶梯覆盖，通过无电镀淀积工艺形成该含Co的衬垫。

Description

半导体结构和制造半导体结构的方法
技术领域
本发明涉及一种半导体结构和一种制造半导体结构的方法。更特别地，本发明涉及将硅化物接触(源极/漏极和/或栅极)与互连结构相接合的线路中间(MOL：middle-of-the-line)金属化层(metallurgy)，以及制造这样的MOL金属化层的方法。
背景技术
钨(W)广泛地用于半导体工业，作为线路中间(MOL)金属化层，将半导体器件或集成电路的硅化物接触与上覆的互连结构相接合。MOL金属化层典型地在构图的电介质材料(例如SiO2)之内形成，这种构图的电介质材料具有一个或多个接触开口，这些接触开口延伸到各硅化物接触的表面。
由于形成到电介质材料中的接触开口的高深宽比(深宽比大于3)和小特征尺寸(在约0.1微米或更小的量级上)，所以通过化学汽相淀积(CVD)工艺来淀积W，该工艺通常包括WF6和硅烷作为前体(precursor)。
在这样的环境中，在成核步骤(由以下的方程式1表示)和体填充步骤(由以下的方程式2表示)中淀积W。观察到在以下方程式中，‘g’表示气体，并且‘s’表示固体。
在成核期间，发生以下反应：
2WF6(g)+3SiH4(g)→2W(s)+3SiF4+6H2(g)    —方程式1
在体填充处理步骤期间，发生以下反应：
WF6(g)+3H2(g)→W(s)+6HF(g)              —方程式2
然而，已知WF6与游离硅起反应，以通过以下反应形成元素钨和硅烷：
2WF6(g)+3Si(g)→2W(s)+3SiF4(g)+6H2(g)    —方程式3
因为方程式3所述的反应，所以在CVD W工艺之前，必须淀积衬垫，以保护硅。然而，衬垫还需要降低硅化物接触与W之间的接触电阻，并且作为CVD W与电介质材料之间的粘附层。
很多不同类型的衬垫是已知的，并且已经在现有技术中得到了应用。一种广泛使用的衬垫是Ti/CVD TiN叠层。已知Ti是一种良好的氧‘吸气剂’(也就是，Ti对于氧具有高亲和力)，并且从而帮助清理表面氧化物。然而，过量的Ti是有害的，原因是它将与WF6或HF起反应，形成火山爆发缺陷，这种情况在所形成的氟化Ti作为挥发性核素留下时发生。对于一些早期的技术，在Ti淀积之后，使衬垫叠层经受形成气体退火(例如，550℃，1/2小时)，以将过量的Ti转换成TiN。然而，对于现今的高性能器件生成，特别是使用一硅化Ni的那些器件的生成，除去或省略了这种形成气体退火，原因是当经受高温退火工艺时，一硅化镍将转换成电阻更大的二硅化镍。
克服反应Ti问题的一种解决方案是增加CVD TiN的厚度。然而，CVD TiN是一种相对高电阻的材料，它典型地具有大约比元素Ti大4至10倍的薄片电阻率。
因为接地线宽(ground rule)或器件几何尺寸正变得越来越小，并且接触开口深宽比正变得越来越大，所以TiN的阶梯覆盖也正受到关注，原因是减小的阶梯覆盖要求TiN衬垫足够厚，以保证在接触开口之内的足够淀积。
鉴于以上情况，持续地需要研制出避免采用现有技术MOL金属化层而带来的上述缺陷的新的MOL金属化层。
发明内容
本发明提供一种新的MOL金属化层，其中用含Co的衬垫取代上述传统的TiN衬垫。“含Co”意指衬垫单独地包括元素Co，或包括元素Co和P或B中的一个。可选地，还可以使用W。因而，本发明提供一种含Co的衬垫，它包括Co、CoP、CoWP、CoB或CoWB中的至少一个。注意，在从含氟金属前体进行CVD W或其他类似的含金属的导电材料的淀积期间，上述含Co的衬垫起氟阻挡层的作用。另外，本发明的含Co的衬垫用作上覆的含金属的导电材料的成核(即种子)层。而且，本发明的含Co的衬垫提供上覆的含金属的导电材料到邻接电介质材料的足够粘附。
为了在形成到电介质材料中的高深宽比接触开口之内对本发明的含Co的衬垫提供更好的阶梯覆盖，通过无电镀淀积工艺形成含Co的衬垫。
概括地说，本发明提供一种半导体结构，它包括本发明的含Co的衬垫，布置在吸氧层与含金属的导电材料之间。在本发明的一些实施例中，在吸氧层与含Co的衬垫之间可选地布置扩散阻挡层。
一般地说，本发明提供一种半导体结构，包括：
半导体衬底，其上设置有至少一个半导体器件，所述至少一个半导体器件包括至少一个硅化物接触区域；
电介质材料，布置在所述半导体衬底和所述至少一个半导体器件的顶上，所述电介质材料具有接触开口，使各硅化物接触区域暴露；以及
设置在所述接触开口之内的金属化层，包括吸氧层，布置在所述吸氧层顶上的含Co的衬垫，以及上覆的含金属的导电材料。
在本发明的一些实施例中，在吸氧层与含Co的衬垫之间可选地布置扩散阻挡层。
上述半导体结构还可以包括一个或多个互连级，布置在所述电介质材料的顶上，其中各所述互连级包括层间电介质，其中埋置有导电部件(线路、通孔或它们的组合)。互连级之内的埋置导电部件还可以包括上述本发明的金属化层。
除提供上述半导体结构外，本发明还提供一种形成上述半导体结构的方法。
概括地说，本发明的方法包括在吸氧层与含金属的导电材料之间淀积含Co的衬垫，其中通过无电镀淀积来淀积所述含Co的衬垫。在本发明的一些实施例中，在吸氧层与含Co的衬垫之间可选地布置扩散阻挡层。
概括地说，本发明的方法包括：
提供半导体衬底，其上设置有至少一个半导体器件，所述至少一个半导体器件包括至少一个硅化物接触区域；
在所述半导体衬底和所述至少一个半导体器件的顶上，形成电介质材料，所述电介质材料具有接触开口，使各硅化物接触区域暴露；
在所述接触开口之内形成吸氧层；
通过无电镀淀积在所述吸氧层上形成含Co的衬垫；以及用含金属的导电材料填充接触开口。
在本发明的一些实施例中，在吸氧层与含Co的衬垫之间可选地布置扩散阻挡层。
上述一般方法还可以包括在所述电介质材料的顶上形成一个或多个互连级，其中各所述互连级包括层间电介质，其中埋置有导电部件(线路、通孔或它们的组合)。按照本发明，在层间电介质之内埋置的导电部件可以包括本发明的金属化层。
附图说明
图1A至图1E是绘出本发明直至但不包括互连形成的基本处理步骤的图示(通过截面视图)。
图2是绘出图1E的包括至少一个布置在其上的互连级的结构的图示(通过截面视图)。
具体实施方式
现在将通过参考以下伴随本申请的描述和附图，更详细地描述本发明，它提供一种用于MOL应用的无电镀含Co的衬垫。注意，本发明的附图是为了说明目的而提供的，并且同样地，它们不是按比例绘制的。
在以下描述中，提出大量特定细节，例如特定结构、元件、材料、尺寸、处理步骤和技术，以便提供对本发明的透彻理解。然而，本领域技术人员将会理解，本发明可以在没有这些特定细节的情况下实施。换句话说，为了避免与使本发明混淆，并没有详细地描述公知的结构或处理步骤。
如上所述，本发明提供MOL金属化层，其中含Co的衬垫取代了上述传统的TiN衬垫。“含Co”意指衬垫仅仅包括元素Co，或包括元素Co和P或B中的至少一个。可选地，还可以使用W。因而，本发明提供一种含Co的衬垫，它包括Co、CoP、CoWP、CoB或CoWB中的至少一个。注意，在从含氟金属前体进行CVD W或其他类似的含金属的导电材料的淀积期间，上述含Co的衬垫起氟阻挡层的作用。另外，本发明的含Co的衬垫用作上覆的含金属的导电材料的成核(即种子)层。而且，本发明的含Co的衬垫提供上覆的含金属的导电材料到邻接电介质材料的足够粘附。为了在形成到电介质材料中的高深宽比(深宽比大于3，优选地大于5)接触开口之内对本发明的含Co的衬垫提供更好的阶梯覆盖，通过无电镀淀积工艺形成含Co的衬垫。
首先参考图1A，它说明能够用于本发明的初始结构10。初始结构10包括半导体衬底12，其上设置有至少一个半导体器件14。按照本发明，该至少一个半导体器件14包括至少一个硅化物接触区域16。注意，在附图中，该一个半导体器件14被绘出为场效应晶体管。虽然绘出和说明了这样的半导体器件，但是本发明还考虑了其他半导体器件，包括例如电容器、二极管、双极晶体管、BiCMOS器件、存储器件，以及其他类似的包括至少一个硅化物接触区域的器件。还应注意，在所说明的实施例中，在场效应晶体管的源极/漏极扩散区域的顶上，设置至少一个硅化物接触区域16。虽然具体地说明了这样的位置，但是本发明也考虑了这样情况，其中在半导体衬底12上所布置的其他材料层的顶上，设置至少一个硅化物接触区域16。例如，在栅极导体的顶上，或在电容器的导电板的顶上。
贯穿本申请而使用术语“半导体衬底”来表示任意半导体材料，包括例如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP和其他III/V或II/VI化合物半导体。除这些所列出类型的半导体材料外，本发明还考虑了这些情况，其中半导体衬底12是分层半导体，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。在本发明的一些实施例中，优选地，半导体衬底12包括含Si的半导体材料，即包括硅的半导体材料。半导体衬底12可以是掺杂、非掺杂的，或在其中包含掺杂区域和非掺杂区域。
还应注意，半导体衬底12可以是应变、无应变的，或在其中包含应变区域和无应变区域。半导体衬底12还可以具有单一晶体取向，或作为替代，衬底12可以是混合半导体衬底，具有结晶取向不同的表面区域。半导体衬底12还可以具有一个或多个隔离区域，例如其中设置的沟槽隔离区域或场氧化物隔离区域。
其次，形成至少一个半导体器件14，它包括至少一个硅化物接触区域16。利用本领域技术人员公知的常规技术，形成至少一个半导体器件14。处理细节可以基于所制造器件的类型而变化。在场效应晶体管的情况下，可以在形成场效应晶体管的过程中使用淀积、光刻、蚀刻和离子注入。作为替代，可以在形成场效应晶体管的过程中使用取代栅极工艺。
如同所示，各场效应晶体管包括栅极电介质18，栅极导体20，可选偏移隔离层(offset spacer)22，以及源极/漏极区域24。栅极电介质18、栅极导体20和可选偏移隔离层22由常规材料组成。例如，栅极电介质18由氧化物、氮化物、氮氧化物或它们的组合和多层组成。栅极导体20由多晶Si、SiGe、元素金属、包括元素金属的合金、金属硅化物、金属氮化物或包括其多层的任意组合组成。可选偏移隔离件22由氧化物、氮化物、氮氧化物或包括其多层的任意组合组成。在半导体衬底12之内或在衬底上所布置的半导体层之内，形成源极/漏极区域24。
利用本领域公知的标准硅化(‘自对准’)工艺，形成至少一个硅化物接触区域16。这种工艺包括在整个结构的顶上形成能够与硅起反应的金属，在该金属的顶上形成阻挡层，使该结构加热以形成硅化物，除去未反应的金属和阻挡层，并且如果需要，则执行第二加热步骤。当硅不存在时，可以在形成金属之前形成含Si材料的层。在第一加热步骤没有形成硅化物的最低电阻相位的那些情况下，需要第二加热步骤。注意，如果栅极导体20由多晶硅或SiGe组成，并且没有电介质帽层存在，则可以在栅极导体20的顶上形成金属硅化物的过程中使用当前的本步骤。附图中没有示出这个特定实施例。在形成硅化物的过程中使用的金属包括Ti、Ni、Pt、W、Co、Ir和其他类似金属中的一种。如果希望，则还可以存在合金添加剂。硅化物加热即退火步骤利用本领域技术人员公知的条件。
在提供图1A所示的初始结构10之后，在其上形成包括至少一个接触开口28的电介质材料26。如同所示，至少一个接触开口28使硅化物接触区域16的上表面暴露。例如，图1B示出了所得到的包括电介质材料26和该一个接触开口28的结构。
电介质材料26可以包括线路中间(MOL)应用中所使用的任意电介质。电介质材料26可以是多孔的或无孔的。能够用作电介质材料26的适当电介质的一些例子包括但不限于：SiO2，掺杂或非掺杂硅酸盐玻璃，包括Si、C、O和H的原子的C掺杂氧化物(即有机硅酸盐)，热固性聚芳基醚，或它们的多层，氮化硅，氮氧化硅或包括其多层的任意组合。本申请使用术语“聚芳基”来表示通过键(bond)、熔环或惰性键合基团(例如氧、硫磺、砜、亚砜、羰基和其他类似的键合基团)而键合在一起的半芳基或惰性取代半芳基。优选地，电介质材料26是从TEOS(原硅酸四乙酯)前体形成的SiO2。
电介质材料26典型地具有约4.0或更小的介电常数，其中约2.8或更小的介电常数甚至更为典型。电介质材料26的厚度可以基于所使用的电介质材料而变化。典型地，对于通常的MOL应用，电介质材料26具有约200nm至约450nm的厚度。
通过光刻和蚀刻形成电介质材料26之内存在的至少一个接触开口28。光刻工艺包括在电介质材料26的顶上形成光致抗蚀剂(未示出)，使光致抗蚀剂暴露成希望的辐射图案，并且利用常规抗蚀剂显影剂使暴露的光致抗蚀剂显影。蚀刻工艺包括干蚀刻工艺(例如，反应离子蚀刻、离子束蚀刻、等离子体蚀刻或激光烧蚀)，或选择性地除去暴露的电介质材料26的湿化学蚀刻工艺。典型地，在提供至少一个接触开口28的过程中使用反应离子蚀刻。在蚀刻之后，典型地，利用本领域技术人员公知的常规抗蚀剂剥离工艺，除去光致抗蚀剂。如同所示，接触开口28具有侧壁28s。如同所示，接触开口28之内的侧壁28s可以为基本上垂直，或可以明显地逐渐尖细。接触开口28典型地具有大于3，优选地大于5的深宽比。
在本发明工艺的此时，使至少一个硅化物接触区域16的暴露表面以及接触开口28之内的壁表面经受能够除去可能存在于其上的任意表面氧化物或蚀刻残留物的处理工艺。本发明可以使用的适当处理工艺包括例如Ar溅射和/或与化学蚀刻剂相接触。在本发明的这个步骤期间可以发生接触开口28的某些可忽略的加宽。
其次，如图1C所示，形成吸氧层30，它可以包括Ti，W或对于氧具有高亲和力的任意其他材料。吸氧层30在接触开口28之内其暴露的壁部分上以及在电介质材料26本身的暴露的水平表面的顶上形成。通过淀积工艺，例如原子层淀积(ALD)、化学汽相淀积(CVD)、等离子体增强化学汽相淀积(PECVD)、物理汽相淀积(PVD)、溅射、化学溶液淀积或电镀，形成吸氧层30。典型地，吸氧层30由Ti组成。
吸氧层30的厚度可以基于所使用的淀积工艺的精确方法以及所使用的材料而变化。典型地，吸氧层30具有约2nm至约40nm的厚度，其中约5nm至约10nm的厚度更为典型。
其次，可以形成可选扩散阻挡层(图中没有具体地示出)，它可以包括Ta，TaN，TiN，Ru，RuN，WN，或能用作阻挡层以防止导电材料从这里扩散通过的任意其他材料。可选扩散阻挡层在接触开口28之内吸氧层30的表面上形成。通过淀积工艺，例如原子层淀积(ALD)、化学汽相淀积(CVD)、等离子体增强化学汽相淀积(PECVD)、物理汽相淀积(PVD)、溅射、化学溶液淀积或电镀，形成可选扩散阻挡层。可选扩散阻挡层的厚度可以变化，并且在本领域技术人员公知的范围之内。当使用W作为导电金属时，可以省略可选扩散阻挡层。当使用Cu或Al时，典型地使用可选扩散阻挡层。
在形成吸氧层30和可选扩散阻挡层之后，在吸氧层30的顶上(当无扩散层存在时)或在可选扩散阻挡层的顶上(当存在时)，形成本发明的含Co的衬垫32。例如，图1D示出了假定省略了可选扩散阻挡层时所得到的结构。含Co的衬垫32单独地包括元素Co，或包括元素Co和P或B中的至少一个。可选地，还可以使用W。因而，本发明提供一种含Co的衬垫32，它包括Co、CoP、CoWP、CoB或CoWB中的一个。在这些材料中，CoP或CoWP是含Co的衬垫32的优选材料。
含Co的衬垫32的厚度可以基于所使用的无电镀淀积工艺的精确条件而变化。一般地，含Co的衬垫32的厚度为约1nm至约20nm，其中约4nm至约10nm的厚度甚至更为典型。
按照本发明，在从含氟金属前体进行CVD W或其他类似的含金属的导电材料的淀积期间，含Co的衬垫32起氟阻挡层的作用。另外，含Co的衬垫32用作上覆的含金属的导电材料的成核(即种子)层。而且，含Co的衬垫32提供上覆的含金属的导电材料到邻接电介质材料的足够粘附。为了在接触开口28之内对含Co的衬垫32提供更好的阶梯覆盖，通过无电镀淀积工艺形成含Co的衬垫32。
无电镀的金属淀积在工业中得到了良好的实践。在无电镀淀积工艺中，在衬底的表面上发生氧化还原反应，包括一种或多种可溶还原剂的氧化和一种或多种金属离子的还原。对于包括Cu、Ni、Co、Au、Ag、Pd、Rh的多种金属，新淀积的表面足够催化以便使处理继续。
在无电镀敷中，通过在顶表面层上结合毫微米大小的催化微粒，能够达到非导电或半导体表面的活化。这些催化微粒可以是Pd、Co或Ni，并且它们可以通过物理或化学淀积而施加。
这些微粒的功能是当将衬底浸入无电镀槽时，催化和开始电化学淀积反应。无电镀槽使衬底的催化区域上淀积导电层，镀层的厚度主要基于暴露在镀槽的时间。本发明所使用的适当无电镀系统基于次磷酸盐还原剂的使用。在本系统中，在适当的pH和温度(通常在65℃至75℃之间)下，将次磷酸盐离子和钴离子的混合物与柠檬酸盐稳定剂放在一起。当将上述活性催化衬底浸入这个镀槽时，在衬底上发生以下反应：
然后在衬底上的催化Pd层的顶上选择性地淀积金属Co。基于镀槽溶液的成分，由这个反应所淀积的金属可以是Co、CoP、CoWP、CoB或CoWB。催化层可以是金属Pd、Co或Ni任意一个。通过离子注入或其他类型的物理淀积方法，可以在衬底的表面上结合催化Pd层，或者催化Pd层可以通过化学方法而施加。例如，可以将悬浮液中含有Pd微粒的胶状Pd催化溶液注入接触开口的内部，并且它将使Pd微粒以非常好的粘附性淀积在接触开口的内侧上。
接触开口28的其余区域填充有含金属的导电材料34，它连同吸氧层30和含Co的衬垫32一起形成本发明的MOL金属化层。本发明的MOL金属化层还可以包括设置在吸氧层30与含Co的衬垫32之间的可选扩散阻挡层。在形成本发明的MOL金属化层时所使用的含金属的导电材料34包括例如导电金属，包括至少一种导电金属的合金，金属硅化物或它们的组合。优选地，在形成用于MOL应用的本发明金属化层时所使用的含金属的导电材料34包括导电金属，例如Cu、W或Al，在本发明中Cu或Cu合金(例如AlCu)是高度优选的。利用包括但不限于CVD、PECVD、溅射、化学溶液淀积或电镀的常规淀积工艺，在其余开口中填充导电材料。虽然可以使用这些各种淀积工艺，但是典型地使用利用含氟金属前体和硅烷进行的CVD。
在淀积之后，可以使用例如化学机械抛光(CMP)之类的常规平坦化工艺，以提供例如图1E说明的平坦化结构。再次强调，用于MOL应用的本发明金属化层包括吸氧层30、可选扩散阻挡层、含Co的衬垫32和含金属的导电材料34。
在形成图1E所示的结构之后，典型地，利用常规淀积工艺，例如CVD、PECVD、化学溶液淀积或蒸发，在图1E所示的结构的表面上形成电介质帽封层36。电介质帽封层36包括任意适当的电介质帽封材料，例如SiC、Si4NH3、SiO2、碳掺杂氧化物、氮和氢掺杂碳化硅SiC(N，H)或它们的多层。帽封层36的厚度可以基于用来形成它的技术以及构成该层的材料而变化。典型地，帽封层36具有约15nm至约55nm的厚度，其中约25nm至45nm的厚度更为典型。
其次，通过对帽封层36的暴露的上表面应用层间电介质材料42，形成互连级40。层间电介质材料42可以包括与电介质材料26相同的电介质或不同的电介质，优选地包括与电介质材料26相同的电介质。对于电介质材料26的处理技术和厚度范围在此也适用于层间电介质材料42。其次，利用如上所述的光刻和蚀刻，将至少一个开口形成到层间电介质材料42中。蚀刻可以包括干蚀刻工艺、湿化学蚀刻工艺或它们的组合。典型地，开口包括下通孔开口和上线路开口。可以使用常规的线路前通孔(via-before-line)或通孔前线路(line-before-via)工艺。
在形成通孔开口和线路开口时的实例中，蚀刻步骤还除去设置在图1E所示的本发明金属化层的顶上的电介质帽封层36的一部分，以便使这些材料之间电接触。
其次，利用本领域公知的常规互连处理，在开口之内形成导电区域46，包括例如扩散阻挡层、电镀种子层和导电材料。图2示出了所得到的结构。在一些实施例中，可以将上述本发明的金属化层形成在层间电介质材料42中存在的开口中。
本发明考虑了一种结构，其中存在封闭通孔底部结构。在这样的结构中，在本发明的MOL金属化层与互连导电材料之间布置互连级的扩散阻挡层。还考虑了开放通孔和固定的通孔结构。在淀积其他元素之前，利用离子轰击或另一类似的定向蚀刻工艺，通过从通孔的底部除去互连结构的扩散阻挡层，形成开放通孔结构。首先，利用选择性蚀刻工艺，通过将凹进蚀刻成本发明的MOL金属化层，形成固定的通孔底部结构。然后形成互连结构的扩散阻挡层，并且通过利用上述技术中的一种，将其从通孔的底部部分选择性地除去并使其凹进。然后在如在此所述的开口之内形成互连结构的其他元素。
虽然已经参考其优选实施例特别地示出和描述了本发明，但是本领域技术人员将会理解，在不偏离本发明的精神和范围的情况下，可以在形式与细节上进行上述和其他变化。因此，本发明并非旨在限于所描述和说明的精确形式和细节，而是在所附权利要求的范围之内。

Claims (30)

1.一种半导体结构，包括含Co的衬垫，布置在吸氧层与含金属的导电材料之间。
2.根据权利要求1所述的半导体结构，其中所述含Co的衬垫包括元素Co，或元素Co和P或B中的至少一个。
3.根据权利要求2所述的半导体结构，其中所述含Co的衬垫还包括W。
4.根据权利要求1所述的半导体结构，其中所述含Co的衬垫包括CoP或CoWP中的至少一个。
5.根据权利要求1所述的半导体结构，其中所述吸氧层包括Ti或W。
6.根据权利要求1所述的半导体结构，其中所述含金属的导电材料包括导电金属、包括导电金属的合金、金属硅化物或它们的任意组合。
7.根据权利要求1所述的半导体结构，其中所述吸氧层包括Ti，所述含Co的衬垫包括CoWP，并且所述含金属的导电材料包括Cu或含Cu的合金。
8.一种半导体结构，包括：
半导体衬底，其上设置有至少一个半导体器件，所述至少一个半导体器件包括至少一个硅化物接触区域；
电介质材料，布置在所述半导体衬底和所述至少一个半导体器件的顶上，所述电介质材料具有接触开口，使各硅化物接触区域暴露；以及
设置在所述接触开口之内的金属化层，包括吸氧层、布置在所述吸氧层顶上的含Co的衬垫以及上覆的含金属的导电材料。
9.根据权利要求8所述的半导体结构，其中所述含Co的衬垫包括Co，可选地包括P或B中的至少一个，并且还可选地包括W。
10.根据权利要求8所述的半导体结构，其中所述含Co的衬垫包括CoP或CoWP中的至少一个。
11.根据权利要求8所述的半导体结构，其中所述吸氧层包括Ti或W。
12.根据权利要求8所述的半导体结构，其中所述含金属的导电材料包括导电金属，包括导电金属的合金，金属硅化物，或它们的任意组合。
13.根据权利要求8所述的半导体结构，其中所述吸氧层包括Ti，所述含Co的衬垫包括CoWP，并且所述含金属的导电材料包括Cu或含Cu的合金。
14.根据权利要求8所述的半导体结构，还包括布置在包括所述金属化层的所述电介质材料上的至少一个层间电介质，其中埋置有至少一个导电部件。
15.根据权利要求8所述的半导体结构，其中所述至少一个半导体器件是场效应晶体管。
16.根据权利要求8所述的半导体结构，其中所述硅化物接触区域设置在场效应晶体管的源极/漏极区域的顶上，并且可选地在场效应晶体管的栅极导体的顶上。
17.一种形成半导体结构的方法，包括：
在吸氧层与含金属的导电材料之间淀积含Co的衬垫，其中所述含Co的衬垫通过无电镀淀积来淀积。
18.根据权利要求17所述的方法，其中所述无电镀淀积使用Pd、Co或Ni的催化微粒。
19.根据权利要求17所述的方法，其中所述含Co的衬垫包括Co，可选地包括P或B中的至少一个，并且还可选地包括W。
20.根据权利要求17所述的方法，其中所述含Co的衬垫包括CoP或CoWP中的至少一个。
21.根据权利要求17所述的方法，其中所述吸氧层包括Ti或W。
22.根据权利要求17所述的方法，其中所述含金属的导电材料包括导电金属，包括导电金属的合金，金属硅化物，或它们的任意组合。
23.根据权利要求17所述的方法，其中所述吸氧层包括Ti，所述含Co的衬垫包括CoWP，并且所述含金属的导电材料包括Cu或含Cu的合金。
24.一种形成半导体结构的方法，包括：
提供半导体衬底，其上设置有至少一个半导体器件，所述至少一个半导体器件包括至少一个硅化物接触区域；
在所述半导体衬底和所述至少一个半导体器件的顶上形成电介质材料，所述电介质材料具有接触开口，使各硅化物接触区域暴露；
在所述接触开口之内形成吸氧层；
通过无电镀淀积在所述吸氧层上形成含Co的衬垫；以及
用含金属的导电材料填充所述接触开口。
25.根据权利要求24所述的方法，其中所述无电镀淀积使用Pd、Co或Ni的催化微粒。
26.根据权利要求24所述的方法，其中所述含Co的衬垫包括Co，可选地包括P或B中的至少一个，并且还可选地包括W。
27.根据权利要求24所述的方法，其中所述吸氧层包括Ti或W。
28.根据权利要求24所述的方法，其中所述含金属的导电材料包括导电金属，包括导电金属的合金，金属硅化物，或它们的任意组合。
29.根据权利要求24所述的方法，其中所述吸氧层包括Ti，所述含Co的衬垫包括CoWP，并且所述含金属的导电材料包括Cu或含Cu的合金。
30.根据权利要求24所述的方法，还包括在包含所述金属化层的所述电介质材料的顶上形成至少一个层间电介质，其中埋置有至少一个导电部件。
CNA2007100860737A 2006-03-10 2007-03-08 半导体结构和制造半导体结构的方法 Pending CN101034695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,186 US20070210448A1 (en) 2006-03-10 2006-03-10 Electroless cobalt-containing liner for middle-of-the-line (mol) applications
US11/308,186 2006-03-10

Publications (1)

Publication Number Publication Date
CN101034695A true CN101034695A (zh) 2007-09-12

Family

ID=38478119

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100860737A Pending CN101034695A (zh) 2006-03-10 2007-03-08 半导体结构和制造半导体结构的方法

Country Status (4)

Country Link
US (1) US20070210448A1 (zh)
JP (1) JP2007243187A (zh)
CN (1) CN101034695A (zh)
TW (1) TW200741967A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
CN105023908A (zh) * 2014-04-30 2015-11-04 台湾积体电路制造股份有限公司 复合接触插塞结构及其制造方法
CN105336599A (zh) * 2014-07-23 2016-02-17 中国科学院微电子研究所 半导体器件制造方法
CN106158822A (zh) * 2014-08-07 2016-11-23 台湾积体电路制造股份有限公司 接触结构及其形成方法
CN106356331A (zh) * 2015-07-14 2017-01-25 台湾积体电路制造股份有限公司 钴互连件技术

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR100750194B1 (ko) * 2006-07-06 2007-08-17 삼성전자주식회사 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
US7867863B2 (en) * 2008-06-12 2011-01-11 Intel Corporation Method for forming self-aligned source and drain contacts using a selectively passivated metal gate
WO2010007991A1 (ja) * 2008-07-18 2010-01-21 株式会社アルバック Ｃｕ配線膜の形成方法
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US8525232B2 (en) 2011-08-10 2013-09-03 International Business Machines Corporation Semiconductor structure having a wetting layer
US9691898B2 (en) 2013-12-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium profile for channel strain
US9287398B2 (en) 2014-02-14 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor strain-inducing scheme
KR102391246B1 (ko) * 2015-03-09 2022-04-26 인텔 코포레이션 집적 회로(ic) 기판 및 금속의 선택적 증착 방법
US10304773B2 (en) 2015-10-21 2019-05-28 International Business Machines Corporation Low resistance contact structures including a copper fill for trench structures
US9960240B2 (en) * 2015-10-21 2018-05-01 International Business Machines Corporation Low resistance contact structures for trench structures
US10170419B2 (en) * 2016-06-22 2019-01-01 International Business Machines Corporation Biconvex low resistance metal wire
US10269714B2 (en) 2016-09-06 2019-04-23 International Business Machines Corporation Low resistance contacts including intermetallic alloy of nickel, platinum, titanium, aluminum and type IV semiconductor elements
US11133462B2 (en) 2019-06-10 2021-09-28 International Business Machines Corporation Bottom electrode structure and method of forming the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
US6144096A (en) * 1998-10-05 2000-11-07 Advanced Micro Devices, Inc. Low resistivity semiconductor barrier layers and manufacturing method therefor
US6335262B1 (en) * 1999-01-14 2002-01-01 International Business Machines Corporation Method for fabricating different gate oxide thicknesses within the same chip
JP2001085390A (ja) * 1999-09-09 2001-03-30 Sony Corp 半導体装置の製造方法
JP4774568B2 (ja) * 1999-10-01 2011-09-14 ソニー株式会社 半導体装置の製造方法
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6403439B1 (en) * 2000-07-31 2002-06-11 Promos Technologies Inc. Method of preparing for structural analysis a deep trench-type capacitor and method of structural analysis therefor
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
US20030010645A1 (en) * 2001-06-14 2003-01-16 Mattson Technology, Inc. Barrier enhancement process for copper interconnects
US6734097B2 (en) * 2001-09-28 2004-05-11 Infineon Technologies Ag Liner with poor step coverage to improve contact resistance in W contacts
US6638861B1 (en) * 2001-11-08 2003-10-28 Advanced Micro Devices, Inc. Method of eliminating voids in W plugs
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US6899816B2 (en) * 2002-04-03 2005-05-31 Applied Materials, Inc. Electroless deposition method
US6803309B2 (en) * 2002-07-03 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method for depositing an adhesion/barrier layer to improve adhesion and contact resistance
US6998275B2 (en) * 2003-04-09 2006-02-14 Texas Instruments Incorporated Hydrogen-less CVD TiN process for FeRAM VIA0 barrier application
JP2004363430A (ja) * 2003-06-06 2004-12-24 Renesas Technology Corp 半導体装置の製造方法
US7015111B2 (en) * 2003-10-28 2006-03-21 Micron Technology, Inc. Use of selective oxidation to form asymmetrical oxide features during the manufacture of a semiconductor device
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN102082119B (zh) * 2010-11-16 2013-04-10 复旦大学 一种选择性淀积钨接触孔或通孔的方法
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US9735050B2 (en) 2014-04-30 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
CN105023908A (zh) * 2014-04-30 2015-11-04 台湾积体电路制造股份有限公司 复合接触插塞结构及其制造方法
CN105023908B (zh) * 2014-04-30 2019-04-12 台湾积体电路制造股份有限公司 复合接触插塞结构及其制造方法
US10276432B2 (en) 2014-04-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US10504778B2 (en) 2014-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
CN105336599A (zh) * 2014-07-23 2016-02-17 中国科学院微电子研究所 半导体器件制造方法
CN105336599B (zh) * 2014-07-23 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
CN106158822A (zh) * 2014-08-07 2016-11-23 台湾积体电路制造股份有限公司 接触结构及其形成方法
US10269713B2 (en) 2014-08-07 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10756017B2 (en) 2014-08-07 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
CN106356331A (zh) * 2015-07-14 2017-01-25 台湾积体电路制造股份有限公司 钴互连件技术

Also Published As

Publication number Publication date
US20070210448A1 (en) 2007-09-13
TW200741967A (en) 2007-11-01
JP2007243187A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
CN101034695A (zh) 半导体结构和制造半导体结构的方法
JP5274466B2 (ja) 低抵抗コンタクト構造体の製造方法
JP5362965B2 (ja) シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体
US8785320B2 (en) Structure and process for metallization in high aspect ratio features
US8679970B2 (en) Structure and process for conductive contact integration
KR20230054492A (ko) 코발트계 인터커넥트 및 그의 제조 방법
US20090152736A1 (en) Semiconductor device and method of fabricating the same
JP2011525697A (ja) 配線用セルフアライン（自己整合）バリア層
JP2019192906A (ja) 金属酸化物を除去する方法
US20080102599A1 (en) Reduced leakage interconnect structure
US10304735B2 (en) Mechanically stable cobalt contacts
US10043708B2 (en) Structure and method for capping cobalt contacts
US8486832B2 (en) Method for fabricating semiconductor device
US7867897B2 (en) Low leakage metal-containing cap process using oxidation
US20100078817A1 (en) Interconnect Structure
JP5582727B2 (ja) 半導体装置の製造方法及び半導体装置
US7498262B2 (en) Method of fabricating a thin film and metal wiring in a semiconductor device
WO2010073433A1 (ja) 半導体装置及びその製造方法
CN115566000A (zh) 互连结构
JP4492919B2 (ja) 半導体装置の製造方法
US7867898B2 (en) Method forming ohmic contact layer and metal wiring in semiconductor device
US20220223472A1 (en) Ruthenium Reflow For Via Fill
JP2010010337A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication