CN105336599B - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN105336599B CN105336599B CN201410353945.1A CN201410353945A CN105336599B CN 105336599 B CN105336599 B CN 105336599B CN 201410353945 A CN201410353945 A CN 201410353945A CN 105336599 B CN105336599 B CN 105336599B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- metal
- oxygen uptake
- predecessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了种半导体器件制造方法,包括:在下层结构上形成介质层;在介质层中形成暴露下层结构一部分的沟槽和/或孔;在沟槽和/或孔中生长界面层;在所述界面层上沉积绝缘介质层;在所述绝缘介质层上沉积栅电极层;在所述栅电极层上沉积吸氧层。在所述吸氧层上形成金属材质的上层结构。依照本发明的半导体器件制造方法,采用铝基还原剂与金属前驱物反应形成吸氧层,避免了悬挂效应造成的孔洞形成,提高了金属填充率,同时避免下层结构受损,提高了器件可靠性。
Description
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种具有共形台阶覆盖率的吸氧层金属沉积方法。
背景技术
随着CMOS器件特征尺寸缩小到22纳米技术节点及以下,高k栅介质/金属栅(HK/MG)MOS器件的金属栅叠层结构的材料选择、制备以及等效功函数调节都是技术难点。
通常的后栅(gate-last)工艺中,如图1A所示,首先在衬底1中形成基本结构:在衬底上沉积并刻蚀形成假栅极堆叠(未示出),以假栅极堆叠为掩模轻掺杂注入衬底1形成LDD结构的源漏延伸区1L;在假栅极堆叠两侧衬底1上形成栅极侧墙2(可以包括未示出的多重侧墙,氮化硅的第一侧墙层、氧化硅层或空气隙的第二侧墙层,以及氮化硅或类金刚石无定形碳的第三侧墙层);以栅极侧墙2为掩模重掺杂注入形成源漏区1H,优选地在源漏区1H上形成硅化物1S;在源漏区1H表面上形成氮化硅的接触刻蚀停止层(CESL)3;在衬底1上旋涂层间介质层(ILD)4;随后刻蚀去除假栅极堆叠,在ILD4中留下栅极沟槽4G。
随后如图1B所示,依次沉积填充氧化硅材质的界面层5、高介电常数绝缘材料(HK)的栅极介质层6、金属/金属氮化物材质的盖层或功函数(WF)层7、吸氧层8以及栅极填充层9,构成最终的栅极。
为了得到较好的界面特性,界面通常为介电常数较低的氧化硅层,但此层会增加栅介质的等效氧化层厚度。为了降低等效氧化层厚度,通常在HK层与WF层/金属栅极之间添加吸氧层8。层8的材质通常包括:选自Ti、Ta、W、Mo、Hf、TiN、TaN等的金属或金属氮化物。层8可以通过与氧的反应将残留的氧转变为相邻结构(例如WF层或HK层)可用的材质从而提高栅极性能。现有技术中,层8的厚度在0.2~2nm范围内,通常采用PVD或CVD工艺制备。
此外,在如图1C的多层金属互连工艺中,在多层ILD层3(例如包括第一ILD3A、第二ILD3B)中刻蚀形成连接衬底1中下层焊垫或源漏接触2的孔3H(可以具有上宽下窄的T型结构),在孔3H中沉积Ti、Ta、TiN、TaN等金属阻挡层或种晶层4,在此之上再沉积Cu、W、Al等金属填充层5形成连线或接触塞。与图1B类似,也存在清除氧以避免金属接触失效的问题,因此层4也可以称作吸氧层。此外,随着器件尺寸减小,金属阻挡层或种晶层4的尺寸也一并减小,低至22nm技术节点以下。
由于PVD(蒸发、溅射等)能够适用于各种金属沉积,因此被广泛使用。然而,当面对具有小尺寸的沟槽4G或接触孔3H时,PVD存在悬挂现象,也即沟槽或孔顶部先于底部闭合,导致在金属栅极或多层互连中存在空气隙,导致严重的可靠性问题。而包括MOCVD、HDPCVD等工艺的CVD方法也无法得到完全100%的台阶覆盖率,同样会在沟槽或孔中部形成孔洞。
Ti、Ta等金属由于其强烈的吸氧能力(易于与氧反应生成半导体或导体性质材料,与之后的金属工艺兼容)是减小等效氧化物厚度的有吸引力材料。但是由于PVD方法带来的悬挂问题,难以适用于22nm技术节点及其以下的小尺寸器件。
另一方面,虽然原子层沉积(ALD)具有良好的台阶覆盖率,由此可以减少孔洞的形成。但是,ALD纯金属沉积具有难度,因为受到前驱物的限制。氢等离子处理通常用于得到纯净金属,但是这会同时刻蚀损伤衬底等下层结构,增大了栅极泄漏或者互连损耗。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种创新性半导体器件制造方法。
为此,本发明提供了一种半导体器件制造方法,包括:在下层结构上形成介质层;在介质层中形成暴露下层结构一部分的沟槽和/或孔;在沟槽和/或孔中生长界面层;在所述界面层上沉积绝缘介质层;在所述绝缘介质层上沉积栅电极层;在所述栅电极层上沉积吸氧层。在所述吸氧层上形成金属材质的上层结构。
其中,所述界面层材质为SiO2,并且厚度为0.3nm~1nm。
其中,所述绝缘介质层包含一层或多层绝缘介质。
其中,所述栅电极层包含一层栅电极结构或多层栅电极结构。
其中,所述绝缘介质层包含以下材料中的至少一种:HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、以上所述任一种材料的氮化物、以上所述任一种材料的氮氧化物、SiNx或SiON。
其中,所述栅电极层包含以下材料中的至少一种:TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅或金属硅化物。
其中,所述吸氧层采用原子层法沉积。
其中,原子层法沉积所使用的前驱物至少包括作为第一还原剂的含铝的第一前驱物、以及含难熔金属的第二前驱物。
其中,第一前驱物包括含铝的碳氢化合物。
其中,所述含铝的碳氢化合物选自以下之一及其组合:三烷基铝、烷基铝烷、或氨配位铝烷。
其中,第二前驱物包括难熔金属的卤化物。
其中,难熔金属的卤化物选自以下之一及其组合:选自TiCl4、TaCl5、HfCl4、WCl6、MoCl5的氯代物;选自TiBr4、TaBr5的溴代物;选自Til4的碘代物。
其中,前驱物进一步包括第二还原剂。
其中,所述第二还原剂包括H2、NH3之一及其组合。
所述吸氧层的材质包括选自以下材料之一的金属或金属合金:Ti、Ta、Mo、W、Hf、TiAl、TaAl、MoAl、HfAl及其组合。
依照本发明的半导体器件制造方法,采用铝基还原剂与金属前驱物反应形成吸氧层,避免了悬挂效应造成的孔洞形成,提高了金属填充率,同时避免下层结构受损,提高了器件可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1A、图1B、图1C为现有技术的制造方法的剖面示意图;以及
图2为依照本发明的方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了有效提高器件可靠性的半导体器件制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
首先,在下层结构上形成层间介质层(ILD),并在ILD中形成暴露下层结构一部分的沟槽或孔。
如图1A、图1B所示,下层结构可以包括衬底1中的源漏区1L/1H、栅极侧墙2、CESL层3,ILD层为层4。去除假栅极堆叠之后,在ILD层4中留下暴露了下层结构一部分(具体为衬底1中沟道区)的沟槽4G。
或者如图1C所示,下层结构包括衬底1中的接触垫2,ILD3中留下了暴露下层结构一部分(具体为接触焊垫2)的孔3H。
其次,在沟槽或孔中采用ALD法形成吸氧层。
对于图1B所示的后栅工艺而言,优选地在ALD法形成层8之前,还采用CVD工艺在沟槽4G中形成二氧化硅材质的界面层5(厚度优选0.3~1nm)、绝缘介质层6(可以是单层或者多层结构)和盖层7。对于图1C所示的多层互连工艺,则无需形成中间层。其中,绝缘介质层6材质可以包括:HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、以上所述任一种材料的氮化物、以上所述任一种材料的氮氧化物、SiNx或SiON。
采用原子层沉积(ALD)法,参与反应的原料至少包括:作为第一还原剂的含Al的第一前驱物,例如包括三烷基铝(trialkyl aluminum)、烷基铝烷(alkyl aluminumhydride)、或氨配位铝烷(aluminium hydride-trialkyl amine)等含Al碳氢化合物;以及作为氧化剂的含难熔金属的第二前驱物,例如包括难熔金属的卤化物,诸如TiCl4、TaCl5、HfCl4、WCl6、MoCl5等氯代物,以及溴代物(TiBr4、TaBr5等)、碘代物(Til4)等等。将上述第一前驱物与第二前驱物置于相应的源瓶中,采用对源瓶加热或者向源瓶中通入载气的方式,使前驱物交替通入反应腔室,到达包含衬底1的晶片表面,在40-450摄氏度的反应腔室内反应并形成金属薄膜,从而最终在待沉积的后栅结构或ILD的沟槽或孔中留下难熔金属的单层(例如Ti、Ta、Mo、W、Hf等及其组合)或合金层(例如TiAl、TaAl、MoAl、HfAl等)。这些难熔金属的单层或合金层在图1B中构成了吸氧层8,在图1C中则构成了阻挡层4。在此过程中,由于两种前驱物仅通过加热即可反应,无需采用等离子体轰击去除残留物(反应腔室无需额外添加射频等离子体源,由此降低了制造设备成本并且同时节省了时间(开启、关停等离子体源均耗时较多),因此避免了下层结构受损。同时,由于ALD法制备薄膜的致密性以及良好台阶覆盖率,使得吸氧层8填充性能良好,不会在沟槽4G中上部形成悬臂而阻挡后续层的沉积。
此外,除了含Al的第一前驱物之外,还可以添加第二还原剂,包括H2、NH3等。
最后,在吸氧层之上形成金属材质的上层结构。
在图1B中上层结构包括栅电极层9,其材质选自Al、Co、Ni、Cu、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属、这些金属的合金以及这些金属的氮化物,或者其组合。层9中还可掺杂有C、F、N、O、B、P、As等元素以进一步调节功函数。在本发明一个优选实施例中,栅电极层9为单层或者多层结构,其材质可以包括:TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅或金属硅化物。
在图1C中上层结构包括互连线金属5,其材质通常包括Al、Cu、W、Mo等及其组合。
依照本发明的半导体器件制造方法,采用铝基还原剂与金属前驱物反应形成吸氧层,避免了悬挂效应造成的孔洞形成,提高了金属填充率,同时避免下层结构受损,提高了器件可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构或方法流程做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (15)
1.一种半导体器件制造方法,包括:
在下层结构上形成介质层;
在介质层中形成暴露下层结构一部分的沟槽和/或孔;
在沟槽和/或孔中生长界面层;
在所述界面层上沉积绝缘介质层;
在所述绝缘介质层上沉积栅电极层;
在所述栅电极层上沉积吸氧层;
在所述吸氧层上形成金属材质的上层结构,吸氧层围绕金属材质上层结构的底部和侧面。
2.根据权利要求1所述的方法,其中,所述界面层材质为SiO2,并且厚度为0.3nm~1nm。
3.根据权利要求1所述的方法,其中,所述绝缘介质层包含一层或多层绝缘介质。
4.根据权利要求1所述的方法,其中,所述栅电极层包含一层栅电极结构或多层栅电极结构。
5.根据权利要求1所述的方法,其中,所述绝缘介质层包含以下材料中的至少一种:HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、以上所述任一种材料的氮化物、以上所述任一种材料的氮氧化物、SiNx或SiON。
6.根据权利要求1所述的方法,其中,所述栅电极层包含以下材料中的至少一种:TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅或金属硅化物。
7.根据权利要求1所述的方法,其中,所述吸氧层采用原子层法沉积。
8.根据权利要求7所述的方法,其中,原子层法沉积所使用的前驱物至少包括作为第一还原剂的含铝的第一前驱物、以及含难熔金属的第二前驱物。
9.如权利要求8的方法,其中,第一前驱物包括含铝的碳氢化合物。
10.如权利要求9的方法,其中,所述含铝的碳氢化合物选自以下之一及其组合:三烷基铝、烷基铝烷、或氨配位铝烷。
11.如权利要求8的方法,其中,第二前驱物包括难熔金属的卤化物。
12.如权利要求11的方法,其中,所述难熔金属的卤化物选自以下之一及其组合:选自TiCl4、TaCl5、HfCl4、WCl6、MoCl5的氯代物;选自TiBr4、TaBr5的溴代物;选自TiI4的碘代物。
13.如权利要求8的方法,其中,前驱物进一步包括第二还原剂。
14.如权利要求13的方法,其中,所述第二还原剂包括H2、NH3之一及其组合。
15.如权利要求1的方法,其中,所述吸氧层的材质包括选自以下材料之一的金属或金属合金:Ti、Ta、Mo、W、Hf、TiAl、TaAl、MoAl、HfAl及其组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353945.1A CN105336599B (zh) | 2014-07-23 | 2014-07-23 | 半导体器件制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353945.1A CN105336599B (zh) | 2014-07-23 | 2014-07-23 | 半导体器件制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336599A CN105336599A (zh) | 2016-02-17 |
CN105336599B true CN105336599B (zh) | 2018-02-13 |
Family
ID=55287045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410353945.1A Active CN105336599B (zh) | 2014-07-23 | 2014-07-23 | 半导体器件制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336599B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106531785A (zh) * | 2016-11-16 | 2017-03-22 | 西安电子科技大学 | 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 |
CN106783974A (zh) * | 2016-11-16 | 2017-05-31 | 西安电子科技大学 | 基于Ge衬底的铪基铝酸盐高K金属栅结构及制备方法 |
CN106711051A (zh) * | 2016-11-16 | 2017-05-24 | 西安电子科技大学 | 基于Si衬底的La基介质材料高K金属栅结构及制备方法 |
CN110349915B (zh) * | 2019-07-12 | 2021-07-30 | 中国科学院微电子研究所 | 一种半导体器件制备方法及制备得到的半导体器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174809B1 (en) * | 1997-12-31 | 2001-01-16 | Samsung Electronics, Co., Ltd. | Method for forming metal layer using atomic layer deposition |
CN101034695A (zh) * | 2006-03-10 | 2007-09-12 | 国际商业机器公司 | 半导体结构和制造半导体结构的方法 |
CN102104042A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 一种半导体器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4455427B2 (ja) * | 2005-06-29 | 2010-04-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8895434B2 (en) * | 2012-11-14 | 2014-11-25 | International Business Machines Corporation | Replacement metal gate structure for CMOS device |
-
2014
- 2014-07-23 CN CN201410353945.1A patent/CN105336599B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174809B1 (en) * | 1997-12-31 | 2001-01-16 | Samsung Electronics, Co., Ltd. | Method for forming metal layer using atomic layer deposition |
CN101034695A (zh) * | 2006-03-10 | 2007-09-12 | 国际商业机器公司 | 半导体结构和制造半导体结构的方法 |
CN102104042A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 一种半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN105336599A (zh) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9768069B2 (en) | Method of manufacturing semiconductor device | |
CN105390535B (zh) | 源极/漏极结构上方具有接触件的半导体结构及其形成方法 | |
US8637390B2 (en) | Metal gate structures and methods for forming thereof | |
US20170365679A1 (en) | Semiconductor device having a metal gate electrode stack | |
US8013401B2 (en) | Selectively depositing aluminum in a replacement metal gate process | |
KR102047069B1 (ko) | 금속 게이트 전극들을 위한 원자 층 증착 방법들 | |
CN110066984A (zh) | 实现无缝钴间隙填充的方法 | |
US8835213B2 (en) | Semiconductor device and manufacturing method thereof | |
CN105336599B (zh) | 半导体器件制造方法 | |
US10170359B2 (en) | Diffusion barrier layer formation | |
CN110875179A (zh) | 金属层的形成和原位蚀刻工艺 | |
CN103165447B (zh) | 鳍式场效应晶体管及其制作方法 | |
CN105244265B (zh) | 一种半导体器件及其制作方法和电子装置 | |
US20040217478A1 (en) | Semiconductor device and manufacturing process therefor | |
US9589809B2 (en) | Method of depositing tungsten layer with improved adhesion and filling behavior | |
TW202230792A (zh) | 半導體裝置與其形成方法 | |
CN106328529A (zh) | Mos晶体管及其形成方法 | |
US8912085B1 (en) | Method and apparatus for adjusting threshold voltage in a replacement metal gate integration | |
CN106981417B (zh) | 一种半导体器件及其制造方法、电子装置 | |
TWI582839B (zh) | 金屬閘極結構及其製作方法 | |
US20230135155A1 (en) | Atomic Layer Etching to Reduce Pattern Loading in High-K Dielectric Layer | |
TWI820775B (zh) | 半導體裝置結構及其形成方法 | |
CN105448812A (zh) | 半导体器件制造方法 | |
TW202401579A (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |