CN101034573A - 高密度探针阵列 - Google Patents
高密度探针阵列 Download PDFInfo
- Publication number
- CN101034573A CN101034573A CNA2007100854990A CN200710085499A CN101034573A CN 101034573 A CN101034573 A CN 101034573A CN A2007100854990 A CNA2007100854990 A CN A2007100854990A CN 200710085499 A CN200710085499 A CN 200710085499A CN 101034573 A CN101034573 A CN 101034573A
- Authority
- CN
- China
- Prior art keywords
- probe
- substrate
- data storage
- metal interconnected
- arranging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 391
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims description 94
- 238000013500 data storage Methods 0.000 claims description 74
- 238000009413 insulation Methods 0.000 claims description 57
- 238000003860 storage Methods 0.000 claims description 49
- 238000005192 partition Methods 0.000 claims description 45
- 238000001259 photo etching Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000000452 restraining effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 abstract 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005298 paramagnetic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- E—FIXED CONSTRUCTIONS
- E21—EARTH OR ROCK DRILLING; MINING
- E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
- E21B19/00—Handling rods, casings, tubes or the like outside the borehole, e.g. in the derrick; Apparatus for feeding the rods or cables
- E21B19/16—Connecting or disconnecting pipe couplings or joints
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
- E02D5/22—Piles
- E02D5/34—Concrete or concrete-like piles cast in position ; Apparatus for making same
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/20—Miscellaneous comprising details of connection between elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49151—Assembling terminal to base by deforming or shaping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Structural Engineering (AREA)
- General Physics & Mathematics (AREA)
- Geology (AREA)
- Environmental & Geological Engineering (AREA)
- Geochemistry & Mineralogy (AREA)
- Fluid Mechanics (AREA)
- Mechanical Engineering (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
可以通过以下步骤制造探针阵列:形成布置在牺牲衬底上的探针、在这些探针上形成探针衬底以及去除牺牲衬底。在一个实施例中,可以在牺牲衬底上在行和列的方向上二维地形成第一探针。可以在以行方向布置的第一探针之间形成第二探针,使得该第一和第二探针间的距离小于光刻工艺中的分辨率极限。可以在具有第一探针和第二探针的牺牲衬底上形成探针衬底,并且可以去除该牺牲衬底。
Description
相关申请的交叉引用
本申请要求于2006年3月7日提交的韩国专利申请10-2006-0021479的优先权,在此将其引入以作参考。
技术领域
本发明涉及一种高密度探针阵列。
背景技术
通常使用硬盘和光盘作为数据存储单元。然而,由于硬盘的超顺磁极限或者光盘的激光衍射极限,对利用这些常规设备所能够存储的数据量存在限制。
为了克服这些限制,已经提出了使用扫描探针显微(SPM)技术的高密度数据存储器件。这种数据存储器件包括:数据存储介质;探针头,其用于将数据写入到数据存储介质或者从数据存储介质读取数据;探针,其包括安装探针的悬臂;扫描器,其用于移动数据存储介质;控制器,其用于发布命令给存储器件,并控制存储器件的操作;以及信号处理器。然而,尽管这样的常规设备能够存储大量的数据,但是,由于下列问题其不易于投入实际使用。由于仅能够在数据存储介质上安装有限数目的探针头,因此为了访问或写入数据,每一探针头必须移动很长的距离。举例来说,为了读取或写入数据,每一探针头可能必须沿x-轴和y-轴移动通过大约100μm的距离。此外,该数据存储器件需要伺服机构以精确地控制探针头的位置,以及能够沿z-轴移动的单元,以防止探针头的磨损。结果是,悬臂的尺寸增加,驱动该悬臂的电路变得更加复杂,并且增加了功耗。另外,使用悬臂的数据存储器件不能随机地访问数据,因此增加了访问时间。
在Cherubini等人的、题目为“Storage Device and Method forOperating a Storage Device”、公开号为2004/0047275的美国专利中,公开了一种常规的存储器件。其中所描述的存储器件既不能有效存储高密度数据,也不能随机访问数据。这是因为加热器平台(heaterplatform)和探针头都安装在悬臂上,因而使得其难以充分地增加探针头的数目,且降低了悬臂所占据的空间。
发明内容
本专利公开的某些创造性原理涉及这样的一种探针阵列,其可以通过形成布置在牺牲衬底上的探针、在这些探针上形成探针衬底以及去除牺牲衬底来制造。在一个实施例中,可以在牺牲衬底上在行和列的方向上二维地形成第一探针。可以在以行方向布置的第一探针之间形成第二探针,使得该第一和第二探针间的距离小于光刻工艺中的分辨率极限。可以在具有第一探针和第二探针的牺牲衬底上形成探针衬底,并且可以去除该牺牲衬底。
在某些实施例中,可以通过下列步骤制造该第一探针:在牺牲衬底上形成模制绝缘层,使该模制绝缘层形成图案,从而形成露出该牺牲衬底的第一孔,在具有该第一孔的牺牲衬底上形成第一导电层,以及将该第一导电层平坦化。在形成该第一孔之后,可以形成第一孔隔片,来覆盖第一孔的侧壁。该模制绝缘层可以包括顺序层叠的下模制绝缘层、平坦化阻挡层以及上模制绝缘层,在第二导电层的平坦化期间去除该上模制绝缘层。每一该第一和第二探针的顶部表面可以具有等于或大于其底部表面的面积。可以形成第一金属互连,以覆盖以列方向布置的第一探针,并且可以在该第一金属互连之间形成第二金属互连,以覆盖该第二探针。所述形成第一金属互连可以包括:在具有第一和第二探针的牺牲衬底上形成金属间介质层,使该金属间介质层形成图案,从而形成露出以列方向布置的第一探针的第一槽,形成第一槽隔片以覆盖该第一槽的侧壁,在具有该第一槽隔片的牺牲衬底上形成第一金属层,以及将该第一金属层平坦化。
本专利公开的某些创造性的原理涉及一种通过以下步骤制造存储器件的方法:在存储衬底上形成数据存储元件,在牺牲衬底上形成探针,在探针上形成探针衬底,去除该牺牲衬底,以及将该探针衬底和存储衬底对准以使得数据存储元件被设置成对着探针。
本专利公开的某些创造性原理涉及一种探针阵列,其包括:第一探针,其在行和列方向上二维布置;第二探针,其设置在以行方向布置的第一探针之间,该第一和第二探针之间的距离小于光刻工艺中分辨率极限;以及探针衬底,其设置在该第一和第二探针上。
本专利公开的某些创造性原理涉及一种存储器件,其具有:存储衬底;数据存储元件,其设置在该存储衬底上并具有多个数据存储区域;探针衬底,其在该数据存储元件之上;以及探针,其定位在该数据存储元件上,并且与存储衬底对准。
本发明公开的某些创造性原理涉及一种存储器件组件,其包括:数据存储元件,其设置在存储衬底上且具有多个数据存储区域;探针衬底,其在该数据存储元件上;第一探针,其定位在该数据存储元件上,固定在该探针衬底下,并且在行和列方向二维地布置;第二探针,其设置在该探针衬底之下的第一探针之间;该第一和第二探针之间的距离小于光刻工艺中分辨率极限;以及控制单元,其用于移动该探针衬底或存储衬底。
在某些实施例中,该第一和第二探针对应于各数据存储区域,每一数据存储区域的表面被划分成多个象限,并且所述多个象限的每一个的中央部分是二进制数位部分。每一数据存储区域可以划分成四个象限。控制单元可以移动探针衬底或存储衬底,使得对应于一个数据存储区域的一个探针定位在从该数据存储区域的多个象限中选择的一个上。
本专利公开的某些创造性原理涉及一种通过在具有多个数据存储区域的数据存储元件上在行和列方向上二维地布置探针,而从存储器件读取数据/将数据写入到存储器件的方法,其中,所述探针对应于各数据存储区域,每一数据存储区域的表面被划分成多个象限,并且所述多个象限的每一个的中央部分是二进制数位部分。
附图说明
图1是根据本发明示例性实施例的存储器件的平面图。
图2A至图2I是示出根据本发明示例性实施例制造探针阵列的方法的剖面图。
图3A至图3K是示出根据本发明另一示例性实施例制造探针阵列的方法的剖面图。
图4A至图4G是示出根据本发明又一示例性实施例制造探针阵列的方法的剖面图。
图5是根据本发明其他示例性实施例的存储器件的平面图。
图6A至图6F是根据本发明又一示例性实施例的存储介质的剖面图。
图7示出了根据本发明的示例性实施例的存储器件组件的布局。
图8A是根据本发明示例性实施例的存储介质的一部分的放大图。
图8B是根据本发明示例性实施例的探针阵列的一部分的放大图。
图9A至图9D是示出根据本发明示例性实施例的读取/写入数据的方法的平面图。
具体实施方式
下面参考附图更全面地说明本发明公开的创造性原理,在附图中示出了本发明的示例性实施例。但是,这些创造性原理可以以不同形式实现,并且不应当认为是被限制于在此说明的实施例。提供这些实施例以使得本公开彻底且完整,并且将这些创造性原理的范围全面地传递给本领域的普通技术人员。在附图中,可能放大了各层和区域的厚度以便更加清楚。
图1是根据本发明示例性实施例的存储器件的平面图,图2A至图2I是示出根据本发明示例性实施例制造探针阵列的方法的剖面图,图3A至图3K是示出根据本发明另一示例性实施例制造探针阵列的方法的剖面图,而图4A至图4G是示出根据本发明又一示例性实施例制造探针阵列的方法的剖面图。在图2A至图2I、图3A至图3K以及图4A至图4G中,附图标记“PA”表示沿图1的I-I’线所取的区域,而附图标记“PB”表示沿图1的II-II’线所取的区域。图5是根据本发明另一示例性实施例的存储器件的平面图,图6A至图6F是根据本发明另一示例性实施例的存储介质的剖面图。在图6A至6F中,附图标记“SA”表示沿图5的III-III’线所取的区域,而“SB”表示沿图5的IV-IV’线所取的区域。
参考图1,存储器件包括第一探针和第二探针。第一探针以行和列(如,在X和Y方向)两维地布置。例如,可以在X方向布置n个第一探针D11,D21,...,Dn1,而在Y方向布置m个第一探针D11,D12,...,D1m。因此,可以提供n×m个第一探针D11,D21,...,Dnm。
可以在以X方向布置的第一探针D11,D21,...,Dnm之间设置第二探针。也就是说,可以在X方向布置n个第二探针E11,E21,...,En1,而在Y方向布置m个第二探针E11,E12,...,E1m。因此,可以提供n×m个第二探针E11,E21,...,Enm。
根据本专利公开的创造性原理,该第一探针D11,D21,...,Dnm可以以小于光刻工艺中的分辨率极限的距离与第二探针E11,E21,...,Enm分开。因此,可以以高密度模式布置该第一探针D11,D21,...,Dnm和第二探针E11,E21,...,Enm。
第一探针可以被以Y方向布置的第一金属互连覆盖。例如,可以在Y方向提供n个第一金属互连A1,A2,...,An。可以在Y方向在该第一金属互连之间设置第二金属互连。例如,可以在Y方向提供覆盖第二探针的n个第二金属互连B1,B2,...,Bn。
第一探针D11,D21,...,Dnm和第二探针E11,E21,...,Enm可以构成高密度探针阵列。可以在X方向上横跨第一金属互连A1,A2,...,An和第二金属互连B1,B2,...,Bn布置多个下电极。例如,可以在X方向在第一金属互连A1,A2,...,An和第二金属互连B1,B2,...,Bn下布置m个下电极C1,C2,...,Cm。尽管在图1中未示出,但是可以将数据存储元件设置在下电极C1,C2,...,Cm上。
下面,将参考图5说明根据本发明另一示例性实施例的存储器件。参考图5,该存储器件包括第一探针、第二探针、第三探针和第四探针。第一探针在X和Y方向上二维地布置。例如,在X方向布置n个第一探针d11,d21,...,dn1,而在Y方向上布置m个第一探针d11,d12,...,d1m。从而,可以提供n×m个第一探针d11,d21,...,dnm。
第二探针可以布置在X方向上,并且其可以设置在第一探针d11,d21,...,dnm之间。例如,可以在X方向布置n个第二二探针e11,e21,...,en1,而在Y方向上布置m个第二探针e11,e12,...,e1m。从而,可以提供n×m个第二探针e11,e21,...,enm。
第三探针可以布置在Y方向上,并且其可以设置在第一探针d11,d21,...,dnm之间。例如,可以在Y方向布置m个第三探针f11,f12,...,f1m,而在X方向上布置n个第三探针f11,f21,...,fn1。从而,可以提供n×m个第三探针f11,f12,...,fnm。
第四探针可以布置在Y方向上,并且其可以设置在第二探针e11,e21,...,enm之间。例如,可以在Y方向布置m个第四探针g11,g12,...,g1m,而在X方向上布置n个第四探针g11,g21,...,gn1。从而,可以提供n×m个第四探针g11,g12,...,gnm。
在本发明的某些实施例中,该第一、第二、第三和第四探针可以以小于光刻工艺中分辨率极限的距离与相邻的探针间隔开。因此,该第一、第二、第三和第四探针可以以高密度模式布置。
在Y方向彼此平行的第一金属互连可以覆盖第一探针d11,d21,...,dnm和第三探针f11,f12,...,fnm。例如,可以在Y方向提供n个金属互连a1,a2,...,an。另外,可以在第一金属互连a1,a2,...,an之间插入n个第二金属互连b1,b2,...,bn,并将其以Y方向布置。第二二金属互连b1,b2,...,bn可以覆盖第二探针e11,e21,,...,enm和第四探针g11,g12,...,gnm。上述第一、第二、第三和第四探针可以构成探针阵列。因而,该探针阵列可以包括以高密度水平集成的第一探针d11,d21,...,dnm、第二探针e11,e21,...,enm、第三探针f11,f12,...,fnm以及第四探针g11,g12,...,gnm。
此外,可以横跨第一金属互连a1,a2,...,an和第二金属互连b1,b2,...,bn提供多个下电极,并将其以X方向布置。例如,可以在X方向布置m个下电极Ca1,Ca2,...,Cam,并且可以在该m个第一下电极Ca1,Ca2,...,Cam之间插入m个第二下电极Cb1,Cb2,...,Cbm。该第一下电极Ca1,Ca2,...,Cam和第二下电极Cb1,Cb2,...,Cbm间的距离可以小于光刻工艺中的分辨率极限。该第一下电极Ca1,Ca2,...,Cam和第二下电极Cb1,Cb2,,...,Cbm可以设置在第一金属互连a1,a2,...,an和第二金属互连b1,b2,...,bn下。尽管在图5中未示出,但是可以在该第一下电极和第二下电极上设置数据存储元件。
如上所述,数据存储器件可以包括高密度探针阵列,并因而该数据存储器件可以以高密度水平存储数据。
现在将说明制造如图1所示的包括第一探针D11,D21,...,Dnm和第二探针E11,E21,...,Enm的探针阵列的方法。
将参考图1和图2A至图2I说明根据本专利公开的创造性原理制造探针阵列的一个示例性方法的实施例。参考图1和2A,首先制备牺牲衬底1。可以通过顺序层叠硅衬底和牺牲绝缘层来形成该牺牲衬底1。牺牲绝缘层可以是可通过湿法刻蚀工艺去除的材料层。例如,该牺牲绝缘层可以是氧化硅层。可以在牺牲层的1上形成第一模制绝缘层3。可以通过顺序层叠下模制绝缘层4、平坦化阻挡层5和上模制绝缘层6来形成该第一模制绝缘层3。
参考图1和图2B,可以使第一模制绝缘层3形成图案,从而形成第一孔3a,以露出牺牲衬底1。第一孔3a可以在X和Y方向上二维地布置。可以形成第一孔隔片9来覆盖第一孔3a的侧壁。之后,如图2C中所示,可以在具有第一孔隔片9的牺牲衬底1上形成第一导电层15。
参考图1和图2D,可以将第一导电层15平坦化。结果,可以在第一孔3a中形成第一探针16,其侧壁被第一孔隔片9覆盖。可以使用化学机械抛光(CMP)技术来进行该第一导电层15的平坦化,直到露出平坦化阻挡层5。结果,去除了上模制绝缘层6,并形成第一探针16。每一第一探针16的顶部表面可以具有大于或等于其底部表面的面积。可以在X和Y方向上布置多个第一探针16。例如,可以在X方向上布置n个第一D11,D21,...,Dn1,而在Y方向上布置m个第一探针D11,D12,...,D1m。从而,可以布置n×m个第一探针16。
参考图1和图2E,可以形成第一金属互连18,以在Y方向覆盖第一探针16。每一该第一金属互连18的宽度可以大于每一个第一探针16的顶部表面的宽度。之后,如图2F中所示,可以在具有第一金属互连18的牺牲衬底1上形成第二模制绝缘层21。
参考图1和图2G,可以形成通过第二模制绝缘层21、平坦化阻挡层5以及下模制绝缘层4的第二孔24。该第二孔24可以形成在以X方向布置的第一探针16之间。之后,可以形成第二孔隔片27,以覆盖第二孔24的侧壁。可以在具有第二孔隔片27的牺牲衬底1上形成第二导电层,并然后将其平坦化,直至露出第二模制绝缘层21。结果,可以在具有被第二孔隔片27覆盖的侧壁的第二孔24中形成第二探针30。每一第二探针30的顶部表面可以具有大于或等于其底部表面的面积。该第二探针30和第一探针16之间的距离可以小于光刻工艺中分辨率极限。
可以在Y方向形成第二金属互连33,以覆盖该第二探针30。如图2G中所示,第一探针16可以形成有不同于第二探针30的高度。另外,可以在不同于第一金属互连18的水平上形成该第二金属互连33。
参考图1和图2H,可以在具有第二金属互连33的牺牲衬底1之上形成探针衬底36。该探针衬底36可以是玻璃衬底、硅衬底或任何其他合适的衬底。之后,如图2I中所示,去除牺牲衬底1,例如,通过刻蚀工艺来去除。结果,可以将牺牲衬底1与该第一和第二探针16和30以及探针衬底36分离。
可以在去除牺牲衬底1期间,去除下模制绝缘层4。此外,在去除牺牲衬底1期间,也可以部分地或全部地将围绕第一和第二探针16和30的第一和第二孔隔片9和27去除,以至少露出该第一和第二探针16和30的下部区域。因此,由于第一探针16和第二探针30之间的距离可以小于光刻工艺中分辨率极限,从而可以获得高度集成的探针。
下面将参考图1和图3A至3K说明根据本发明另一示例性实施例的制造探针阵列的方法。参考图1和图3A,制备牺牲衬底100。牺牲衬底100可以与参考图2A描述的牺牲衬底基本相同。可以在该牺牲衬底100上形成模制绝缘层103。可以通过顺序层叠下模制绝缘层104、平坦化阻挡层105以及上模制绝缘层106来形成模制绝缘层103。可以使该模制绝缘层103形成图案,从而形成第一孔103a,以露出牺牲衬底100。第一孔103a可以在X和Y方向上二维地布置。可以形成第一孔隔片109,以覆盖第一孔103a的侧壁。可以在具有第一孔隔片109的牺牲衬底100上形成第一导电层115。之后,如图3B中所示,将第一导电层115平坦化,直至露出模制绝缘层103的顶部表面,从而使得形成第一探针116。例如,可以以与参考图1和图2D所描述的相同的方式,在X和Y方向上布置n×m个第一探针116。
参考图1和图3C,可以使该模制绝缘层103形成图案,从而在以X方向排列的第一探针116之间形成第二孔118。可以形成第二孔隔片121,以覆盖第二孔118的侧壁。之后,如图3D中所示,可以在具有第二孔隔片121的牺牲衬底100上形成第二导电层124。
参考图1和图3E,可以将第二导电层124平坦化。具体的,可以通过CMP技术将该第二导电层124平坦化,直至露出平坦化阻挡层105。从而可以在第二导电层124的平坦化期间去除上模制绝缘层106。结果,可以余下第二导电层124,作为被第二孔隔片121围绕的第二探针125。在该工艺中,也可以去除部分的第一探针116,从而缩减第一探针116的高度,该第一探针可以被第一孔隔片109围绕。可以将第一探针116形成为与第二探针125相同的高度。
参考图1和图3F,可以在具有第一和第二探针116和125的牺牲衬底100上形成金属间介质层130。可以将该金属间介质层130形成图案,从而形成第一槽133,以露出以Y方向布置的第一探针116。之后,可以形成第一槽隔片136,以覆盖第一槽133的侧壁。在形成该金属间介质层130之前,可以形成刻蚀阻挡层127。可以在第一槽隔片136的形成期间刻蚀该刻蚀阻挡层,使得露出第一探针116。
参考图1和图3G,可以在具有第一槽隔片136的牺牲衬底100上形成第一金属层,并然后将其平坦化,直至露出该金属间介质层130。结果,可以在其侧壁被第一槽隔片136覆盖的第一槽133中,形成第一金属互连139。从而,第一互连139可以覆盖在Y方向上布置的第一探针116。
参考图1和图3H,可以将该金属间介质层130形成图案,从而在第一互连139之间形成第二槽142。可以通过该第二槽142来使刻蚀阻挡层127露出。
参考图1和图3I,可以形成第二槽隔片145,以覆盖第二槽142的侧壁。也可以在该第二槽隔片145的形成期间刻蚀该刻蚀阻挡层127,使得可以露出第二探针125。之后,可以在具有第二槽隔片145的牺牲衬底100上形成第二金属层148。
参考图1和图3J,可以将该第二金属层148平坦化,以形成第二金属互连149。为了防止第一金属互连139和第二金属互连149间的短路,可以将该第二金属层148平坦化直至第一和第二槽隔片136和145的上部区域被去除。结果,如图3J中所示,第一金属互连139可以与第二金属互连149隔开。第一金属互连139和第二金属互连149间的距离可以小于光刻工艺中分辨率极限。
参考图1和图3K,可以在具有第一和第二金属互连139和149的牺牲衬底100之上形成探针衬底152。之后,可以去除该牺牲衬底100。可以在牺牲衬底100的去除期间去除下模制绝缘层104。另外,可以在牺牲衬底100的去除期间或之后,去除该第一和第二孔隔片109和121。结果,可以如图3K中所示的,使第一和第二探针116和125露出。也就是说,第一和第二探针126和125可以从探针衬底152向下突出。
下面,将参考图1和图4A至图4G说明根据本发明又一示例性实施例的制造探针阵列的方法。参考图1和图4A,制备牺牲衬底200。可以通过与参考图2A所描述的基本相同地形成该牺牲衬底200。可以在牺牲衬底200上形成模制绝缘层203。可以通过顺序形成下模制绝缘层204、平坦化阻挡层205以及上模制绝缘层206来形成该模制绝缘层203。
可以使模制绝缘层203形成图案,从而形成在X和Y方向二维地布置的第一孔203a。在这种情况下,每一个第一孔203a的底部表面可以比其顶部表面窄。之后,如图4B所示,可以在具有第一孔203a的牺牲衬底上形成第一导电层208。随后,如图4C中所示,可以将该第一导电层208平坦化,直至露出模制绝缘层203。结果,形成第一探针209。可以以与参考图1和图2D所描述的相同的方式,在X和Y方向上布置n×m个第一探针209。
参考图1和图4D,可以使该模制绝缘层203形成图案,从而在以X方向布置的第一探针209之间形成第二孔212。每一第二孔212的底部表面可以比其顶部表面窄。
参考图1和图4E,可以在具有第二孔212的牺牲衬底200上形成第二导电层。
参考图1和图4F,可以将该第二导电层层平坦化,直至露出平坦化阻挡层205,使得形成剩余在第二孔212中的第二探针216。可以在第二导电层的平坦化期间将上模制绝缘层206去除,并从而降低第一探针209的高度。结果,可以将第一探针209形成为与第二探针216相同的高度。该第一和第二探针209和216每一个的底部表面可以比其顶部表面窄。
参考图1和图4G,可以形成第一金属互联239以覆盖Y方向上布置的第一探针209。之后,可以在第一金属互连239间形成第二金属互连249,以覆盖Y方向上布置的第二探针216。该第一和第二金属互连239和249可以分别被第一和第二槽隔片236和245围绕。可以通过与参考图3F至3K说明的形成金属互连139和149相同的方法,来形成该第一和第二金属互连239和249。图3K中所示的第一槽隔片136、第二槽隔片145、第一金属互连139以及第二金属互连149,可以分别对应于图4G的第一槽隔片236、第二槽隔片245、第一金属互连239以及第二金属互连249。
可以在具有第一和第二金属互连239和249的牺牲衬底200之上设置探针衬底252。之后,可以去除该牺牲衬底200。可以在牺牲衬底200的去除期间将下模制绝缘层204去除。可替换的,可以在去除该牺牲衬底200之后去除下模制绝缘层204。结果,第一探针209和第二探针216可以从探针衬底252向下突出。
通过参考图1、图3A至3K以及图4A至4G说明的示例性方法,可以容易地制造参考图5所述的包括有第一探针d11,d21,...,dnm、第二探针e11,e21,...,enm、第三探针f11,f12,...,fnm、第四探针g11,g12,...,gnm、第一金属互连a1,a2,...,an以及第二金属互连b1,b2,...,bn的探针阵列。换而言之,在如图1中所示形成第一探针d11,d21,...,dnm和第二探针e11,e21,...,enm之前执行的工艺可以与参考图3A至图4G说明的基本相同。
举例来说,在使用参考图3A至图3E说明的方法形成第一探针d11,d21,...,dnm和第二探针e11,e21,...,enm之后,可以通过重复相同的方法来形成第三探针f11,f12,...,fnm和第四探针g11,g12,...,gnm。也就是说,可以通过与形成第一探针d11,d21,...,dnm和第二探针e11,e21,...,enm基本相同的方法来形成第三探针和第四探针,除了设置在第一探针d11,d21,...,dnm和第二探针e11,e21,...,enm之间的第三探针f11,f12,...,fnm和第四探针g11,g12,...,gnm是以Y方向布置的。此外,可以以与参考图3F至图3J说明的相同的方式来形成第一金属互连a1,a2,...,an和第二金属互连b1,b2,...,bn。
在通过上述方法形成如图5中所示的第一探针d11,d21,...,dnm、第二探针e11,e21,...,enm、第三探针f11,f12,...,fnm、第四探针g11,g12,...,gnm、第一金属互连a1,a2,...,an以及第二金属互连b1,b2,...,bn之后,可以以与参考图3K说明的相同的方式形成探针衬底。因而,将省略对制造探针阵列的方法的详细说明。
现在将参考图5和图6A至6F说明根据本专利公开的创造性原理制造存储介质的示例性方法。参考图5和图6A,制备存储衬底400。例如,该存储衬底400可以是具有绝缘表面的硅衬底。可以在存储衬底400上形成模制绝缘层403。可以使该模制绝缘层403形成图案,从形成多个第一槽403a。例如,可以在X方向上形成m个第一槽403a。可以形成第一槽隔片406以覆盖第一槽403a的侧壁。
参考图5和6B,可以在具有该第一槽隔片406的存储衬底400上形成第一导电层,并然后将其平坦化,直至露出模制绝缘层403的顶部表面。结果,可以形成第一下电极409。随后,如图6C中所示,可以使该模制绝缘层403形成图案,从而在第一下电极409之间形成第二槽412。
参考图5和图6D,可以形成第二槽隔片415,以覆盖第二槽412的侧壁。之后,可以在具有第二槽隔片415的存储衬底400上形成第二导电层418。随后,如图6E中所示,可以将该第二导电层418平坦化,以形成第二下电极419。此处,可以将该第二导电层418平坦化,直至去除了该第一和第二槽隔片406和415的上部区域。结果,可以防止该第一和第二下电极409和419之间的短路。因此,该第一和第二下电极409和419间的距离可以小于光刻工艺中的分辨率极限。
参考图5和图6F,可以在具有该第一和第二下电极409和419的存储衬底400上形成数据存储元件421。该数据存储元件421可以由铁电材料、阻抗存储材料、聚合物或任何其他合适材料形成。该数据存储元件421可以与第一和第二下电极409和419自对准地形成。举例来说,在使用CMP技术将第二导电层418平坦化以露出槽隔片406和415的顶部表面,且利用回刻工艺刻蚀下电极409和419以露出槽隔片406和415的中间区域后,可以在下电极409和419上有选择地形成数据存储元件421。换句话说,可以形成数据存储元件421,使得数据存储元件412具有比槽隔片406和415的顶部表面低的顶部表面。
可以以与参考图5和图6A至6F说明的相同的方式形成图1中所示的下电极C1,C2,...,Cm。因此,在参考图6A至图6F说明的方法中,省略了形成第二下电极419的方法。因而,由于制造包括图1中所示的下电极C1,C2,...,Cm的存储介质的方法可以容易地从参考图5以及图6A至图6F说明的方法中推出,因此在此省略了对其详细说明。
上文中已经解释了多种根据本专利公开的创造性原理制造探针阵列和存储介质的方法。现在,将说明根据本专利公开的创造性原理制造的探针阵列结构的实施例。
首先,将参考图1和图2I说明探针阵列结构的示例性实施例。参考图1和图2I,第一探针16和第二探针30设置在探针衬底36下。如图1所示,该第一和第二探针16和30被二维地布置。第一探针16可以具有与第二探针30不同的高度。例如,第二探针30可以具有比第一探针16的第一高度高的第二高度。在该实施例中,第一和第二探针16和30可以形成平的底部表面。
第一金属互连18可以设置在第一探针16和探针衬底36之间,而第二金属互连33可以设置在第二探针30和探针衬底36之间。第二金属互连33可以处于比第一金属互连18高的水平上。第二模制绝缘层21可以插入在该第一金属互连18和探针衬底36之间。
下面,将参考图1和图3K说明根据本专利公开的创造性原理的探针阵列结构的另一示例性实施例。参考图1和图3K,第一探针116和第二探针125布置在探针衬底152下。如图1中所示,第一和第二探针116和125被二维地布置。第一金属互连139可以设置在第一探针116和探针衬底152之间,而第二金属互连149可以设置在第二探针125和探针衬底152之间。该第一和第二金属互连139和149间的距离可以比光刻工艺中分辨率极限小。可以在Y方向上布置的第一探针116之间设置第三探针,且可以在Y方向上布置的第二探针125间设置第四探针。结果,可以形成包括参考图5说明的探针的探针阵列。
下面,将参考图5和图6F说明根据本发明示例性实施例的存储介质。参考图5和图6F,可以在存储衬底400上形成多个第一下电极409。可以在该第一下电极409之间设置第二下电极419。由于已经参考图5详细说明该第一和第二下电极409和419,此处将不对其详细说明。
下面,将参考图7、图8A和8B以及图9A至图9D,说明根据本专利公开的创造性原理的存储器件组件以及从存储器件中读取数据/将数据写入到存储器件的示例性方法。
图7示出根据本发明示例性实施例的存储器件组件的布局,图8A是根据本发明示例性实施例的存储介质的一部分的放大图,图8B是根据本发明示例性实施例的探针阵列的一部分的放大图,而图9A至图9D是示出根据本发明示例性实施例的读取/写入数据的方法的平面图。在图8A和8B以及图9A至图9D中,如图标记“C”表示数据存储元件的一部分,“DS”表示定义在该数据存储元件的表面上的数据存储区域,“A”表示第一金属互连,“B”表示第二金属互连,而“D”和“E”表示探针。数据存储区域“DS”是与探针阵列的探针对应的区域。每一数据存储区域“DS”的表面被划分成四个象限p1,p2,p3和p4,其每一都具有被定义为二进制数位部分的中央部分。
参考图7、图8A和8B以及图9A至图9D,探针阵列300设置成与存储介质302相对。具体的,探针阵列300的探针衬底306与存储介质302的存储衬底308对准,使得设置在探针衬底306下的探针310与存储衬底308上形成的数据存储元件对准,从而形成存储器件。由于上文中已经解释了探针阵列和存储介质的各部件,因而在此将省略对其详细说明。
控制单元304可以操纵探针阵列302的探针衬底306或者存储介质302的存储衬底308。控制单元304可以包括关于设置在数据存储区域“DS”中的二进制数位部分的位置的数字化的信息。包括数字化的位置信息的控制单元304可以移动探针衬底306或者存储衬底308,使得与一个数据存储区域“DS”对应的探针定位在这四个象限p1,p2,p3和p4之一上,例如,二进制数位部分。如图9A至图9D中所示,控制单元304可以移动探针衬底306或存储衬底308,使得所选择的探针310定位在从四个象限p1,p2,p3和p4中选定的象限上。该探针衬底或存储衬底移动的距离可以是50nm或更低。
控制单元304可以将电信号发送到金属互连或下电极。从而,在探针定位在从四个二进制数位部分选择的二进制数位部分上后,控制单元304可以施加电压到定位在所选择的二进制数位部分上的探针,使得可以从所选择的二进制数位部分读取数据或在所选择的二进制数位部分中写入数据。
可以通过控制单元304来实现探针到从四个象限p1,p2,p3和p4中选择的象限的移动。控制单元可以包括这四个象限p1,p2,p3和p4的数字化的位置信息。例如,这四个象限p1,p2,p3和p4的数字化的位置信息可以是(0,0),(0,1),(1,0)和(1,1)。因此,由于控制单元304可以将探针移动到设置在数据存储区域“DS”中的期望的二进制数位部分,因此该存储器件可以随机地访问数据。
在某些实施例中,探针可以仅在数据区域“DS”内移动。由于探针可以以比特单位移动,因此探针可以仅仅必须移动非常短的距离以到达数据存储区域“DS”的所选择二进制数位部分。探针间的距离可以小于光刻工艺中的分辨率极限。因此,由于探针仅需要移动较短的距离,故可以增加存储器件的耐久性。结果,尽管根据本发明的存储器件的某些实施例可能不使用用于沿z-轴移动探针的悬臂,但是该存储器件仍可以是象常规设备一样耐久的。因而,可以以较高的速度从该存储器件读取数据或将数据写入到该存储器件,并且可以随机访问数据。
由于本发明某些实施例的探针可以以非常高的密度布置,因而,采用这些探针的存储器件可以不需要用于操作的控制单元。代之以,根据本发明可以提供一种新颖的存储器件,其中探针固定于数据存储区域“DS”上。尽管这种新颖的存储器件可能以比采用控制单元时低的密度存储数据,但是可以极大地降低制造成本。
在此已经公开了本发明的示例性实施例,并且尽管采用了特定术语,但是它们被用于且仅应在通常和描述性的意义上解释,而不是出于限制的目的。因此,本领域普通技术人员将理解,可以进行多种形式和细节上的变化而不脱离如附图权利要求中提出的本发明的精神和范围。
Claims (40)
1.一种制造探针阵列的方法,包括:
在牺牲衬底上形成在行和列的方向上二维地布置的第一探针;
在以行方向布置的第一探针之间形成第二探针;
在第一探针和第二探针之上形成探针衬底;以及
去除该牺牲衬底。
2.如权利要求1所述的方法,进一步包括:形成该第一和第二探针,使得该第一和第二探针间的距离小于光刻工艺的分辨率极限。
3.如权利要求1所述的方法,其中,形成第一探针包括:
在该牺牲衬底上形成模制绝缘层;
使该模制绝缘层形成图案,从而形成露出该牺牲衬底的第一孔;
在具有该第一孔的牺牲衬底上形成第一导电层;以及
将该第一导电层平坦化。
4.如权利要求3所述的方法,进一步包括:在形成该第一孔之后,形成第一孔隔片,以覆盖该第一孔的侧壁。
5.如权利要求3所述的方法,其中形成所述第二探针包括:
使该模制绝缘层形成图案,从而形成露出该牺牲衬底的第二孔;
在具有该第二孔的牺牲衬底上形成第二导电层;以及
将该第二导电层平坦化。
6.如权利要求5所述的方法,进一步包括:在形成该第二孔之后,形成第二孔隔片,以覆盖该第二孔的侧壁。
7.如权利要求5所述的方法,其中,该模制绝缘层包括:顺序层叠的下模制绝缘层、平坦化阻挡层以及上模制绝缘层,在第二导电层的平坦化期间去除该上模制绝缘层。
8.如权利要求1所述的方法,其中,该第一和第二探针每一个的顶部表面具有等于或大于其底部表面的面积。
9.如权利要求1所述的方法,在形成该探针衬底之前进一步包括:
形成第一金属互连,以覆盖以列方向布置的第一探针;以及
在该第一金属互连之间形成第二金属互连,以覆盖该第二探针。
10.如权利要求9所述的方法,其中形成第一金属互连包括:
在具有该第一和第二探针的牺牲衬底上形成金属间介质层;
使该金属间介质层形成图案,从而形成露出以列方向布置的第一探针的第一槽;
形成第一槽隔片以覆盖该第一槽的侧壁;
在具有该第一槽隔片的牺牲衬底上形成第一金属层;以及
将该第一金属层平坦化。
11.如权利要求10所述的方法,其中形成第二金属互连包括:
使该金属间介质层形成图案,从而在该第一金属互连间形成露出第二探针的第二槽;
形成第二槽隔片以覆盖该第二槽的侧壁;
在具有该第二槽隔片的牺牲衬底上形成第二金属层;以及
将该第二金属层平坦化。
12.如权利要求1所述的方法,在形成该探针衬底之前进一步包括:
在列方向上布置的第一探针间形成第三探针;以及
在列方向上布置的第二探针间形成第四探针。
13.如权利要求12所述的方法,在形成该第四探针之后进一步包括:
形成第一金属互连,以覆盖以列方向布置的第一和第三探针;以及
在该第一金属互连之间形成第二金属互连,以覆盖该第二和第四探针。
14.如权利要求1所述的方法,其中形成探针步包括:
在该牺牲衬底上形成第一模制绝缘层;
形成穿透该第一模制绝缘层的第一探针;
形成第一金属互连,以覆盖以列方向布置的第一探针;
在具有该第一金属互连的该牺牲衬底上形成第二模制绝缘层;
在以行方向布置的第一探针间形成第二探针,其中各第二探针被形成为穿过该第二模制绝缘层和第一模制绝缘层;以及
形成第二金属互连,以覆盖以列方向布置的第二探针。
15.如权利要求14所述的方法,其中形成第一探针包括:
使该第一模制绝缘层形成图案,从而形成露出该牺牲衬底的第一孔;
形成第一孔隔片,以覆盖该第一孔的侧壁;
在该第一模制绝缘层上形成第一导电层,以填充该第一孔;以及
将该第一导电层平坦化。
16.如权利要求14所述的方法,其中形成第二探针包括:
使该第二模制绝缘层和第一模制绝缘层形成图案,从而形成露出该牺牲衬底的第二孔;
在具有该第二孔的该牺牲衬底上形成第二导电层;以及
将该第二导电层平坦化。
17.一种制造存储器件的方法,包括:
在存储衬底上形成数据存储元件;
在牺牲衬底上形成探针;
在探针上形成探针衬底;
去除该牺牲衬底;以及
将该探针衬底和存储衬底对准,以使得数据存储元件被设置成对着探针。
18.如权利要求17所述的方法,其中形成探针的方法还包括:
在该牺牲衬底中形成第一、第二、第三和第四探针;
形成第一金属互连,以覆盖在列方向布置的第一和第三探针;以及
在该第一金属互连间形成第二金属互连,以覆盖该第二和第四探针。
19.如权利要求17所述的方法,进一步包括:在形成该数据存储元件之前形成多个下电极。
20.如权利要求17所述的方法,其中,该数据存储元件是由选自包括铁电材料、阻抗存储材料以及聚合物的组的一种构成的。
21.如权利要求17所述的方法,进一步包括:在形成该数据存储元件之前,形成与列方向平行的线形下电极。
22.如权利要求17所述的方法,进一步包括:在与该牺牲衬底相对的探针上形成探针衬底。
23.一种探针阵列,包括:
在行和列方向上二维地布置的第一探针;
设置在以行方向布置的第一探针之间的第二探针,该第一和第二探针之间的距离小于光刻工艺中分辨率极限;以及
设置在该第一和第二探针上的探针衬底。
24.如权利要求23所述的探针阵列,进一步包括:
第一金属互连,其设置在该探针衬底和列方向上布置的第一探针之间;以及
第二金属互连,其设置在该探针衬底和列方向上布置的第二探针之间。
25.如权利要求23所述的探针阵列,进一步包括:
第三探针,其设置在以列方向布置的第一探针之间,该第一和第三探针间的距离小于光刻工艺中的分辨率极限;以及
第四探针,其设置在以列方向布置的第二探针之间,该第二和第四探针间的距离小于光刻工艺中的分辨率极限。
26.如权利要求23所述的探针阵列,其中每一第一探针具有第一高度,而每一第二探针具有大于该第一高度的第二高度。
27.一种存储器件,包括:
存储衬底;
数据存储元件,其设置在该存储衬底上并具有多个数据存储区域;
探针衬底,其在该数据存储元件之上;以及
探针,其定位在该数据存储元件上,并且与存储衬底对准。
28.如权利要求27所述的存储器件,其中探针包括:
第一探针,其设置在该数据存储元件上,固定在该探针衬底下,且在行和列方向上二维地布置;以及
第二探针,其设置在该探针衬底之下的第一探针之间,该第一和第二探针之间的距离小于光刻工艺中的分辨率极限。
29.如权利要求28所述的存储器件,进一步包括:
第三探针,其设置在以列方向布置的第一探针之间,该第一和第三探针间的距离小于光刻工艺中的分辨率极限;以及
第四探针,其设置在以列方向布置的第二探针之间,该第二和第四探针间的距离小于光刻工艺中的分辨率极限。
30.一种存储器件组件,包括:
数据存储元件,其设置在存储衬底上且具有多个数据存储区域;
探针衬底,其在该数据存储元件上;
第一探针,其定位在该数据存储元件上,固定在该探针衬底下,并且在行和列方向上二维地布置;
第二探针,其设置在该探针衬底之下的第一探针之间,该第一和第二探针之间的距离小于光刻工艺中分辨率极限;以及
控制单元,其用于移动该探针衬底或存储衬底。
31.如权利要求30所述的存储器件组件,其中,该第一和第二探针对应于各数据存储区域,每一数据存储区域的表面被划分成多个象限,并且所述多个象限的每一个的中央部分是二进制数位部分。
32.如权利要求31所述的存储器件组件,其中,每一数据存储区域被划分成四个象限。
33.如权利要求31所述的存储器件组件,其中,该控制单元移动探针衬底或存储衬底,使得对应于一个数据存储区域的一个探针定位在从该数据存储区域的多个象限中选择的一个上。
34.如权利要求34所述的存储器件组件,其中,该探针衬底或存储衬底移动的距离是50nm或更低。
35.如权利要求31所述的存储器件组件,其中,该控制单元包括设置在该数据存储区域中的二进制数位部分的数字化位置信息。
36.如权利要求30所述的存储器件组件,进一步包括:
线形下电极,其设置在该存储衬底和数据存储元件之间;以及
线形金属互连,其横跨该下电极设置在该探针衬底和该第一和第二探针之间。
37.一种从存储器件读取数据/将数据写入存储器件的方法,包括:
在具有多个数据存储区域的数据存储元件上,在行和列方向上二维地布置探针,其中,所述探针对应于各数据存储区域,每一数据存储区域的表面被划分成多个象限,并且所述多个象限的每一个的中央部分是二进制数位部分。
38.如权利要求37所述的方法,进一步包括:
移动所述探针,使得探针之一与该多个二进制数位部分之一对准;以及
通过施加电压到定位在所选择的二进制数位部分上的探针,从所选择的二进制数位部分读取数据/将数据写入到所选择的二进制数位部分中。
39.一种制造探针阵列的方法,包括:
形成布置在牺牲衬底上的探针;
在探针上形成探针衬底;以及
去除该牺牲衬底。
40.如权利要求39所述的方法,进一步包括:形成多个探针,使得探针间的距离小于光刻工艺中分辨率极限。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060021479A KR100702032B1 (ko) | 2006-03-07 | 2006-03-07 | 고밀도 프로브 어레이, 상기 프로브 어레이를 갖는 스토리지 소자 및 이들의 제조방법들 |
KR10-2006-0021479 | 2006-03-07 | ||
KR1020060021479 | 2006-03-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101034573A true CN101034573A (zh) | 2007-09-12 |
CN101034573B CN101034573B (zh) | 2011-04-06 |
Family
ID=38478315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100854990A Expired - Fee Related CN101034573B (zh) | 2006-03-07 | 2007-03-07 | 高密度探针阵列 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7583095B2 (zh) |
KR (1) | KR100702032B1 (zh) |
CN (1) | CN101034573B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847723A (zh) * | 2011-07-06 | 2017-06-13 | 塞莱敦体系股份有限公司 | 具有一探针装置的测试系统及转位机构 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080318086A1 (en) * | 2007-06-19 | 2008-12-25 | Nanochip, Inc. | Surface-treated ferroelectric media for use in systems for storing information |
US20080316897A1 (en) * | 2007-06-19 | 2008-12-25 | Nanochip, Inc. | Methods of treating a surface of a ferroelectric media |
CN110136617B (zh) * | 2019-05-15 | 2022-11-11 | 业成科技(成都)有限公司 | 探针及其制作方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2782291B2 (ja) * | 1990-08-30 | 1998-07-30 | キヤノン株式会社 | 強誘電性液晶カラーパネル |
JPH081444B2 (ja) * | 1992-04-22 | 1996-01-10 | 株式会社日本マイクロニクス | プローブ組立体 |
US6690186B2 (en) * | 1994-07-07 | 2004-02-10 | Tessera, Inc. | Methods and structures for electronic probing arrays |
CN1208624C (zh) * | 1996-05-17 | 2005-06-29 | 福姆法克特公司 | 用于制造互连元件的方法 |
TW341747B (en) * | 1996-05-17 | 1998-10-01 | Formfactor Inc | Techniques of fabricating interconnection elements and tip structures for same using sacrificial substrates |
TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
KR100280544B1 (ko) * | 1998-12-31 | 2001-03-02 | 김영환 | 반도체 웨이퍼 검사용 프로브카드 |
JP4017058B2 (ja) | 1999-05-31 | 2007-12-05 | 誠 石田 | プローブおよびこれを備えたセンサ |
KR100379415B1 (ko) | 2000-01-13 | 2003-04-10 | 엘지전자 주식회사 | 강유전체 기록 매체 및 그 제조 방법 |
KR100397399B1 (ko) * | 2001-02-22 | 2003-09-13 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정 표시 장치 및 그의 제조 방법 |
KR100415611B1 (ko) * | 2001-05-24 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법 |
JP3939140B2 (ja) * | 2001-12-03 | 2007-07-04 | 株式会社日立製作所 | 液晶表示装置 |
KR100870660B1 (ko) * | 2001-12-31 | 2008-11-26 | 엘지디스플레이 주식회사 | 패널의 합착력이 향상된 액정표시소자 및 제조방법 |
US7241689B2 (en) * | 2003-02-04 | 2007-07-10 | Microfabrica Inc. | Microprobe tips and methods for making |
US20060108678A1 (en) | 2002-05-07 | 2006-05-25 | Microfabrica Inc. | Probe arrays and method for making |
JP3966514B2 (ja) | 2002-05-23 | 2007-08-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置、および記憶装置を操作する方法 |
JP3990232B2 (ja) | 2002-08-26 | 2007-10-10 | Necエンジニアリング株式会社 | プローブカードのプローブテストヘッド構造 |
KR20040042387A (ko) | 2002-11-14 | 2004-05-20 | 엘지전자 주식회사 | 탐침형 정보 저장 장치용 기록매체의 제조방법 |
JP2004213751A (ja) | 2002-12-27 | 2004-07-29 | Sony Corp | 2次元メモリおよびマルチプローブ2次元メモリシステム |
-
2006
- 2006-03-07 KR KR1020060021479A patent/KR100702032B1/ko not_active IP Right Cessation
- 2006-08-15 US US11/464,571 patent/US7583095B2/en not_active Expired - Fee Related
-
2007
- 2007-03-07 CN CN2007100854990A patent/CN101034573B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847723A (zh) * | 2011-07-06 | 2017-06-13 | 塞莱敦体系股份有限公司 | 具有一探针装置的测试系统及转位机构 |
Also Published As
Publication number | Publication date |
---|---|
US20070210812A1 (en) | 2007-09-13 |
KR100702032B1 (ko) | 2007-03-30 |
CN101034573B (zh) | 2011-04-06 |
US7583095B2 (en) | 2009-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5960369B1 (ja) | 階段構造を含む半導体デバイスおよびこれに関連する方法 | |
US20200152263A1 (en) | Memory device architecture | |
CN101971336B (zh) | 三维六边形矩阵存储器阵列和制造方法 | |
US8969923B2 (en) | Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning | |
US8891280B2 (en) | Interconnection for memory electrodes | |
KR101663354B1 (ko) | 수직 비트 라인들 및 워드 라인들의 효율적인 디코딩으로 엘리먼트들을 판독/기입하는 3d 어레이를 갖는 비휘발성 메모리 | |
CN1901232A (zh) | 非易失性存储单元和制造非易失性存储单元的方法 | |
CN1845329A (zh) | 半导体存储器件中的布设结构及其布设方法 | |
CN101034573A (zh) | 高密度探针阵列 | |
JP2008182252A (ja) | スタックにおける電気的相互垂直接続 | |
CN1369908A (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
CN1773711A (zh) | 多位非易失性存储器件及其操作方法和制造方法 | |
TWI723737B (zh) | 半導體記憶裝置 | |
CN1435887A (zh) | 可提高位线耐压的非易失性半导体存储器 | |
JP2011035169A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN1959990A (zh) | 耦合电容器及使用其的半导体存储器件 | |
CN1171855A (zh) | 存储器设备 | |
US20080181007A1 (en) | Semiconductor Device with Reduced Structural Pitch and Method of Making the Same | |
CN1518114A (zh) | 半导体存储器 | |
CN1582481A (zh) | 存储结构的电极、方法和设备 | |
CN1215562C (zh) | 双位元非挥发性存储器的结构与制造方法 | |
CN1959940B (zh) | 部分半导体组件的形成方法 | |
KR20220139988A (ko) | 메모리 디바이스의 제조 방법 및 이를 통해 제조된 메모리 디바이스 | |
KR100880098B1 (ko) | 메모리 장치 및 메모리 장치의 제조 방법 | |
CN113517312B (zh) | 三维存储器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20130307 |