CN101032193A - Pcb基板制造工艺中的微孔形成的评估 - Google Patents

Pcb基板制造工艺中的微孔形成的评估 Download PDF

Info

Publication number
CN101032193A
CN101032193A CNA2005800334139A CN200580033413A CN101032193A CN 101032193 A CN101032193 A CN 101032193A CN A2005800334139 A CNA2005800334139 A CN A2005800334139A CN 200580033413 A CN200580033413 A CN 200580033413A CN 101032193 A CN101032193 A CN 101032193A
Authority
CN
China
Prior art keywords
capture pad
pore openings
micropore
printed circuit
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800334139A
Other languages
English (en)
Inventor
阿赫桑·布哈里
查兰·古鲁默西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101032193A publication Critical patent/CN101032193A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N17/00—Investigating resistance of materials to the weather, to corrosion, or to light
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Engineering & Computer Science (AREA)
  • Pathology (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Molecular Biology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Ecology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Environmental Sciences (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的实施例包括评估基板制造工艺中的微孔形成的方法和系统。在本发明的一个实施例中，穿过多层印刷电路板(PCB)基板的顶部电介质层钻出微孔开口，对包括向下到导电层中的定位焊盘的微孔开口的多层印刷电路板基板进行去污；对微孔开口的定位焊盘进行连续电化学还原分析以确定在微孔开口的底部是否存在污染。如果发现污染，则停止生产并采取适当的动作以推定污染源。如果没有任何的污染，则可以利用无电镀的晶种层镀覆微孔以及PCB基板的其余电路，随后进行电镀。

Description

PCB基板制造工艺中的微孔形成的评估
技术领域
本发明的实施例主要涉及印刷电路板(PCB)的制造，具体而言，涉及印刷电路板(PCB)的基板中的微孔形成工艺的评估。
背景技术
正当制造技术迅速变化以便为集成电路提供更大密度的时候，印刷电路板(也被称为印刷线路板)的制造却在提供更大的密度方面发展相对缓慢。包括不止一层由诸如铜的导电材料制成的导电互连层的多层印刷电路板很普遍。
在印刷电路板的制造中的一个技术发展是微通孔或微孔(这里有时将其简化表示为u孔)。微孔是将印刷电路板的外部导电层连接到最近的内部导电层的孔或开口。由于微孔和其连接的焊盘的直径很小，所以设计者能够提高印刷电路板的电路密度。而这可以导致电子产品的尺寸减小、成本降低。
虽然微孔导致更大的电路密度，但它也增加了制造多层印刷电路板的复杂度，使得微孔的可靠性变得非常重要。常规的微孔可靠性测试在制造工艺的线尾(end of line，“EOL”)进行。线尾测试可能太迟而来不及执行纠正动作以纠正微孔缺陷。在这种情况下，在线尾具有微孔缺陷的印刷电路板可能不得不报废。
另外，当基板承受更高的热冲击时，弱微孔界面可能开始破裂并分层，导致开路失效。弱微孔界面产生的根本原因通常是在执行除污工艺之后由于树脂残留物或铜(Cu)焊盘的氧化而引起的微孔底部处的污染。
以前，在制造工艺中在到达线尾之前，能够用来实时检测这种微孔污染并包含任何污染问题的监测或监测器非常少。也就是说，以前在无电(“Eless”)镀之前没有在线检测器以检测微孔焊盘的污染。当前的微孔可靠性监测器，即“Via Pop”和“R-Shift”，一般在线尾(EOL)执行，使得难以实时抑制偏差(如污染问题)。“Via Pop”是用在微孔被形成、去污和电镀而后剥落时的监测器。如果由于任何的污染(例如形成得较差的微孔)而引起微孔没有紧紧地附着到定位焊盘，则在与很好地附着到定位焊盘的好微孔相比时，其损坏的机会很高。“R-Shift”(电阻变化)是用在基板在线尾(EOL)受压时的监测器。基板受压之前和之后分别测量微孔的电阻。如果微孔电阻的变化超过10％，则该微孔被认为在附着管芯时有很高的分层和可靠性失效的风险。在用于组装印刷电路板的制造工艺中，一般在微孔工艺完成之后，需要四到五周的时间使PCB基板到达线尾。而且，当前的在线监测器不总是检测潜在的与微孔相关的问题。目前在线尾使用的监测器只能在每百万缺陷数(dpm)的水平上检测缺陷，而不能捕捉或检测任何微孔的总污染。
微孔可靠性可能是一个以至于使印刷电路板基板的生产线必须停下来以判定失效原因的问题。另外，如果临界元件(marginal unit)被发送到终端用户并在现场失效，则将会对公司的质量标准产生巨大影响。
附图说明
图1A示出典型的具有微孔的多层印刷电路板的顶视图；
图1B示出典型的包括具有微孔的多层印刷电路板基板的封装集成电路的剖视图；
图2A示出多层印刷电路板中的微孔的放大顶视图；
图2B示出多层印刷电路板中的微孔的放大截面图；
图3示出根据本发明实施例的微孔形成方法的原理框图；
图4A-4F示出微孔的结构形成的放大截面图；图5示出包括表示利用连续电化学还原分析(SERA)对除污后不同时间内的铜氧化进行的测量的曲线的曲线图；
图6示出包括表示利用连续电化学还原分析(SERA)来检测污染的典型测量的曲线的曲线图；
图7示出包括表示利用连续电化学还原分析(SERA)对污染微孔和未污染微孔进行的测量的一对曲线的曲线图；
图8示出用于检测微孔中的污染的典型连续电化学还原分析(SERA)系统的结构图。
具体实施方式
在下面对本发明的实施例进行的具体说明中，阐述很多具体细节，以彻底理解本发明。然而，对于本领域技术人员来说，很明显无需这些具体细节就可以实施本发明的实施例。在其它情况下，没有对公知的方法、步骤、器件和电路进行具体的说明，以免对本发明实施例的方案造成不必要的含混不清。
一般地，本发明的实施例使用连续电化学还原分析(SERA)监控多层印刷电路板的基板制造工艺中的微孔的可靠性。SERA是一种电化学工艺，其通常用于确定可以预测印刷电路板的表面触点和通孔的可焊性以及与集成电路的引线键合焊盘的引线键合性的各种涂层参数。通常，在一个测试件上隔离小的、明确限定的区域并施加电流以氧化其表面材料。在相应于氧化物的出现产生一系列平台的时间内纪录下电势。电压电平确定存在的材料，而处在每一个电平上的时间测量存在的量。通过电平相对于时间的图形表示，可以确定存在涂层污染、涂层厚度问题、涂层孔隙度、或者组分问题。常规地，SERA测试被视为表面分析工具，其使用氧化还原(Red-Ox)反应检测并量化表面情况，例如氧化物、硫化物、树脂残留物等。已经确定SERA可以用于检测有机污染和铜氧化物(氧化铜CuO和一氧化二铜Cu2O)。现在SERA可以用作微孔可靠性的破坏性或者非破坏性的在线测试技术。
在本发明的一个实施例中，提供一种方法，该方法包括：穿过多层印刷电路板基板的顶部电介质层钻出微孔开口；对包括向下到导电层中的定位焊盘的微孔开口的多层印刷电路板基板进行去污；以及对微孔开口内的定位焊盘进行连续电化学还原分析以确定在微孔开口中是否发现了污染物。如果发现了污染物，该方法还可以进一步包括停止印刷电路板基板的制造工艺，采取修正动作以修正印刷电路板基板的制造工艺，以及重新启动印刷电路板基板的制造工艺。如果发现了污染物，该方法可以更进一步包括报废多层印刷电路板基板。如果在微孔开口中没有发现污染物，该方法可以进一步包括使用籽晶层无电镀覆多层印刷电路板基板，随后在无电镀晶种层上进行电镀。
在本发明的另一个实施例中，提供一种方法，该方法包括：提供具有夹在顶部电介质层和下部电介质层之间的内部导电层的多层印刷电路板基板，该内部导电层包括用于微孔的定位焊盘；穿过定位焊盘上方的顶部电介质层钻出微孔开口；对包括向下到定位焊盘的微孔开口的多层印刷电路板基板进行去污；在微孔开口内进行连续电化学还原分析；以及根据连续电化学还原分析确定印刷电路板基板的制造工艺是否可以继续完成微孔的制造。如果确定印刷电路板基板的制造工艺不能继续，则该方法可以进一步包括停止印刷电路板基板的制造工艺，采取修正动作以修正印刷电路板基板的制造工艺，并重新启动印刷电路板基板的制造工艺。如果发现污染物，则该方法可以进一步包括报废多层印刷线路板基板。
在本发明的另一个实施例中，提供一种包括多层印刷电路板基板和连续电化学还原分析(SERA)设备的系统。多层印刷电路板基板具有在导电层中的定位焊盘上的电介质层中的微孔开口。SERA设备用于评估定位焊盘上的微孔开口内的污染，并包括容器、O型密封圈、容器内的还原溶液、参考电极、工作电极、以及分析器。容器具有耦合到微孔开口周围的多层印刷电路板基板的开口。O形密封垫耦合在开口的边缘和多层印刷电路板基板之间以提供液体密封。容器内的还原溶液在多层印刷电路板基板之上，与微孔开口内的定位焊盘接触。参考电极有一端延伸到还原溶液中。工作电极有一端延伸到还原溶液中。分析器电耦合到定位焊盘、参考电极和工作电极。分析器在电路中产生测试电流，从分析器流过工作电极、还原溶液、定位焊盘，并流回分析器。分析器在测试电流流动的时间段内测试并纪录定位焊盘和参考电极之间的电极电压。测试电流导致定位焊盘上的污染物的连续电化学还原。污染物为氧化铜的形式，包括氧化铜、一氧化二铜，和硫化亚铜中的一种或多种。还原溶液可以为氯化钾(KCl)溶液、氯化钠(NaCl)溶液、或者其它种类的还原溶液。
现在参考图1A，其示出多层印刷电路板(PCB)100A的顶视图。印刷电路板100A包括微孔102A-102I(一般被称为微孔102)以及电路元件104A-104C。电路元件104A-104C可以为集成电路、电阻器、电容器、电感器、变压器，或者其它的无源/有源的电的电路元件。微孔102A-102I中的大部分可以以极小的尺寸形成以形成实际的金属互连，例如微孔102A、102B、102D、以及102G-102I。这些微孔可以被称为互连微孔。
一个或多个微孔可以在尺寸上大于互连微孔以允许它们用作测试监测器，例如图1A所示的微孔102C、102E和102F。这些微孔可以被称为测试微孔。可以将测试微孔设置在印刷电路板100A上的不同位置处，以确定不同位置处的微孔可靠性。例如，将微孔102E设置在印刷电路板100A的中心，而将微孔102F和102C设置在印刷电路板100A的角上。通过使用尺寸更大的测试微孔，可以在技术允许的情况下在尺寸上进一步减小具有最小尺寸的互连微孔。就是说，尺寸更大的微孔(即测试微孔)可以继续用作SERA测试目的，而在尺寸上减小互连微孔。另外，典型的印刷电路板可以包括大量微孔。少数的测试微孔可以用作统计抽样并被测试以表征整个印刷电路板中的所有微孔的可靠性。
现在参考图1B，其示出封装的集成电路110。封装的集成电路110包括多层印刷电路板100B，其具有互连微孔112A和测试微孔112B(一般被称为微孔102)。测试微孔112B可以大于互连微孔112A。封装的集成电路110可以进一步包括集成电路管芯114、耦合在集成电路114和印刷电路板100B之间的焊料块115、以及用于耦合到更大的印刷电路板例如印刷电路板100A的焊球116。封装的集成电路110可以是前面参考图1A讨论的元件104A-104C中的一种。封装的集成电路110可以进一步包括处于集成电路114和印刷电路板100B之间的底填材料117(例如环氧树脂)，以及覆盖在集成电路114和印刷电路板100B之上以密封并使它们免受物理损害的密封剂118。
PCB 100B也可以被称为基板或者印刷电路板基板。无论如何，PCB 100B具有顶面和相对于顶面的底面。除了用以互连导电层的微孔，基板100B可以在一个或多个层上包括布线迹线、电源/接地面等。
集成电路114可以通过多个焊料块115附着到基板100B的顶面。焊料块115可以利用通常被称为受控塌陷(collapse)芯片连接(C4)的工艺在集成电路114和基板100B上设置成两维阵列。导电的焊料块可以传输集成电路114和基板100B之间的电流。
多个焊球116附着到基板100B的底面。可以使焊球116回流以将封装110附着到另外的印刷电路板，例如印刷电路板100A。除了互联导电层的微孔，基板100B可以包括布线迹线，电源/接地面等，其将基板的顶面上的焊料块115电连接到基板100B的底面上的焊球116。由于焊料块115电连接到集成电路114，所以集成电路114可以通过PCB基板100B的多层的布线迹线、电源/接地面、微孔电连接到基板100B的底面上的焊球116。
已经根据发明的实施例分析了印刷电路板100A和100B中的微孔102，从而它们被可靠地形成。
现在参考图2A，其示出微孔102的放大顶视图。当从顶部观察时，微孔102可以在二维上被绘成正方形或者被拉长在二维上成为矩形。在制造中，当从顶部观察时，在二维上微孔可以看起来更趋于圆形或者具有圆角底椭圆形。
微孔102具有可以处在200到300微米的数量级上的尺寸D。随着技术的进步，尺寸D可以变得更小。可以使用更大直径的微孔来形成测试微孔，使得目前的SERA设备可以继续用于更小的互连微孔。例如，测试微孔可以具有250微米的尺寸，而互连微孔可以具有小至50微米的尺寸。尽管尺寸上存在差异，但是测试微孔和互连微孔在结构上类似。
现在参考图2B，其示出包括微孔102的印刷电路板100的横截面。印刷电路板100包括多个互连层202A-202N。至少利用两个互连层来形成微孔。在互连层202A-202N之间可以是电介质层204A-204N。互连层202A-202N可以由诸如金属或者其它导体的导电材料形成。通常，导电材料为用于形成互连层的铜。典型的电介质层204A-204N可以为由日本的Ajinomoto生产的ABF(干膜式介质层)电介质材料(例如，ABF-SH；ABF-GX3和ABF-GX13)或者任何其它的电介质材料。
微孔的结构包括定位焊盘212和外层的接触层210。尽管微孔的尺寸可以为直径D，但是定位焊盘212的尺寸为直径L，其可以大于直径D。定位焊盘212是由与导电层202B相同的材料形成的。在提供(ply)形成微孔102的接触层210的导体层202A之前，根据发明的实施利利用SERA分析定位焊盘212的表面。
现在参考图3，其示出根据本发明的实施例形成微孔102的工艺流程图。在方框302中，微孔的形成由将开口向下钻到多层印刷电路板基板中达到形成了定位焊盘的导电层开始。可以通过激光或者使用反应离子蚀刻来钻开口。
图4A-4B示出激光钻孔的工艺。使用激光束410对铜定位焊盘上的叠层电介质(ABF)层402进行钻孔。铜定位焊盘404由下面的ABF层406支撑。
在方框304中，在激光钻孔之后，污物和树脂残余物遗留在金属触点上，应该在随后的金属电镀之前将其清除。这由被称为去污的预处理工艺来完成。去污仅仅是一个从微孔开口中除去环氧树脂(包括污物)和玻璃纤维以暴露出更多的铜表面并加强稍后由电镀形产的互连的工艺。可以通过诸如干法等离子体蚀刻设备或化学蚀刻的专用去污设备对PCB基板进行去污。图4C-4E示出去污工艺的结果。
在图4C中，在激光钻孔工艺之后，遗留下树脂残余物/ABF残余物412。一旦通过激光钻孔工艺形成微孔开口，微孔底面包括定位焊盘的清洁在电镀无电镀铜的晶种层之前就变得很重要。如果在无电镀之前没有除去微孔底面的任何污染，则可以导致弱的界面而产生微孔失效。在微孔中将铜的氧化水平抑制到最低水平也很重要。
在图4D中，在激光钻孔工艺过程中就地将树脂/ABF残余物412的大部分初步清除掉并将其降低到表面污染物414。
在图4E中，作为去污工艺的结果，基本上将微孔开口416清除干净使其降至定位焊盘404。
在方框308中，在线监测器用于进行微孔质量分析。在方框304的去污工艺之后，根据本发明的实施例进行微孔表面/污染分析。一般地，使用连续电化学还原分析(SERA)进行方框308中的微孔表面/污染分析。根据印刷电路板基板的微孔暴露的时间多少，孔底表面可能被氧化，如图4D所示。如果是这种情况，在方框308中进行的微孔表面/污染分析可以检测表面污染物以确定PCB基板及其中的微孔的形成是否应该继续。
接下来在判断框309中，确定在方框308中进行的微孔可靠性分析是否检测到表面污染物。如果在判断框309中没有发现污染物，则程序流程转向方框311，其中通过无电(Eless)镀镀覆外部接触层。无电镀包括使用镀覆的晶种层以允许随后的电镀工艺。
图4F示出形成接触层418以将外层耦合到内层定位焊盘404。在多层印刷电路板基板中完成微孔102的形成之后，可以将其它的制造工艺应用于多层印刷电路板基板。
如果在框图309中确定发现了污染物，则工艺流程转到方框313，其中停止PCB基板的制造工艺。然后在方框315中，对工艺采取修正动作以避免污染。在方框317中，批量的作为含有污染物的半成品(WIP)的PCB基板可能被报废掉。在方框315中采取修正动作以修正制造工艺之后，PCB基板的制造工艺可以重新启动。某些批次的PCB基板可以是处于制造工艺中的不同阶段的WIP，并且可以在生产线中的早于其它批次的PCB基板的位置开始。
现在参考图5，在曲线图500中示出曲线502、504、506和508。曲线502-505示出印刷电路板可以在如图3所示的方框304的去污后的制造工艺中在线等候的不同的时间段。曲线502示出两小时后的铜氧化形成的SERA分析。曲线503示出二十四个小时后的铜氧化的SERA分析。曲线504示出一段四十八个小时的时间后的铜氧化的SERA分析。曲线505示出一段六十个小时的时间后的铜氧化的SERA分析。曲线502-505示出在方框304的去污工艺之后(即去污后)印刷电路板等待的时间越长，定位焊盘上的铜氧化和表面污染物的量就越多。即，暴露定位焊盘的未完成的微孔等待的时间越长，完成后的微孔102的可靠性就越低。如果可能，优选在去污工艺之后迅速地完成微孔的形成。
现在参考图6，曲线图600中的曲线601示出典型的SERA分析。随着X轴上的时间增加，测量电势或电压。在给定时间段内，随着电压的绝对值增加，该曲线表示电阻的增大。这是因为金属导体的厚度由于金属的消耗而减小。金属的横截面的减小导致电阻的增大。然而，如果电压的绝对值在给定的时间段内保持大体恒定，如曲线600中的平稳段所示，这表明在金属的电阻没增加时可能发生污染物的减少。
在曲线601上的点602，与活性剂的反应开始。在沿着曲线601的点604处的平稳段期间，在过渡时间内在污染物中发生还原反应过程。在点606，沿着曲线601随着电压幅度的增大，达到反应过程的终点并且消耗额外的金属。在沿着曲线601的点608处的最后平稳段，因为没有更多的金属以备消耗所以发生析氢。
现在参考图7，曲线图700示出曲线701A和曲线701B。曲线701A和曲线701B作为使用SERA分析进行的电压测量最初沿着相同的路径前进。起初，沿着704处的平稳段，每一条曲线都经历了氧化亚铜的还原。而后随着电阻率的增大每一条曲线进一步延伸，直到电压幅度大约为0.6伏时，曲线开始分开。
SERA分析的曲线701A表示没有氧化铜和硫化亚铜的最终污染物(close contaminant)的可靠微孔。曲线701B表示因为包括的氧化铜和硫化亚铜的总污染物而不可靠的失效微孔。
从曲线的分开处开始，曲线701A的电阻继续增大，没有经历任何的平稳段，直到在大约100秒时达到析氢平稳段710。从这时候开始其沿着平稳段710经历析氢。
曲线701B在分开处经历平稳段，在平稳段706处表示的氧化铜的总污染物。曲线701B随后进一步经历电阻率的增大到幅度为0.8伏特处，直到达到幅度大约为0.9伏特处的平稳段，在此处使硫化亚铜的总污染物减少。曲线701B而后进一步随着电阻率的增大延伸到大约300秒处，在此处随后沿着平稳段710发生析氢，并且曲线701A和曲线701B再次重合。通过曲线图700，可以很容易地基于曲线701A和701B的差异检测出微孔是否被可靠地形成。
现在参考图8，其示出评估微孔102的可靠性的典型系统。该系统包括一套SERA设备800，例如由ECI Technology制造的型号为QC-100 SURFACESCAN的质量控制设备，用以分析PCB基板100。SERA设备800是相对便宜的用于微孔可靠性的在线测试非常有效的设备。
在图3所示的方框308中在去污之后和无电镀之前分析PCB基板100，微孔是如图4E所示的半成品。图8所示的PCB基板上的参考标记与在图4E中使用的参考标记相一致。图8所示的PCB基板100具有向下到导电层202B中的定位焊盘404的微孔开口416。回忆该微孔可以作为测试微孔，通到SERA设备800可以与其连接的PCB基板100的触点802。
SERA设备800可以包括下底开口的容器804，在其底部边缘具有O形环806，其可以用来紧靠着PCB基板进行密封。容器804还可以包括连通的腔体820，其具有多孔的玻璃熔块822以部分隔离参考电极824。将容器804设置在PCB基板100上，环绕微孔开口416以使O形环可以环绕其密封。容器804可以安全地固定在PCB基板100上，使得在SERA分析的过程中由环绕微孔开口416的O形环806保持紧密的密封。利用液密密封圈，可以将还原溶液808通过开口810加入到容器804中。
还原溶液808可以是与焊接系统相容的电解液，例如适用于Cu-Sn-Pb系统的硼酸盐缓冲溶液(例如，9.55g/L的硼酸钠和6.18g/L的pH值为8.4的硼酸)。许多种其它的电解液(例如，硼酸盐、柠檬酸盐、硫酸盐、硝酸盐等)也可以提供可接受的结果。然而，具有中性或者碱性pH值的电解液，并且从中排除了强金属络合剂(例如，氯化物、溴化物等)，可以得到最精确的测量结果。在本发明的另一个实施例中，还原溶液808是氯化钾(KCl)。在本发明的另一个实施例中，还原溶液808是氯化钠(NaCl)。
接下来，密封开口810并向容器804提供惰性气体812。惰性气体812可以由气源814通过管道816提供。阀门817-818被打开使得来自气源814的惰性气体812可以将容器804中的空气赶出来并允许其通过管道819排出。惰性气体812用于将空气从容器804中赶出以消除由于氧气的存在而引起的错误的电化学还原数据。气源814可以包括泵(未示出)以给气体增压，使得其具有高于大气压的压力以从容器804中将空气完全排出。惰性气体可以是氩气(Ar)或氮气(N2)。
系统800可以使用三个电极以进行SERA分析。微孔开口416内的定位焊盘404用作第一个电极。SERA设备800提供惰性反电极829，有时被称为工作电极，以及参考电极824。在某些情况下，SERA设备800可以具有辅助电极(未示出)以进行附加的测量并可能得到更高的精度。在本发明的一个实施例中，参考电极824可以是饱和甘汞电极(SCE)。参考电极824延伸到还原溶液808中。在本发明的一个实施例中，惰性反电极828可以是铂电极。惰性反电极828延伸到还原溶液808中。
系统800的中心是测试和测量分析器850。测试和测量分析器850控制测试并利用测量结果来提供SERA分析的结果。测试和测量分析器850包括电流源以及耦合到电极824、828和微孔定位焊盘的电压表。测试和测量分析器850还包括用于记录随时间变化的电流和电压值的记录装置。
测试和测量分析器850为定位焊盘404上的金属氧化物和其它污染物的电化学还原提供测试电流，如果在定位焊盘404上有金属氧化物和其它污染物的话。测试电流可以具有相对较低的电流密度值，例如处在每平方厘米的测试面积上通过10-1000微安的数量级上。可以使用更高的电流密度值来加速SERA分析，但是以降低精度为代价的。或者，可以使用更低的电流密度值来获得更好的SERA分析，但是以延长时间为代价的。测试电流是在微孔定位焊盘404和工作电极828之间流过的负电流，同时记录作为时间的函数的微孔定位焊盘404和参考电极824之间的电压。在工作电极828在低电流下具有稳定电压的情况下，工作电极828也可以用作参考电极，因此不需要单独的参考电极824。
从分析器850流出的测试电流流经线导体826、惰性反电极828，流入到还原溶液808中，流到定位焊盘404，流到触点802，并经过线导体830流回到分析器850。在进行SERA分析时分析器测量并记录测试电流随时间的变化。在电化学还原定位焊盘404上的金属氧化物期间，分析器850还测量并记录作为时间的函数的定位焊盘404和参考电极824之间的电极电压。这由包括分析器850、线导体832、参考电极824、还原溶液808、定位焊盘404、触点802以及回到分析器850的线导体803的电路完成。参考电极824可以用在腔体820内或者位于容器804中的其它地方。而且，在某些情况下，因为电极828在某些情形中可以提供参考电极的作用，所以可以除去参考电极824。
在操作中，分析器850提供恒定的低水平的测试电流。该电流导致定位焊盘的裸露的铜上的氧化物的连续电化学还原。在提供恒定的测试电流的同时，分析器测量并纪录作为时间函数的定位焊盘和参考电极之间的电极电压。时间因子可以用来通过使电流密度乘以消逝的时间将电流密度转化为电荷密度。电极电压相对于电荷密度(或时间)的测量产生了一系列的拐点或平稳段，其表示被还原的特定氧化物以及各种氧化物层的厚度。结果可以与已知的基准数据相比较以确定存在于定位焊盘上的具体氧化物。
如前面参考图7所述，相对于时间的电极电压的纪录可以被比较以确定微孔定位焊盘是否合格，并且如果不合格，在微孔开口416和定位焊盘404内可能存在什么种类的氧化物或者污染物。以这种方式，提前确定微孔的可靠性使得可以在微孔完全形成之前采取修正措施。
本文所公开的SERA测试有助于在线尾之前在制造工艺中(即在线)发现半成品的总污染。即，本发明的实施例将在线检测微孔可靠性的问题而不是在线尾检测不可靠的微孔，这时已经太迟而无法进行修复。
在PCB生产线中使用的常规检测器需要完成PCB基板的制造，并且甚至不能确定微孔失效的根本原因。通过使用SERA测试，使用半成品在生产过程中实时检测由非期望的材料引起的偏差。将使用本文所公开的SERA测试实时检测由于树脂残留物和/或氧化的Cu而引起的微孔底部铜表面上的任何污染。在无需更多的制造成本的情况下将在线抑制不良材料，而不是在四至五周后的线尾进行。
在无电镀之前使用SERA确定微孔的可靠性可以防止制造大量的具有潜在的微孔可靠性问题的PCB基板。据分析被污染了的且产生潜在的微孔失效的生产批次一般被报废而不必完成PCB基板的制造工艺。在生产线中较早地发现潜在的微孔失效避免了完成在线尾具有高微孔失效概率的PCB基板的制造的额外成本。
虽然已经对本发明的特定典型实施例进行了说明并在附图中示出，但是应该理解的是，这些实施例仅仅是说明性的而非限制性的，并且本发明不限于所示和所述的具体结构和设置，因为本领域技术人员可以想到各种其他的变形。

Claims (24)

1、一种方法，包括：
穿过多层印刷电路板基板的顶部电介质层钻出微孔开口；
对包括向下到导电层中的定位焊盘的所述微孔开口的所述多层印刷电路板基板进行去污；以及
对所述微孔开口内的所述定位焊盘进行连续电化学还原分析以确定在所述微孔开口中是否发现了污染物。
2、根据权利要求1所述的方法，其中
所述确定在所述微孔开口中发现污染物，并且该方法进一步包括：
停止所述印刷电路板基板制造工艺，
采取修正动作以修正所述印刷电路板基板制造工艺，以及
重新启动所述印刷电路板基板制造工艺。
3、根据权利要求1所述的方法，其中
所述确定在所述微孔开口中没有发现污染物，并且该方法进一步包括：
使用晶种层无电镀覆所述多层印刷电路板基板。
4、根据权利要求1所述的方法，其中
所述污染物是氧化铜、一氧化二铜和硫化亚铜中的一种。
5、根据权利要求1所述的方法，其中
所述微孔开口用于测试微孔并且具有大于用于互连微孔的微孔开口的直径。
6、根据权利要求5所述的方法，其中
所述定位焊盘用于所述测试微孔并且具有大于用于所述互连微孔的定位焊盘的面积。
7、根据权利要求1所述的方法，其中
所述钻孔包括适使用激光来形成所述微孔开口。
8、一种方法，包括：
提供具有夹在顶部电介质层和下部电介质层之间的内部导电层的多层印刷电路板基板，所述内部导电层包括用于微孔的定位焊盘；
穿过所述定位焊盘上方的所述顶部电介质层钻出微孔开口；
对包括向下到所述定位焊盘的所述微孔开口的所述多层印刷电路板基板进行去污；
在所述微孔开口内进行连续电化学还原分析；以及
根据所述连续电化学还原分析确定所述印刷电路板基板制造工艺是否可以继续完成所述微孔的制造。
9、根据权利要求8所述的方法，其中
所述确定确定在所述微孔开口中的所述定位焊盘上是否发现了污染物。
10、根据权利要求9所述的方法，其中
所述污染物是氧化铜、一氧化二铜和硫化亚铜中的一种。
11、根据权利要求8所述的方法，其中
确定所述印刷电路板基板制造工艺可以继续完成所述微孔的制造，并且该方法进一步包括：
使用无电镀晶种层镀覆到所述微孔开口中，随后在所述无电镀晶种层上进行电镀。
12、根据权利要求8所述的方法，其中
确定所述印刷电路板基板制造工艺不可以继续，并且该方法进一步包括：
停止所述印刷电路板基板制造工艺，
采取修正动作以修正所述印刷电路板基板制造工艺，以及
重新启动所述印刷电路板基板制造工艺。
13、根据权利要求12所述的方法，进一步包括：
报废所述多层印刷电路板基板。
14、根据权利要求8所述的方法，其中
所述钻孔包括适使用激光来形成所述微孔开口。
15、根据权利要求8所述的方法，进一步包括：
利用焊料块将集成电路安装到所述多层印刷电路板基板的顶面上；以及
将焊球耦合到所述多层印刷电路板基板的底面。
16、根据权利要求15所述的方法，进一步包括：
利用所述集成电路和所述多层印刷电路板基板的所述顶面之间的底填材料对所述集成电路进行底填。
17、根据权利要求16所述的方法，进一步包括：
使用在所述集成电路的顶部和所述多层印刷电路板基板的所述顶面上的密封剂密封所述集成电路和所述多层印刷电路板基板。
18、根据权利要求8所述的方法，其中
所述微孔是具有所述微孔开口的测试微孔，并且所述定位焊盘具有大于互连微孔的尺寸。
19、一种系统，包括：
在导电层中的定位焊盘上方的电介质层中具有微孔开口的多层印刷电路板基板；以及
用于评估所述定位焊盘上的所述微孔开口内的污染的连续电化学还原分析(SERA)设备，该SERA设备具有：
具有耦合到所述微孔开口周围的所述多层印刷电路板基板的开口的容器，
耦合在所述开口的边缘和所述多层印刷电路板基板之间用于提供液体密封的O形密封圈，
在所述多层印刷电路板基板上的所述容器内与所述定位焊盘接触的还原溶液，
一端延伸到所述还原溶液中的参考电极，
一端延伸到所述还原溶液中的工作电极，以及
电耦合到所述定位焊盘、所述参考电极和所述工作电极的分析器，该分析器用于在电路中产生从所述分析器经所述工作电极、所述还原溶液、所述定位焊盘，并回到所述分析器的测试电流，该分析器进一步用于在所述测试电流流动的时间内测量并记录所述定位焊盘和所述参考电极之间的电极电压。
20、根据权利要求19所述的系统，其中
所述测试电流导致所述定位焊盘上的污染物的连续电化学还原。
21、根据权利要求20所述的系统，其中
所述污染物为氧化的铜的形式，包括氧化铜、一氧化二铜和硫化亚铜中的一种或多种。
22、根据权利要求19所述的系统，其中
所述分析器包括用于产生所述测试电流的电流源和用于测量所述定位焊盘和所述参考电极之间的所述电极电压的电压表。
23、根据权利要求19所述的系统，其中
所述还原溶液是氯化钾(KCl)溶液。
24、根据权利要求19所述的系统，其中
所述还原溶液是氯化钠(NaCl)溶液。
CNA2005800334139A 2004-10-28 2005-10-27 Pcb基板制造工艺中的微孔形成的评估 Pending CN101032193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/975,329 2004-10-28
US10/975,329 US20060091023A1 (en) 2004-10-28 2004-10-28 Assessing micro-via formation PCB substrate manufacturing process

Publications (1)

Publication Number Publication Date
CN101032193A true CN101032193A (zh) 2007-09-05

Family

ID=36216773

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800334139A Pending CN101032193A (zh) 2004-10-28 2005-10-27 Pcb基板制造工艺中的微孔形成的评估

Country Status (6)

Country Link
US (1) US20060091023A1 (zh)
JP (1) JP2008519439A (zh)
KR (2) KR20100041854A (zh)
CN (1) CN101032193A (zh)
DE (1) DE112005002358T5 (zh)
WO (1) WO2006050398A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102628788A (zh) * 2011-06-09 2012-08-08 京东方科技集团股份有限公司 腐蚀阻挡层阻挡特性的检测结构及检测方法
CN103294932A (zh) * 2012-02-24 2013-09-11 三星Sds株式会社 用于碱基序列分析的参考序列处理系统及方法
CN103364674A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 玻纤束阳极漏电失效的判定方法
CN109115159A (zh) * 2018-08-30 2019-01-01 广合科技（广州）有限公司 一种微切片的孔径的确定方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544304B2 (en) 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US7943862B2 (en) 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
CN115082478B (zh) * 2022-08-23 2022-11-18 凤芯微电子科技(聊城)有限公司 一种集成电路板质量分选系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262022A (en) * 1991-05-28 1993-11-16 Rockwell International Corporation Method of assessing solderability
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JP3963959B2 (ja) * 1994-05-24 2007-08-22 松下電器産業株式会社 部品実装方法
JP3375732B2 (ja) * 1994-06-07 2003-02-10 株式会社日立製作所 薄膜配線の形成方法
JP3551025B2 (ja) * 1998-06-25 2004-08-04 松下電工株式会社 プリント配線板のヴィアホールの検査方法
JP2000101252A (ja) * 1998-09-17 2000-04-07 Canon Inc 半導体パッケージ用基板及び多層配線基板の製造方法
JP2000137002A (ja) * 1998-10-30 2000-05-16 Matsushita Electric Works Ltd プリント基板のバイアホールの検査方法
JP2001230554A (ja) * 2000-02-15 2001-08-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2002009450A (ja) * 2000-06-13 2002-01-11 Internatl Business Mach Corp <Ibm> プリント配線板の検査方法、製造方法、プリント配線板および該プリント配線板を用いた電気デバイス
JP2003046300A (ja) * 2001-07-31 2003-02-14 Toshiba Corp Ｐｃｂ製造ラインの管理システムおよびｐｃｂ製造管理方法
JP2004134679A (ja) * 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2004146533A (ja) * 2002-10-23 2004-05-20 Kanegafuchi Chem Ind Co Ltd プリント配線板のデスミア方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102628788A (zh) * 2011-06-09 2012-08-08 京东方科技集团股份有限公司 腐蚀阻挡层阻挡特性的检测结构及检测方法
CN102628788B (zh) * 2011-06-09 2014-05-07 京东方科技集团股份有限公司 腐蚀阻挡层阻挡特性的检测结构及检测方法
CN103294932A (zh) * 2012-02-24 2013-09-11 三星Sds株式会社 用于碱基序列分析的参考序列处理系统及方法
CN103364674A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 玻纤束阳极漏电失效的判定方法
CN103364674B (zh) * 2012-03-30 2016-01-20 北大方正集团有限公司 玻纤束阳极漏电失效的判定方法
CN109115159A (zh) * 2018-08-30 2019-01-01 广合科技（广州）有限公司 一种微切片的孔径的确定方法
CN109115159B (zh) * 2018-08-30 2021-02-09 广州广合科技股份有限公司 一种微切片的孔径的确定方法

Also Published As

Publication number Publication date
KR20070049239A (ko) 2007-05-10
DE112005002358T5 (de) 2007-09-20
JP2008519439A (ja) 2008-06-05
US20060091023A1 (en) 2006-05-04
KR20100041854A (ko) 2010-04-22
WO2006050398A3 (en) 2006-08-03
WO2006050398A2 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN101032193A (zh) Pcb基板制造工艺中的微孔形成的评估
TWI421492B (zh) 金屬離子感測器、金屬離子感測器系統以及攜帶式金屬離子感測器系統
CN106066353B (zh) 柔性阵列参比电极及应用其原位研究金属焊缝腐蚀的方法
TW202109034A (zh) 基於x射線檢驗之印刷電路板製造系統及方法、電腦可讀取非暫存性儲存媒體及印刷電路板
Kovtun et al. Nondestructive strength diagnostics of solder joints on printed circuit boards
GB2324374A (en) measuring residues present on the surface of circuit assemblies
Ambat et al. Humidity and electronics: corrosion reliability issues and preventive measures
Dumoulin et al. Metal migrations outside the package during accelerated life tests
JP3184375B2 (ja) 電子部品のはんだ性を評価しかつ回復させる方法
Chaillot et al. ENEPIG finish: An alternative solution for space printed circuit boards (PCB)
Nguyen Reliability assessment of ion contamination residues on printed circuit board
JPH0910971A (ja) レーザ加工方法
Ready et al. Conductive anodic filament enhancement in the presence of a polyglycol-containing flux [PWBs]
JP2005142111A (ja) 異方性導電シート
KR101039775B1 (ko) 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
Dominkovics et al. Effects of flux residues on surface insulation resistance and electrochemical migration
JP2006278762A (ja) 多層基板の検査方法および検査装置
Zou et al. A new approach to investigate conductive anodic filament (CAF) formation
Cullen Characterization, Reproduction, and Resolution of Solder Joint Microvoiding
JP2004132699A (ja) 接続装置、半導体チップ検査装置及び接続装置の製造方法
Rogers et al. A variant of conductive filament formation failures in PWBs with 3 and 4 mil spacings
Bušek et al. Diagnostics of a Future Blow Hole Issue Before Assembly
Munson Failure Analysis-Using Ion Chromatography and Ion Chromatography/Mass Spec (IC/MS)
Kokas et al. NCMS PWB Surface Finishes Team Project Summary
Hillman A Novel Approach to Identifying and Validating Electrical Leakage in Printed Circuit Boards through Magnetic Current Imaging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070905