CN101025898B - 一种用于lcd驱动电路中双口sram操作冲突的仲裁电路结构 - Google Patents

Abstract

本发明描述了一种用于LCD驱动电路中双口SRAM操作冲突的仲裁电路结构。这个电路结构通过对于在小屏幕驱动电路中的对SRAM不同来源访问的特性分析，得到了一个非常简单的结构。本发明所使用的电路结构由于针对性极强，所以运算速度非常快，更加重要的是实现本结构的集成电路代价非常小，节约了芯片面积有效的降低了功耗。本发明可用于几乎所有的小屏幕彩色屏幕的驱动集成电路芯片中，它实现了低功耗，高效率，并可以根据实际要求扩展此电路结构。

Description

一种用于LCD驱动电路中双口SRAM操作冲突的仲裁电路结构

技术领域

本发明应主要用于和RAM(Random Access Memory)相关的领域，主要是相关与双输出端口的SRAM电路中。

在LCD驱动电路系统中，一般会使用一种同时具有并行输出能力和串行输出能力的SRAM，所以需要在这类系统中设计一种仲裁电路来处理来自不同单元的不同步地SRAM读写请求。这类仲裁电路需要一定的仲裁机制和算法。

对于需要仲裁的SRAM系统，有很多种类的仲裁算法和仲裁电路。主要的实现方法是采用缓冲器结构来驱动这种包含串行和并行接口的SRAM电路。但是，在LCD屏的驱动电路系统中，这种采用缓冲器的办法是不好的。主要是因为本发明特别地适用于小屏幕的LCD屏幕的SRAM操作仲裁系统。

背景技术

OLED和LCD显示屏幕在我们的生活中有非常重要地应用。要建立一个带有LCD显示屏幕的系统，最重要关键的环节就是设计这个系统中的LCD的驱动电路。通常地，小屏幕OLED和LCD显示屏幕大量的应用在彩屏的手机，MP4，等系统中。所以这类集成电路的主要的要求是：高速，低功耗，小尺寸。

每一个LCD驱动电路系统中必须有一个SRAM来存储显示的数据，同时也必须一种仲裁机制和算法来解决外部处理器对SRAM的读写操作和对显示屏输出数据的异步信号的冲突问题。

如图1所示，在LCD驱动电路系统中，SRAM14有两个端口数据总线15和16，其中15是串行数据总线，主要是用来传输外部的处理器对SRAM的读写操作时的数据。另外还有一条数据总线16是并行数据总线，一次可以传输SRAM14中同一行所有存储单元中的数据给显示模块3。为了节约LCD驱动电路系统的芯片面积，本发明中涉及的SRAM只设计了一个地址总线和控制总线。

作为一个SRAM，在LCD驱动电路系统的SRAM的串行数据总线15和地址控制总线和普通的SRAM没有区别，它使得SRAM可以通过外部总线12获得从外部处理器2读写的数据，也可以使得SRAM获得从内部产生的数据。SRAM14的读写操作和显示模块读数据的操作是使用同一个地址总线和控制总线，所以，本发明涉及的仲裁电路主要是来解决不同(来自2和13)的SRAM操作之间(串行读写/并行读)，在“时间域”上冲突，而目的在于不破坏每一次来源不同的SRAM操作，从而使得外部LCD屏幕3能始终通过16及时地得到显示数据。

发明内容

一种快速的仲裁算法，应用于LCD驱动电路系统。只要用于控制系统中不同部分对SRAM操作的顺序。在LCD驱动电路系统中，主要有两种对SRAM的操作来源，一个是来源与外部的处理器操作，另外一种是来源与内部的显示模块操作。在本发明涉及的LCD驱动电路系统中，外部处理的操作采用了串行接口设计的数据总线，而显示模块的设计采用了并行接口的数据总线。在本发明的仲裁器电路中有一种内在的算法来裁决对SRAM操作的顺序和打断机制。本发明所提级的算法最大的特点在于具有高速度，小的电路实现代价。这种算法几乎可以应用在所有的具有并行/串行双口SRAM的小屏幕显示驱动电路中。

附图说明

图1为LCD驱动芯片系统，此驱动芯片电路中包含到外部处理器和LCD屏幕的双口SRAM；

图2为LCD驱动芯片系统中SRAM的结构图；此SRAM包含并行输出端口和串行输入/输出端口。本发明涉及的SRAM只有一组控制总线和地址总线。

图3为仲裁器模块和其他相关模块的详细关系图。

图4为仲裁器电路和SRAM电路之间的时序关系图，以及处理器模块和显示部分模块的时序关系图；

图5为仲裁器模块的结构图，包含控制模块和可控制通路模块；

具体实施方式

在阅读以下各方面的详细描述，还包括附图的说明后，本发明的这些和其他优点将显现无疑。下面结合附图对本发明作详细说明。

由于特定的用途，在LCD驱动电路芯片系统中的SRAM与应用于其他的SRAM有显著的不同。图2是在LCD驱动电路芯片系统中使用的双输出端口SRAM141的结构图。本发明使用了自行设计的240*160*18位的SRAM141。在并行输出的模式下，我们把一行的数据(160*18位)通过161一起全部输出到显示模块31中，供显示模块在LCD屏幕上扫描一行的色彩。而在串行的模式下，处理器每次通过151-155能够读出或者写入一个地址位置的18位数据。对于这两种不同的访问，是通过156信号来进行选择的。由于这种SRAM的设计应用在LCD驱动电路芯片系统中的时候，外部处理器2和芯片内部的电路是异步电路，也就是说有可能会在同一个时刻发生来自不同单元的对SRAM141的操作，也就是说有可能当SRAM141在送出并行数据的同时有可能接受到来自外部处理器2的读写请求信号(151、155)。对于这种冲突，我们可以不使用可以处理并行访问的高性能的SRAM，取而代之的是采用一个具有高效率的仲裁算法和电路结构。而只使用一个具有双端口输出，但是只有一个地址/控制总线(151-155)的SRAM。这样可以非常有效的简化电路，降低功耗，并且减小芯片面积。在手机等使用小屏幕的LCD显示的应用中，这些特性是更加重要的。

在这种应用的定义下，SRAM141的基本结构如图2所示。本发明采用的是一种高效率高速度的算法来实现对来源不同的SRAM141访问安排顺序，而不采用任何的缓冲器的结构。

图3给出了一个仲裁器的系统结构。在图中显示控制模块131是用来控制显示的。控制模块131接受SRAM142的数据并且把这些数据变成驱动LCD显示屏幕的驱动电压从而产生屏幕上的色彩。显示控制模块131使用SRAM142的并行操作模式，它使用地址总线17向SRAM142发送行地址(在本专利的实现中使用了bank地址模式取代了一部分行地址)。在实际的实现中，如图3所示，131模块将对SRAM的操作请求和地址发送给仲裁器111，然后由仲裁器安排相应的访问请求。

在一个LCD驱动电路芯片系统中，我们可以知道显示控制模块131模块访问SRAM142的最高频率，也可以知道外部处理器单元21访问SRAM142的最高频率。同时，我们可以知道，仲裁器模块111对SRAM142的访问操作速度会比其访问源快很多。在图4时序关系中我们可以看到它们之间的详细关系。

在图4中，显示控制模块发出一个读请求402，仲裁器收到这个读请求402之后立刻响应。于是仲裁器模块向SRAM发出一个读请求401。同时，仲裁器模块使用“并行/串行选择线403”向SRAM发出另外一个信号，通知SRAM现在正在进行并行的读操作，并且要求SRAM把并行的数据输出锁存在并行输出端口。由于本专利所提及的系统中SRAM的运算速度是最快的，所以在很短的时间之后，SRAM就能结束锁存数据。当SRAM完成数据的锁存以后，仲裁器就把读请求信号拉低，如“下降延405”，由于SRAM的速度非常快，所以仲裁器的完成信号一定会比DISP的完成信号406早到来。

如果外部的处理器发出了一个读/写请求404，仲裁器也会用类似的方式来处理，也就是说：仲裁器会完成一次对SRAM的操作会比外部处理器的要求快很多。

在仲裁器的处理过程中，最重要的一种情况是当来自不同模块的访问同时到达仲裁器模块的时候。

在设计这个算法来解决这种冲突的具体的细节之前，应该先了解两种不同来源的对SRAM的访问的性质区别。显示控制模块一次要读出SRAM中一行的全部数据，并且按照行扫描的方式把它显示到LCD屏幕上。它对SRAM的访问频率始终不变地等于LCD的行扫描频率。而外部的处理器的作用是把将要被显示的数据写到SRAM中，有的时候外部处理器需要从SRAM的一些地址读出数据来计算将要写入的数据。

由于上述的特点，本发明定义如下的仲裁优先级：如果有一个外部处理器的读写访问请求，仲裁器立即对其响应并且立刻打断显示控制模块的访问请求。当仲裁器处理外部处理器的读写请求结束，在重新发起一次显示控制模块的读SRAM的操作，并且重新以并行的模式读出数据。

如果仲裁器正在处理一个外部处理器的读写请求，那么所有的来自显示控制模块的并行读请求将被推迟。直到仲裁器完成了一次外部处理起的SRAM操作请求，仲裁器将再次为显示控制模块发起并行的读操作。

按照上述的处理办法，会有以下的几个问题：

首先，会引入这样的一个问题：如果在一次外部处理器打断期间或者在一次外部处理器访问期间，有两次来源于显示控制模块的并行读请求，那么仲裁器怎么工作？答案是不会出现在一次外部处理器打断期间或者在一次外部处理器访问期间，有两次来源于显示控制模块的并行读请求。因为SRAM的操作非常快，在一个来源于显示控制模块的并行读请求没有结束前而外部处理器访问结束后，仲裁器一定能够完成一次对SRAM并行的读请求操作。

其次，如果仲裁器正在处理一个外部处理器的访问，这个时候来源于显示控制模块的访问被暂缓执行，当完成这个外部处理器访问之后，仲裁器会重新进行SARM的并行读操作。正在这个时候，又再次有来自外部处理器的请求操作怎么办？会不会使得我们这次发起的显示控制模块并行读操作取消呢？

由于本发明所设计的LCD驱动芯片的体系结构决定，显示控制模块的读操作周期要比外部处理器的访问周期长两倍以上，所以，在一次外部处理器的访问结束之后，显示控制模块的访问请求绝对不会消失，而且由于SRAM的操作速度，仲裁器一定能够在下一个外部处理器发起新的SRAM操作请求之前完成这个显示控制模块的并行读操作请求。

最后，是有关SRAM的一个问题，如果一次并行读访问被打断了，也就是说仲裁器发出了一个不够长时间的读请求信号，那么SRAM会有怎么样的响应呢？在本专利涉及的系统中，将SRAM设计成如下的响应：如果SRAM没有得到足够的并行读请求时间，那么SRAM将一直在端口锁存上次并行模式读出的数据知道一次足够长的并行读请求信号出现。

图5给出了一个仲裁器的大体结构。仲裁器包含两个主要的部分，一个是控制模块112，另外一个是复用的总线结构113。同时，仲裁器和SRAM之间也有一些控制信号。其中一个比较重要的信号，为图中的118信号线。这个信号的控制含义是SRAM结束了一次显示控制模块的并行读操作，并且已经把数据锁存到端口上了。这个118信号被设计成为了一个脉冲信号，如果在某个时刻仲裁器接受到了一个并行读操作请求，而且在仲裁器和SRAM完成这个请求之前没有任何的来自外部处理器的请求信号，SRAM就会发出118信号。如果在显示控制模块做并行读访问的时候，有来自外部处理器的串行SRAM操作请求信号，SRAM就不会发出118的脉冲信号。当仲裁器处理完成了来自外部处理器的SRAM访问请求以后，仲裁器会再次发送来自显示控制模块的并行读请求。而SRAM将会为这个从仲裁器输出的新的读请求信号重新计算118脉冲信号。

在没有输出118信号之前，在SRAM的并行数据输出接口119上的数据是上一次读出的数据。

在整个LCD驱动芯片系统工作的时候，总共会有3种SRAM的冲突操作。第一种就是在有一个并行的显示控制模块读操作已经被仲裁器送如SRAM处理的时候，出现了一个外部处理器的操作信号送入了仲裁器。第二种冲突就是仲裁器正在进行处理有关外部处理器的SRAM操作，就在这个时候突然收到了来自显示控制模块的并行读请求。最后一种冲突是：总裁器模块已经收到了一个来自显示控制模块的并行读请求信号，但是仲裁器还没有开始发起对SRAM的读请求操作，这时来自外部处理器的SRAM操作信号被送入SRAM。对于最后一种冲突情况，从SRAM来看，并没有冲突发生，但是却在仲裁器产生了冲突。

对于第一种冲突，仲裁器首先接受到一个来自显示控制模块的并行SRAM读操作请求，然后收到一个来自处理器的操作请求。在这种情形下，仲裁器已经把相应的控制信号发送给了SRAM，所以SRAM需要在收到外部处理的请求以后回收对SRAM的并行读请求信号。如果SRAM没有收到一个足够长的并行读请求信号，SRAM没有足够的时间去读出数据并且把数据锁存在并行数据输出端口上，SRAM就会取消这次操作。在一个SRAM位线预充电时间以后，仲裁器就向SRAM发送串行的操作请求，当这个对SRAM的操作完成以后，仲裁器再次发送并行读请求，在发送这次来自DISP的读请求操作的同时，不会再被外部处理器的SRAM操作所打断，这一点在前文已经详细说明，不在赘述。

对于第二种冲突，仲裁器先收到一个来在外部处理器的请求信号，在仲裁器还没有结束处理这个请求信号的时候，显示控制模块的并行读请求信号就送到了仲裁器模块。于是仲裁器就等待直到外部处理器完成了这次SRAM的操作以后，等待一个SRAM位线预充电时间以后，仲裁器就向SRAM发送并行的读操作请求。由于上文我们提到的理由，显示控制模块发送的请求信号在仲裁器模块处理完成外部处理器的请求信号以后不会消失。所以本发明的设计可以确定能够在下一次外部处理器的访问到来之前就完成并行的读操作。

在最后一种冲突中，仲裁器的工作外部表现和算法与第一种类似。主要的不同是仲裁器不发送并行读请求信号，而且仲裁器也不需要控制SRAM来清除第一次没有完成的并行读请求对SRAM造成的影响，也不需要SRAM重新给位线充电。

Claims (2)

1.一种用于LCD驱动电路中双口SRAM操作冲突的仲裁电路结构，其特征在于：

所述仲裁电路结构包含一个控制模块和一个总线复用模块，所述控制模块为处理外部处理器对LCD驱动电路中双口SRAM的读访问、写访问以及LCD驱动电路中显示模块对双口SRAM的并行读访问之间的顺序；

所述仲裁电路结构还包含其接口信号及信号时序定义，所述接口信号包含一个与SRAM连接的并行数据读完成信号和一个并行/串行选择信号；

该仲裁电路结构可设定LCD驱动电路中双口SRAM操作的固定优先级，所述双口SRAM为一个具有双端输出且具有串行数据总线和并行数据总线，且只有对应于串行数据总线的一个地址总线和控制总线，所述地址总线包括行地址总线和列地址总线，所述控制总线的控制信号包括写请求信号和读请求信号。

2.如权利要求1所述的一种用于LCD驱动电路中双口SRAM操作冲突的仲裁电路结构，其特征在于：所述固定优先级为外部处理器的读访问、写访问优先权比LCD驱动电路中显示模块的并行读访问优先权高，外部处理器的读访问、写访问能够在任何时候打断LCD驱动电路中显示模块的并行读访问。

Images