CN103137092A - 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 - Google Patents
仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 Download PDFInfo
- Publication number
- CN103137092A CN103137092A CN2013100448808A CN201310044880A CN103137092A CN 103137092 A CN103137092 A CN 103137092A CN 2013100448808 A CN2013100448808 A CN 2013100448808A CN 201310044880 A CN201310044880 A CN 201310044880A CN 103137092 A CN103137092 A CN 103137092A
- Authority
- CN
- China
- Prior art keywords
- operation request
- request signal
- signal
- storer
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种仲裁方法、仲裁电路、LCD驱动电路和LCD驱动系统。所述LCD驱动系统包括:LCD驱动电路和外部处理器,所述处理器和所述LCD驱动电路中的显示控制单元分别产生第一操作请求信号和第二操作请求信号。所述仲裁方法,适于解决LCD驱动电路中存储器的操作冲突,包括:当处理第一操作请求信号过程中接收到第二操作请求信号,则在所述第一操作请求信号处理完成后,处理所述第二操作请求信号;所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象。本发明技术方案的仲裁方法、仲裁电路、LCD驱动电路和LCD驱动系统可以有效地减小电路芯片的面积且降低其功耗。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种仲裁方法、仲裁电路、LCD驱动电路和LCD驱动系统。
背景技术
随着技术的发展,LCD显示屏幕在我们的生活中占有越来越重要的作用。LCD驱动电路芯片是控制LCD屏幕的核心部分。而小屏幕LCD显示屏被广泛地应用于手机、MP4等系统中。这种集成电路的主要要求有:高速、低功耗和小尺寸。
LCD驱动电路芯片都会内置一个SRAM(Static Random Access Memory,静态随机存取存储器),用来存储显示画面的数据。屏幕显示画面和写入新的画面都需要对SRAM进行操作。而SRAM的面积和功耗对LCD驱动电路来说起着至关重要的作用。
屏幕显示读操作和外部处理器对SRAM的读写操作来自两个不同的时钟域,属于异步信号,因此可能存在冲突问题。为了解决冲突,LCD驱动电路芯片内部通常包含一个仲裁电路,用来处理两种信号的冲突。
图1是现有的一种LCD驱动电路的结构示意图。如图1所示,LCD驱动电路10包括显示控制单元11、仲裁电路12和SRAM13。对SRAM13进行操作的两个信号包括来自外部处理器20的操作和来自LCD驱动电路10内部的显示控制单元11的操作。这两组信号都会进入仲裁电路12,由仲裁电路12处理后再对SRAM13进行操作。
在现有技术中通常采用双端口的SRAM,如图1所示,SRAM13与仲裁电路12之间通过串行端口进行通信,SRAM13与LCD显示屏30之间通过并行端口进行通信。双端口SRAM在性能方面具有优势,但是却增加了SRAM的面积和功耗,这在像手机屏幕等小屏幕LCD中的应用中受到限制。另外,现有技术中通常在仲裁电路中加入大量的缓冲器,进一步增加了LCD驱动芯片的面积和功耗。
因此,如何减小LCD驱动电路的面积和功耗就成为本领域技术人员亟待解决的问题之一。更多关于LCD驱动电路的内容可参考公开号为CN101025898A的中国专利申请。
发明内容
本发明技术方案解决的是现有技术中LCD驱动电路的面积大及功耗高的问题。
为解决上述问题,本发明提供一种仲裁方法,适用于解决LCD驱动电路中存储器的操作冲突,所述仲裁方法包括:当处理第一操作请求信号过程中接收到第二操作请求信号,则在所述第一操作请求信号处理完成后,处理所述第二操作请求信号;所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象。
相应地,本发明还提供一种仲裁电路,包括:传输单元和处理单元,所述传输单元,适于接收第一操作请求信号和第二操作请求信号,所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象;所述处理单元,连接所述传输单元,适于当第一操作请求信号处理过程中接收第二操作请求信号时,在所述第一操作请求信号处理完成后,处理所述第二操作请求信号。
相应地,本发明还提供一种LCD驱动电路,包括上述的仲裁电路、存储器和显示控制单元,所述显示控制单元适于产生所述第一操作请求信号或第二操作请求信号。
可选地,所述存储器为单端口SRAM存储器。
相应地,本发明还提供一种LCD驱动系统,包括:上述LCD驱动电路和外部处理器,所述外部处理器和所述LCD驱动电路中的显示控制单元分别产生所述第一操作请求信号和第二操作请求信号。
与现有技术相比,本发明技术方案的仲裁方法、仲裁电路、LCD驱动电路和LCD驱动系统至少具有以下优点:
本发明技术方案的仲裁方法中,当第一操作请求信号和第二操作请求信号发生冲突,即在处理第一操作请求信号过程中接收到第二操作请求信号时,采用“先到先处理”的仲裁规则依次处理。也就是说,在处理完第一操作请求信号后才会处理所述第二操作请求信号。本发明的仲裁方法简单方便,且不需要在仲裁电路中加入大量的缓存器,因此,减小了仲裁电路和LCD驱动电路的面积并降低了功耗。
进一步地,可选方案中,LCD驱动电路中采用面积更小、功耗更低的单端口的SRAM存储器,从而进一步减小了仲裁电路和LCD驱动电路的面积并降低了功耗。
附图说明
图1是现有的一种LCD驱动电路的结构示意图;
图2是本发明LCD驱动系统的一实施例的结构示意图;
图3是图2中仲裁电路的一实施例的结构示意图;
图4是本发明显示读操作信号和MPU读操作信号不冲突的仲裁时序图;
图5是本发明显示读操作信号和MPU读操作信号冲突时的仲裁时序图;
图6是本发明显示读操作信号和MPU写操作信号不冲突的仲裁时序图;
图7是本发明显示读操作信号和MPU写操作信号冲突时的仲裁时序图。
具体实施方式
正如背景技术中所述的,小屏幕LCD显示屏广泛地应用在手持设备,如手机、MP4等设备中,而LCD显示屏的尺寸及功耗对这些手持设备起着重要作用,而LCD显示屏的尺寸和功耗又会受到LCD驱动电路的影响。现有技术中仲裁电路的尺寸较大且功耗较高,这不利于LCD驱动电路的集成,也使得LCD显示屏的应用受到很大限制。
而本发明技术方案的仲裁方法、仲裁电路、LCD驱动电路和LCD驱动系统正是应用于这些手持设备的显示屏幕,尤其是1英寸至6英寸的显示屏幕中。由于本发明技术方案的仲裁电路不需要加入大量的缓存器,因此可以减小LCD驱动电路的面积;另外,本发明技术方案中可以采用单端口的SRAM存储器,其较之现有技术中双端口的SRAM存储器面积更小、功耗更低,因此可以进一步减小LCD驱动电路的面积并降低LCD驱动电路的功耗。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图2示出了本发明LCD驱动系统的一实施例的结构示意图。如图2所示,所述LCD驱动系统包括:LCD驱动电路100和外部处理器200。
所述外部处理器200适于产生处理器对存储器的读写操作信号,也就是说在本实施例中,所述处理器对存储器的读写操作信号可以包括处理器对存储器的读操作信号和处理器对存储器的写操作信号。
所述LCD驱动电路100包括显示控制单元110、仲裁电路120和存储器130。所述显示控制单元110适于产生显示读操作信号。
在本实施例中,可以将所述处理器对存储器的读写操作信号定义为第一操作请求信号,将所述显示读操作信号定义为第二操作请求信号;当然,也可以将所述显示读操作信号定义为第一操作请求信号,将处理器对存储器的读写操作信号定义为第二操作请求信号,本发明对此不做限制。
所述仲裁电路120适于接收所述第一操作请求信号和第二操作请求信号并在这两种信号发生冲突时进行仲裁;所述存储器130根据所述仲裁电路120的仲裁结果执行相应操作。
对存储器130来说,所述外部处理器200和显示控制单元110是两种不同的操作对象,且外部处理器200产生的处理器对存储器的读写操作信号与显示控制单元110产生的显示读操作信号是两种不同时钟域,因此不可避免地会发生冲突。
又由于,所述处理器对存储器的读写操作信号包括处理器对存储器的读操作信号和处理器对存储器的写操作信号,所以,仲裁电路120会处理到两种冲突,一种是处理器对存储器的写操作信号和显示读操作信号的冲突,另一种是处理器对存储器的读操作信号和显示读操作信号的冲突。处理器对存储器的读操作信号和处理器对存储器的写操作信号都由外部处理器控制产生的,因此这两种信号不会同时出现,故不会有处理器对存储器读操作信号和处理器对存储器的写操作信号的冲突。
需要说明的是,本发明的仲裁电路120中有两个异步输入端,即处理器对存储器的读写操作信号和显示读操作信号,若要求这两种操作信号都不丢失,那么对SRAM的处理速度有一定的要求。
假设外部处理器处理处理器对存储器的读写操作信号的周期是T1,显示控制单元处理显示读操作信号的周期是T2。那么,T1和T2的关系为mT1=nT2=T (1)
即外部处理器处理m次处理器对存储器的读写操作信号的时间相当于显示控制单元处理n次显示读操作信号的时间,假设这个时间为T,那么在时间T内为了保证不丢失任何一次操作,存储器就需要完成(m+n)次操作。
假设存储器执行一次存储器操作的周期是T3,那么(m+n)T3<T (2)
带入公式(1),得出:(m+n)T3<mT1 (3)
化简后得出:
公式(4)就是存储器的最低速度要求。
所述存储器130可以为SRAM存储器。SRAM存储器既可以是双端口也可是单端口,但是应当理解的是,单端口SRAM存储器的面积更小,相当地其功耗也越低,因此,本实施例中,优选单端口的SRAM存储器,进一步地,所述单端口SRAM存储器与仲裁电路之间通过串行端口进行通讯。当然,在其他实施例中,所述单端口SRAM存储器与仲裁电路之间也可以通过并行端口进行通讯,其不应限制本发明的保护范围。
本实施例中,由于存储器130为单端口的SRAM存储器,因此,仲裁电路120将仲裁结果(即存储器操作信号)发送给存储器130后,所述存储器130将基于所述存储器操作信号将其存储的数据信号发送至仲裁电路120,然后仲裁电路120再将接收到的数据信号发送至外部处理器200或者LCD显示屏300。
图3示出了图2中所示仲裁电路一实施例的结构示意图;如图3所示,所述仲裁电路120包括:传输单元121和处理单元122。
所述传输单元121,适于接收第一操作请求信号和第二操作请求信号,所述第一操作请求信号和第二操作请求信号分别来自于所述外部处理器200和显示控制单元110。
所述处理单元122,连接所述传输单元121,适于当第一操作请求信号处理过程中接收第二操作请求信号时,在所述第一操作请求信号处理完成后,处理所述第二操作请求信号。
继续参考图3,所述处理单元122包括:操作信号生成单元1221。所述操作信号生成单元1221连接所述传输单元121,适于根据接收到的所述操作请求信号(第一操作请求信号和第二操作请求信号)生成存储器操作信号。所述存储器130接收所述存储器操作信号,并基于所述存储器操作信号执行相应操作。在本实施例中,所述存储器130基于所述存储器操作信号将存储的数据信号发送给所述处理单元122。
本实施例中,所述处理单元122还可以包括:数据传输单元1222,适于传输所述存储器130基于所述存储器操作信号发送的数据信号。
具体地,当所述存储器操作信号是基于外部处理器200的操作请求信号而产生时,所述存储器130基于该存储器操作信号发送相应的数据信号至所述数据传输单元1222,然后所述数据传输单元1222将接收到的数据信号传输至所述外部处理器200。类似地,当所述存储器操作信号是基于显示控制单元110的操作请求信号产生时,所述存储器130基于此时的存储器操作信号发送相对应的数据信号至所述数据传输单元1222,所述数据传输单元1222将接收到的数据信号传输至LCD显示屏300。
当然,在其他实施例中,数据信号的传输可以与现有技术的相类似,即存储器130可以在响应显示控制单元110的操作请求信号时将数据信号传输至LCD显示屏300,而不再经由所述仲裁电路120。本发明对数据信号的传输方式不做限制。
继续参考图3,在本实施例中,所述仲裁电路120还包括计时单元123,所述计时单元123连接处理单元122的操作信号生成单元1221。所述计时单元123,适于在所述操作信号生成单元1221处理完第一操作请求信号后进行计时,并在计时值大于或者等于第一时间阈值时触发所述操作信号生成单元1221处理所述第二操作请求信号。其中,在本实施例中,所述第一时间阈值的范围为4纳秒至6纳秒。当然,也可以根据仲裁电路中各个单元的处理速度以及实际需求对所述第一时间阈值进行设置,本发明对此不做限制。
需要说明的是,在其他实施例中,所述仲裁电路120也可以不包括所述计时单元123,而是由所述操作信号生成单元1221在处理完成第一操作请求信号后直接处理所述第二操作请求信号。
本实施例中,所述仲裁电路120还可以包括优先级预设单元(图中未示出),所述优先级预设单元适于预设所述第一操作请求信号和第二操作请求信号的优先极。所述传输单元121在接收所述第一操作请求信号和第二操作请求信号的时间间隔小于或者等于第二时间阈值时,按照预设的优先级依次传输所述第一操作请求信号和第二操作请求信号。其中,所述第二时间阈值可以为2纳秒。具体地,在本实施例中,所述显示控制单元110产生的显示读操作信号的优先级高于所述外部处理器200产生的处理器对存储器的读写操作信号。当然,本发明并不限制第一操作请求信号和第二操作请求信号的优先级的设置。
下面结合附图对本发明LCD驱动系统的工作过程做进一步详细说明。
由前述分析可知,本发明LCD驱动系统中,仲裁电路120会处理到两种冲突,即处理器对存储器的读操作信号和显示读操作信号的冲突,以及处理器对存储器的写操作信号和显示读操作信号的冲突。
另外,在本实施例中,对于每个处理器对存储器的读操作信号和显示读操作信号,仲裁电路120都会在其上升沿生成一个存储器操作信号,存储器即根据该存储器操作信号进行相应操作。并且该存储器操作信号的周期比处理器对存储器的读操作信号的周期和显示读操作信号的周期都短,如图4所示,信号307的周期比信号301和信号302的周期都短。
第一种情形,显示读操作信号和处理器对存储器的读操作信号不发生冲突。具体地,参考图4,假设所述外部处理器200先产生一信号301,所述传输单元121将信号301传输至操作信号生成单元1221,所述操作信号生成单元1221基于信号301生成存储器操作信号307。
计时单元123在所述操作信号生成单元1221处理完成信号301(即信号307结束)之后进行计时,并在计时值大于或者等于第一时间阈值(例如5纳秒)时,触发所述操作信号生成单元1221处理第二操作请求信号。那么,当显示控制单元110产生的显示读操作信号302经由传输单元121发送至操作信号生成单元1221后,就由所述操作信号生成单元1221对信号302进行处理并生成信号308。
如图4所示,所述处理器产生的处理器对存储器的读操作信号和显示控制单元产生的显示读操作信号先后出现,没有互相覆盖。它们的有效信号(高电平)出现在对方的间隔里。
信号301先行到达且被处理完成之后,信号302才会到达;信号302有效时,后续的处理器对存储器的读操作信号还没有到达。这两种信号没有发生冲突,仲裁电路120有足够的时间使它们分别对存储器130进行操作。由于信号307和信号308之间间隔了足够的时间,所以存储器130可以依次对这两个操作信号进行响应。
具体地,当信号307生成之后,被所述存储器130接收,存储器130基于信号307发送相应的数据信号至数据传输单元1222,然后由所述数据传输单元1222将数据信号传输至外部处理器200。类似地,当信号308生成且由存储器130接收后,存储器130基于信号308发送相应的数据信号至数据传输单元1222,所述数据传输单元1222将数据信号传输至LCD显示屏300。
应当理解的是,若显示读操作信号303先行到达且处理完成后,处理器对存储器的读操作信号304才到达时,这时的信号303和信号304仍然不发生冲突,仲裁电路120依次对信号303和信号304进行处理并分别形成信号305和信号306。这时LCD驱动系统的工作方式与处理信号301和信号302时的相类似,在此不再赘述。
第二种情形,当处理器对存储器的读操作信号和显示读操作信号相隔太近,导致其仲裁后对应的存储器操作信号互相冲突时,才是真正的冲突,这种情况下才需要仲裁电路对其仲裁。
如图5所示,信号401是处理器产生的一个处理器对存储器的读操作信号,而基于该信号401的上升沿产生的存储器操作信号407还没有结束,显示控制单元产生的显示读操作信号402的上升沿就到了。这时候,如果仍然基于信号402的上升沿产生一存储器操作信号,就必然会产生冲突。
为了避免冲突,本实施例中,仲裁电路120会把信号402产生的存储器操作信号向后移,直到信号407结束后再产生信号408。
具体地,所述信号408可以在所述信号407结束且间隔第一时间阈值后生成。所述第一时间阈值的范围为4纳秒至6纳秒,较佳地,所述第一时间阈值为5纳秒。当然,上述第一时间阈值的范围仅为举例说明,其不能用来限制本发明的保护范围。通过间隔所述第一时间阈值,保证了存储器130能够基于所述存储器操作信号完成相应地操作,而不会遗漏任何信号的执行。
继续参考图5,信号403与信号404不发生冲突,仲裁电路120依次生成信号409和信号410,其原理可参考前述对图4的说明,在此不再赘述。
类似地,当显示读操作信号405比处理器对存储器的读操作信号406先到且这两个信号发生冲突时,仲裁电路120会先根据所述信号405生成信号411,然后在所述信号411结束间隔第一时间阈值后再根据所述信号406生成信号412。后续存储器130的相应操作过程与图4所述实施例中存储器的操作过程相类似,在此不再赘述。
在本实施例的仲裁电路120中,没有对处理器读信号和显示读操作信号设定优先级,无论哪个信号先到达,就会先执行,后到的信号就需要等待,等到前一个信号执行完毕之后才会执行。由于存储器操作信号非常快,所以后到的信号等待前一个信号处理完毕也不会影响后续的操作信号。
当处理器对存储器的写操作信号和显示读操作信号同时操作时,处理器对存储器的写操作信号快,显示读操作信号比较慢,所以每隔好几个处理器对存储器的写操作信号才有一个显示读操作信号,一个显示读操作信号会持续几个处理器对存储器的写操作信号的时间。处理器对存储器的写操作信号和显示读操作信号的仲裁又可以分为三种情况。
第一种是显示读操作信号比处理器对存储器的写操作信号来得晚,两种信号实际不冲突。
如图6所示,外部处理器200产生的处理器对存储器的写操作信号,即信号501已经完成了对存储器130的操作(即信号503已经结束),然后显示控制单元110产生的显示读操作信号502才到。虽然信号502持续时间很长,在下一个处理器对存储器的写操作信号505到来时还是保持为高,但是基于信号502产生的信号504已经在下一个处理器对存储器的写操作信号到来之前就完成了。所以处理器对存储器的写操作信号和显示读操作信号并没有冲突,在这种情况下,仲裁电路120只需根据接收到的信号的先后顺序依次生成相应的存储器操作信号即可。
具体地,信号503生成之后,外部处理器200即可对存储器130进行相应地写操作。当所述写操作完成之后仲裁电路120基于信号502的上升沿生成信号504,存储器130接收到所述信号504后,即基于信号504发送相应的数据信号至数据传输单元1222,所述数据传输单元1222将数据信号传输至LCD显示屏300。
第二种情况是显示读操作信号比处理器对存储器的写操作信号来得晚,两种信号实际上冲突。
如图7,基于处理器对存储器的写操作信号601生成的存储器操作信号605还没有结束,显示读操作信号602就到了。这时候信号602就需要等待,直到信号605结束后再基于信号602生成信号606,否则就会发生冲突。
本实施例中,为了避免显示读操作信号602对存储器的操作影响下一个处理器对存储器的写操作信号对存储器的操作,信号606需要紧接着信号605生成。在本实施例中,信号606可以在信号605结束且间隔第一时间阈值后生成,所述第一时间阈值的范围为4纳秒至6纳秒。较佳地,所述第一时间阈值为5纳秒。在这种情况下,外部处理器200对存储器130的写操作,以及存储器130基于显示读操作信号生成的存储器操作信号进行的数据读出操作与图6所述的过程相类似,在此不再赘述。
第三种情况是显示读操作信号比处理器对存储器的写操作信号来得早,两种信号实际上冲突。
如图7,作为显示读操作信号的信号603先到,仲裁电路120随之生成对存储器操作的信号608。信号608还没有结束,处理器对存储器的写操作信号604就到了。这时候,仲裁电路120就会等到信号608结束,然后再根据信号604生成信号609。后续存储器120基于所述信号608和信号609进行相应操作的过程与前述过程相类似,在此不再赘述。
需要说明的是,整个仲裁过程中,多是遵循“先到先执行”原则。不论处理器对存储器的读/写操作信号还是显示读操作信号,仲裁电路120都会根据先到的信号生成相应的存储器操作信号,后到信号如果会和先到的信号发生冲突就需要等待,直到前一个信号操作完成之后再执行。
但是,当两个异步信号的上升沿距离非常近的时候(例如,两个上升沿的距离小于或者等于2纳秒),仲裁电路120就会判定两种信号是“同时”到达,这时候,会优先处理显示读操作信号,而处理器对存储器的读写操作信号会等到基于显示读信号操作生成的存储器操作信号结束以后再处理。由于存储器130执行存储器操作信号的速度非常快,所以不会遗漏任何一个操作。
当然,应当理解的是,在仲裁电路120处理“同时”到达的异步信号时,也可以优先处理外部处理器产生的处理器对存储器的读写操作信号,这种优先级的设置并不用来限制本发明的保护范围。
由以上分析可知,本实施例的仲裁电路120在执行仲裁时多是依据“先到先处理”的仲裁规则,这种仲裁规则简单实用,而且采用这种仲裁规则时不需要在仲裁电路中增加大量的缓存器,从而可以在数字电路中实现。采用本实施例结构的仲裁电路120能有效地减小电路的面积且降低电路的功耗,由于电路的面积和功耗可以大大减小,因此也提高了LCD驱动系统在小屏幕设备,如手机、MP4等手持设备中的应用。
相应地,本发明还提供一种仲裁方法,适用于解决LCD驱动电路中存储器的操作冲突。所述仲裁方法包括:当处理第一操作请求信号过程中接收到第二操作请求信号,则在所述第一操作请求信号处理完成后,处理所述第二操作请求信号;所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象。
其中,所述第一操作请求信号和第二操作请求信号分别来自于外部处理器和LCD驱动电路中的显示控制单元。
具体地,所述处理所述第二操作请求信号的步骤可以包括:在所述第一操作请求信号处理完成后进行计时,并在计时值大于或者等于第一时间阈值时处理所述第二操作请求信号。在具体实施例中,所述第一时间阈值的范围为4纳秒至6纳秒。
上述关于操作请求信号的处理过程可以包括:依据所述操作请求信号生成存储器操作信号,或者依据所述操作请求信号生成存储器操作信号并传输所述存储器基于所述存储器操作信号发送的数据信号。
所述仲裁方法还可以包括:预设处理操作请求信号的优先级;在接收所述第一操作请求信号和第二操作请求信号的时间间隔小于或者等于第二时间阈值时,按照预设的优先级依次处理所述第一操作请求信号和第二操作请求信号。
上述仲裁方法的具体实施方式可以参考前述关于LCD驱动系统的工作过程,在此不再赘述。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (19)
1.一种仲裁方法,适用于解决LCD驱动电路中存储器的操作冲突,其特征在于,包括:
当处理第一操作请求信号过程中接收到第二操作请求信号,则在所述第一操作请求信号处理完成后,处理所述第二操作请求信号;所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象。
2.如权利要求1所述的仲裁方法,其特征在于,所述处理所述第二操作请求信号的步骤包括:在所述第一操作请求信号处理完成后进行计时,并在计时值大于或者等于第一时间阈值时处理所述第二操作请求信号。
3.如权利要求2所述的仲裁方法,其特征在于,所述第一时间阈值的范围为4纳秒至6纳秒。
4.如权利要求1所述的仲裁方法,其特征在于,操作请求信号的处理过程包括:依据所述操作请求信号生成存储器操作信号,或者依据所述操作请求信号生成存储器操作信号并传输所述存储器基于所述存储器操作信号发送的数据信号。
5.如权利要求1所述的仲裁方法,其特征在于,所述第一操作请求信号和第二操作请求信号分别来自于外部处理器和所述LCD驱动电路中的显示控制单元。
6.如权利要求1所述的仲裁方法,其特征在于,还包括:预设处理操作请求信号的优先级;在接收所述第一操作请求信号和第二操作请求信号的时间间隔小于或者等于第二时间阈值时,按照预设的优先级依次处理所述第一操作请求信号和第二操作请求信号。
7.如权利要求6所述的仲裁方法,其特征在于,所述第二时间阈值为2纳秒。
8.一种仲裁电路,其特征在于,包括:传输单元和处理单元,
所述传输单元,适于接收第一操作请求信号和第二操作请求信号,所述第一操作请求信号和第二操作请求信号分别来自于所述存储器的不同操作对象;
所述处理单元,连接所述传输单元,适于当第一操作请求信号处理过程中接收第二操作请求信号时,在所述第一操作请求信号处理完成后,处理所述第二操作请求信号。
9.如权利要求8所述的仲裁电路,其特征在于,还包括:计时单元,连接所述处理单元,所述计时单元适于在所述处理单元处理完第一操作请求信号后进行计时,并在所述计时单元的计时值大于或者等于第一时间阈值时触发所述处理单元处理所述第二操作请求信号。
10.如权利要求9所述的仲裁电路,其特征在于,所述第一时间阈值的范围为4纳秒至6纳秒。
11.如权利要求8所述的仲裁电路,其特征在于,所述处理单元包括:操作信号生成单元,适于依据所述操作请求信号生成存储器操作信号。
12.如权利要求8所述的仲裁电路,其特征在于,所述处理单元包括:
操作信号生成单元,适于依据所述操作请求信号生成存储器操作信号;
数据传输单元,适于传输所述存储器基于所述存储器操作信号发送的数据信号。
13.如权利要求8所述的仲裁电路,其特征在于,还包括:优先级预设单元,适于预设操作请求信号的优先级;所述传输单元在接收所述第一操作请求信号和第二操作请求信号的时间间隔小于或者等于第二时间阈值时,按照预设的优先级依次传输所述第一操作请求信号和第二操作请求信号。
14.如权利要求13所述的仲裁电路,其特征在于,所述第二时间阈值为2纳秒。
15.一种LCD驱动电路,其特征在于,包括如权利要求8-14任一项所述的仲裁电路、存储器和显示控制单元,所述显示控制单元适于产生所述第一操作请求信号或第二操作请求信号。
16.如权利要求15所述的LCD驱动电路,其特征在于,所述存储器为单端口SRAM存储器。
17.一种LCD驱动系统,其特征在于,包括如权利要求15或16任一项所述的LCD驱动电路和外部处理器;所述外部处理器和所述LCD驱动电路中的显示控制单元分别产生所述第一操作请求信号和第二操作请求信号。
19.如权利要求17所述的LCD驱动系统,其特征在于,所述LCD驱动系统适用于1英寸至6英寸的显示屏幕。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310044880.8A CN103137092B (zh) | 2013-02-04 | 2013-02-04 | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310044880.8A CN103137092B (zh) | 2013-02-04 | 2013-02-04 | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137092A true CN103137092A (zh) | 2013-06-05 |
CN103137092B CN103137092B (zh) | 2015-02-04 |
Family
ID=48496843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310044880.8A Active CN103137092B (zh) | 2013-02-04 | 2013-02-04 | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137092B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824550A (zh) * | 2014-02-24 | 2014-05-28 | 华南理工大学 | 一种基于分时复用技术的液晶屏显示系统及方法 |
CN107644000A (zh) * | 2017-09-20 | 2018-01-30 | 中国核动力研究设计院 | 一种基于at96总线的页面扩展方法 |
CN112594078A (zh) * | 2020-12-07 | 2021-04-02 | 重庆潍柴发动机有限公司 | 一种船用发动机抢占式冗余电控系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030046463A1 (en) * | 2001-08-13 | 2003-03-06 | Kiyotake Togo | Bus control system and method of controlling bus |
CN1804990A (zh) * | 2006-01-20 | 2006-07-19 | 西安西北工业大学科技产业集团公司 | 液晶显示驱动芯片中静态存储器的控制电路设计方法 |
CN101025898A (zh) * | 2006-02-21 | 2007-08-29 | 天利半导体(深圳)有限公司 | 一种用于lcd驱动电路中双口sram操作冲突的仲裁算法 |
CN101127208A (zh) * | 2007-08-15 | 2008-02-20 | 西安龙腾微电子科技发展有限公司 | 异步伪双端口图像存储器的访问冲突处理方法 |
CN203134332U (zh) * | 2013-02-04 | 2013-08-14 | 格科微电子(上海)有限公司 | 仲裁电路、lcd驱动电路和lcd驱动系统 |
-
2013
- 2013-02-04 CN CN201310044880.8A patent/CN103137092B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030046463A1 (en) * | 2001-08-13 | 2003-03-06 | Kiyotake Togo | Bus control system and method of controlling bus |
CN1804990A (zh) * | 2006-01-20 | 2006-07-19 | 西安西北工业大学科技产业集团公司 | 液晶显示驱动芯片中静态存储器的控制电路设计方法 |
CN101025898A (zh) * | 2006-02-21 | 2007-08-29 | 天利半导体(深圳)有限公司 | 一种用于lcd驱动电路中双口sram操作冲突的仲裁算法 |
CN101127208A (zh) * | 2007-08-15 | 2008-02-20 | 西安龙腾微电子科技发展有限公司 | 异步伪双端口图像存储器的访问冲突处理方法 |
CN203134332U (zh) * | 2013-02-04 | 2013-08-14 | 格科微电子(上海)有限公司 | 仲裁电路、lcd驱动电路和lcd驱动系统 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824550A (zh) * | 2014-02-24 | 2014-05-28 | 华南理工大学 | 一种基于分时复用技术的液晶屏显示系统及方法 |
CN103824550B (zh) * | 2014-02-24 | 2016-04-13 | 华南理工大学 | 一种基于分时复用技术的液晶屏显示系统及方法 |
CN107644000A (zh) * | 2017-09-20 | 2018-01-30 | 中国核动力研究设计院 | 一种基于at96总线的页面扩展方法 |
CN107644000B (zh) * | 2017-09-20 | 2020-11-03 | 中国核动力研究设计院 | 一种基于at96总线的页面扩展方法 |
CN112594078A (zh) * | 2020-12-07 | 2021-04-02 | 重庆潍柴发动机有限公司 | 一种船用发动机抢占式冗余电控系统及方法 |
CN112594078B (zh) * | 2020-12-07 | 2022-07-01 | 重庆潍柴发动机有限公司 | 一种船用发动机抢占式冗余电控系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137092B (zh) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240165B2 (en) | Display driver integrated circuit including first-in-first-out (FIFO) memories configured to receive display data from a distributor and output the display data to graphics memories a display system having the same, and a display data processing method thereof | |
CN104125424A (zh) | 一种基于fpga的高速、可变帧视频显存设计方法 | |
CN104932994B (zh) | 一种数据处理方法及装置 | |
KR20210042978A (ko) | 이진화 알고리즘 기반의 액셀러레이션 제어 시스템, 칩 및 로봇 | |
US10558597B2 (en) | Application processor and integrated circuit including interrupt controller | |
CN105068951A (zh) | 一种具有非等时传输结构的片上系统总线 | |
CN109343954B (zh) | 电子设备工作方法及系统 | |
CN103064791A (zh) | 用于短数据突发长度存储器设备的有效命令映射方案 | |
US20100325375A1 (en) | Data-access control device and data-access control method | |
CN103137092B (zh) | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 | |
CN203134332U (zh) | 仲裁电路、lcd驱动电路和lcd驱动系统 | |
US9524769B2 (en) | Smart in-module refresh for DRAM | |
CN104469241A (zh) | 一种实现视频帧率变换的装置 | |
US9363412B2 (en) | Accelerator circuit and image processing apparatus | |
CN106776390A (zh) | 多设备访问存储器的实现方法 | |
US8799699B2 (en) | Data processing system | |
CN100476767C (zh) | 主机与从属设备之间的连接方法、装置、计算机系统 | |
CN101876960A (zh) | 一种apb总线系统及一种芯片 | |
CN105573933A (zh) | 处理器及存取存储器的方法 | |
TWI684971B (zh) | 觸控顯示驅動方法、觸控顯示裝置及資訊處理裝置 | |
CN101261610B (zh) | 多主设备无冲突访问从设备的方法及装置 | |
CN101025898A (zh) | 一种用于lcd驱动电路中双口sram操作冲突的仲裁算法 | |
US20170126427A1 (en) | Motor controller attaining both low latency and high throughput data communications | |
CN104681075B (zh) | 存储器装置与其操作方法 | |
CN114840458B (zh) | 读写模块、片上系统和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |