CN101023536A - 光电子薄膜芯片 - Google Patents

光电子薄膜芯片 Download PDF

Info

Publication number
CN101023536A
CN101023536A CNA2005800315161A CN200580031516A CN101023536A CN 101023536 A CN101023536 A CN 101023536A CN A2005800315161 A CNA2005800315161 A CN A2005800315161A CN 200580031516 A CN200580031516 A CN 200580031516A CN 101023536 A CN101023536 A CN 101023536A
Authority
CN
China
Prior art keywords
lens
thin
film chip
thin layer
supporting mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800315161A
Other languages
English (en)
Other versions
CN100517778C (zh
Inventor
克劳斯·施特罗伊贝尔
拉尔夫·维尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101023536A publication Critical patent/CN101023536A/zh
Application granted granted Critical
Publication of CN100517778C publication Critical patent/CN100517778C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明说明了一种光电子薄膜芯片,其具有在薄膜层(2)的有源区(7)中的至少一个辐射发射区域(8),和设置在辐射发射区域(8)之后的透镜(10,12),该透镜通过薄膜层(2)的至少一个部分区域构成,其中透镜(10,12)的横向延伸(Φ)大于辐射发射区域的横向延伸(δ)。此外还说明了用于制造这种光电子薄膜芯片的方法。

Description

光电子薄膜芯片
本发明涉及一种光电子薄膜芯片以及用于制造光电子薄膜芯片的方法。
I.Schnitzer等人所著的文献Appl.Phys.Lett.63(16),1993年10月18日,第2174至2176页描述了一种薄膜发光二极管芯片的基本原理。该文献的涉及薄膜发光二极管芯片的基本原理的公开内容在此通过参考被包含于此。
文献WO 02/13281描述了一种带有薄膜层的半导体芯片。在该薄膜层中构造有发射光子的有源区。在薄膜芯片的背离发射方向的表面上设置有支承体。
本发明的任务是给出一种具有改善的光输出耦合特性的薄膜芯片。本发明的任务还在于,给出一种用于制造这种薄膜芯片的方法。
按照光电子薄膜芯片的至少一种实施形式,薄膜芯片具有薄膜层。
该薄膜层例如通过在生长衬底上外延地沉积的层序列给出,该生长衬底至少部分地从所述层序列剥离。也就是说,衬底的厚度被减小。换句话说,衬底被薄化。还可能的是,整个生长衬底都从薄膜层的层序列剥离。
优选地,薄膜层具有至少一个有源区,其适于产生电磁辐射。所述有源区例如可以通过一个层或者层序列来给出,其具有pn结、双异质结构、单量子阱结构或者多量子阱结构。
特别优选的是,有源区具有至少一个辐射发射区域。该辐射发射区域在此例如通过有源区的部分区域来构成。在光电子薄膜芯片工作时,在有源区的该部分区域中产生电磁辐射。
按照薄膜芯片的至少一种实施形式,在辐射发射区域后设置有透镜。透镜在此例如可理解为光学元件,其适于使穿过该光学元件的电磁辐射发生折射。然而也可能的是,该透镜适于使该电磁辐射发生衍射。此外还可能的是,该透镜不但适于光折射而且适于光衍射。优选的是,透镜被这样地设置在辐射发射区域后,使得在辐射发射区域中产生的电磁辐射的至少一部分穿过透镜并且由其而折射和/或衍射。
透镜优选通过薄膜层的至少一个部分区域构成。也就是说,薄膜层的至少一个部分区域被这样地结构化,使得它适于将在辐射发射区域中产生的电磁辐射折射和/或衍射。该透镜例如可通过薄膜芯片的表面的被结构化的部分区域来构成。在此优选地,薄膜芯片的原来面向生长衬底的面具有透镜。薄膜层表面的被结构化的部分区域例如可以具有被限定的曲率。透镜则可以例如通过表面的该部分来形成边界。穿过表面的弯曲的部分区域从薄膜层射出的电磁辐射则例如按照几何光学法则被折射。
特别优选的是,透镜的横向延伸大于辐射发射区域的横向延伸。透镜的横向延伸在此例如理解为:在垂直于外延的层序列的生长方向的平面中透镜的最大伸展。相应地,辐射发射区域横向延伸则表示在垂直于外延的层序列的生长方向的平面中辐射发射区域的最大伸展。
按照光电子薄膜芯片的至少一种实施形式,给出了这样的光电子薄膜芯片,它在薄膜层的有源区中具有至少一个辐射发射区域。在此,在辐射发射区域之后设置透镜,它通过薄膜层的至少一个部分区域构成,并且其横向延伸大于辐射发射区域的横向延伸。
在光电子薄膜芯片的至少一种实施形式中,光电子薄膜芯片具有多个辐射发射区域。也就是说,在光电子薄膜芯片工作时,例如薄膜层的有源区的多个部分区域发射电磁辐射。这些辐射发射区域例如可以在规则的图案中以彼此基本相等的距离被设置在有源区中。优选的是,在这种情况下所有的辐射发射区域基本上是相同大小的,也就是说,所有的辐射发射区域例如具有基本上相同的横向延伸。
在此,基本上相同的横向延伸意味着:由于制造原因或者由于在薄膜层中的不希望的不均匀性,在辐射发射区域的延伸或设置中的波动是可能的。
此外优选的是,在每个辐射发射区域后恰好设置一个透镜。也就是说,为每个辐射发射区域优选一一对应地分配透镜。由辐射发射区域产生的电磁辐射的穿过透镜的部分于是绝大部分地在该透镜对应的辐射发射区域中被产生。绝大部分地在该透镜对应的辐射发射区域中例如可理解为:其它的、例如相邻的辐射发射区域的电磁辐射也可穿过该透镜。然而穿过该透镜的电磁辐射的绝大部分来自它对应的辐射发射区域。
一个薄膜芯片优选具有八十个辐射发射区域。相应地,一个薄膜芯片优选具有至少八十个设置在辐射发射区域之后的透镜。
按照光电子薄膜芯片的至少一种实施形式,薄膜芯片具有至少一个支承体,在其上施加薄膜层。在此,支承体优选被施加到薄膜层的背离原始生长衬底的表面上。与生长衬底相比,支承体在此可相对自由地选择。这样,与为了制造高品质的外延生长的层序列而受到严格限制的可利用的生长衬底相比,在一些特性、例如导电性或者稳定性方面,支承体可以更好地适于该部件。这样,为了获得高品质的外延层,外延地沉积的材料相对于生长衬底例如必须是晶格适配的。
优选地,被施加到薄膜层上的支承体的特色在于,适配于薄膜层的热膨胀系数。支承体例如可以包含如锗、砷化镓、氮化镓、碳化硅的半导体材料以及如蓝宝石、钼、金属或者黑金刚石(Karbon)的其它材料。
支承体的特色优选地还在于特别好的热传导性,由此使得在产生电磁辐射时在薄膜层的有源区中形成的热可以至少部分地经过该支承体排放到周围环境中去。
按照薄膜芯片的至少一种实施形式,在支承体和薄膜层之间设置反射层(Spiegel schicht)。该反射层例如可以包括布拉格镜或含金属的反射层。相比于布拉格镜,例如可包含金、金-锗、银、铝或铂的含金属的镜其特色例如在于反射性的较小的方向依赖性。借助含金属的镜也可实现比借助布拉格镜更高的反射性。
特别优选的是,设置在支承体和薄膜层之间的反射金属层适于反射由辐射发射区域产生的电磁辐射,由此提高了薄膜芯片的辐射效率。
按照光电子薄膜芯片的至少一种实施形式,薄膜芯片具有至少一个电流输入耦合区域。优选的是,电流输入耦合区域设置在支承体和薄膜层之间。借助电流输入耦合区域,电流可以被耦合入薄膜层,在那里它在有源区中被用来产生电磁辐射。电流输入耦合区域例如可以通过接触面来构成,通过该接触面,薄膜层可以从支承体地被电接触。
如果薄膜层例如在一个平行于支承体和薄膜层的交接面的平面中具有特别小的电传导性,也就是说,如果薄膜层的横向传导性特别小,则电流输入耦合区域的横向延伸在薄膜层的有源区中大致预先给出了辐射发射区域的横向延伸。也就是说,电流输入耦合区域的横向延伸大致相应于辐射发射区域的横向延伸。在此,“大致”意味着,例如由于薄膜层的横向传导性的波动而可能出现偏差。
特别优选的是,透镜的横向延伸大于辐射输入耦合区域的横向延伸并且由此大于辐射发射区域的横向延伸。
按照光电子薄膜芯片的至少一种实施形式,薄膜芯片具有多个这样的电流输入耦合区域。优选的是,为每个电流输入耦合区域一一对应地分配透镜。电流输入耦合区域、辐射发射区域和透镜例如沿着直线被设置,所述直线垂直于支承体和薄膜层的交界面,即基本上与薄膜层的生长方向平行地延伸。
此外还可能的是,在辐射发射区域中的电磁辐射例如通过光的而不是电的激励来产生。
特别优选的是,透镜在薄膜芯片的背离支承体的表面上被形成。也就是说,透镜优选通过该表面的一部分的结构化来形成。在此,表面的该部分例如可形成球形的或者非球形的向外拱起的体透镜(Vo1umenlinse)。但是也可能的是,薄膜层-表面的该结构化的部分形成菲涅尔透镜(Fresnel-Linse)。
按照光电子薄膜芯片的至少一种实施形式,透镜的横向延伸在30至100μm之间。透镜的横向延伸在此例如理解为在透镜的足点(Fusspunkt)上透镜的直径。透镜的足点在此例如位于薄膜芯片的表面的平面中,其中在该表面中形成了透镜。
透镜的横向延伸优选在30和60μm之间。透镜的高度、即从透镜足点至透镜的顶点的距离例如在1和50μm之间,优选在1和20μm之间。
在薄膜芯片的至少一种实施形式中,电流输入耦合区域的横向延伸在1和80μm之间,优选在10和40μm之间。在薄膜层的仅仅小的横向传导性的情况下,电流输入耦合区域的横向延伸大致相应于产生辐射的区域的横向延伸。
按照光电子薄膜芯片的至少一种实施形式,辐射发射区域和透镜足点之间的距离在1和50μm之间。
如果应通过该透镜来优化对于来自薄膜芯片的电磁辐射的输出耦合的输出耦合效率,则辐射发射区域和透镜足点之间的距离优选在1和25μm之间,尤其优选在1和10μm之间。如果例如打算将输出耦合的电磁辐射的特别大的部分集中到例如与在其上构造有透镜的薄膜层表面垂直的方向上,那么辐射发射区域和透镜足点之间的距离优选在25和50μm之间,尤其优选在25和40μm之间。穿过透镜的辐射则至少部分地被集中在围绕该方向的辐射锥中。
在光电子薄膜芯片的至少一种实施形式中,薄膜层在薄膜层和支承体之间的交界面上具有至少一个凹槽。优选地,凹槽至少部分地围绕电流输入耦合区域。特别优选的是,凹槽完全地围绕电流输入耦合区域。也就是说,如果从一个电流输入耦合区域出发,在薄膜层和支承体的交界面上涂薄膜层,则优选在该交界面的平面中的任何方向上都会到达凹槽。凹槽例如恰好围绕电流输入耦合区域。优选的是,每个电流输入耦合区域都被至少一个凹槽围绕。凹槽在此例如可环形地绕电流输入耦合区域设置。
按照薄膜芯片的至少一种实施形式,凹槽的深度在1和20μm之间。即,凹槽在其最深的位置深在1和20μm之间。特别优选的是,凹槽深在1和8μm之间。从支承体出发来看,凹槽例如可以一直到达薄膜层的有源区的开始处。在此,凹槽例如不穿透薄膜层的有源区。然而也可能的是,凹槽在这种程度上达到薄膜层中,即它穿透该有源区。
按照光电子薄膜芯片的至少一种实施形式,凹槽在薄膜层的背离支承体的表面的方向上变细。在此,凹槽例如具有平的内壁。内壁在离开支承体的方向上例如被设置在电流输入耦合区域之后。优选的,内壁与支承体成一个在10和90度之间的角。特别优选的是,所述角在10和80度之间。
还给出了一种用于制造光电子薄膜芯片的方法。
按照该方法的至少一种实施形式,首先将薄膜层外延地沉积到生长衬底上。薄膜层例如是外延生长的层序列。优选的是,薄膜层包括至少一个层或层序列,其适于作为有源区来产生电磁辐射。
优选的是,将一个介电层沉积到薄膜层的背离生长衬底的表面上,在该介电层中,接下来以在该介电层中的凹进部分(Ausnehmung)的形式构造有至少一个电流输入耦合区域。优选的是,构造有大量的辐射输入耦合区域。
在接下来的方法步骤中,可将例如金属层施加到薄膜层的背离支承体的表面上,例如施加到介电层上,所述金属层适于反射在有源区中产生的电磁辐射。
接下来将支承体施加到薄膜层的背离生长衬底的表面上。该支承体例如可借助焊接方法被固定到薄膜层上。
在另外的方法步骤中,生长衬底随后至少部分地被从薄膜层剥离。也就是说,例如生长衬底被薄化或者从薄膜层被剥离。
按照该方法的至少一种实施形式,在薄膜层的背离支承体的表面上制造至少一个透镜。优选的是,透镜被设置在电流输入耦合区域之后。特别优选的是,在多个电流输入耦合区域的情况下,在每个电流输入耦合区域之后设置恰好一个透镜。
按照用于制造光电子薄膜芯片的方法的至少一种实施形式,借助至少一个刻蚀工艺来制造透镜。以这种方式,可在薄膜层的背离支承体的表面上制造例如球形的、非球形的或者菲涅尔透镜。
接下来,借助实施例和所属的附图来详细阐述在此描述的光电子薄膜芯片。
图1示出了薄膜芯片的第一实施例的示意性的剖面图。
图2示出了薄膜芯片的第二实施例的示意性的剖面图。
图3示出了薄膜芯片的第三实施例的示意性的剖面图。
图4示出了薄膜芯片的第四实施例的示意性的剖面图。
图5a示出了针对薄膜芯片的一个实施例的、具有针对不同的透镜厚度值而计算出的薄膜芯片输出耦合效率值的图表。
图5b示出了针对薄膜芯片的一个实施例的、相对透镜厚度的输出耦合效率的图形。
图6a示出了针对薄膜芯片的一个实施例的、具有根据在辐射发射区域和透镜足点之间的距离计算出的输出耦合效率值的图表。
图5b示出了针对薄膜芯片的一个实施例的、相对在辐射发射区域和透镜足点之间的距离的输出耦合效率的图形。
在实施例和附图中,相同的或者起相同作用的组成部分分别被设置相同的参考标号。图中所示的元件不能被认为是符合比例的。相反,图中的单个的元件为了更好的理解可部分地放大并且不以实际的相互的尺寸关系被示出。
图1示出了这里描述的光电子薄膜芯片的第一实施例的示意性的剖面图。
在该实施例中,在支承体1上设置薄膜层2。支承体1例如通过一个晶片给出。该支承体例如可包括下列材料中的至少一种:锗、砷化镓、氮化镓、碳化硅、蓝宝石、钼、金属、黑金刚石。
但是也可能的是,支承体1通过柔性的、导电的膜来构造。支承体例如可以通过碳膜来给出。该膜的厚度在此优选小于等于100μm。
支承体例如借助焊层3与薄膜层2相连接。例如电绝缘的介电层5被施加到薄膜层2的朝着支承体的分界面上。
反射金属层4跟随在介电层5后,该反射金属层4包含反射的金属,例如金、银、金-锗、铝或铂。
所述反射金属层4一方面优选特别良好地导电,并且另一方面适于将在薄膜层2的辐射发射区域8中产生的电磁辐射至少部分地向薄膜层2的表面9的方向上反射。表面9是背离支承体1的表面,它原来是朝着被剥离的生长衬底的。
介电层5具有穿孔,这些穿孔构成电流输入耦合区域。穿孔在此例如包括反射金属层5的材料。电流输入耦合区域6例如具有横向延伸δ。它们可例如圆柱形地被构造。横向延伸δ则通过该圆柱体的直径来给出。
薄膜层2例如基于磷化物-化合物半导体材料或者基于氮化物-化合物半导体材料。
“基于磷化物一化合物半导体”在该上下文中意味着,被这样标明的部件或者部件的部分优选包含AlnGamIn1-n-mP,其中0≤n≤1,0≤m≤1以及n+m≤1。在此,该材料不必一定具有按照上述公式的、数学上精确的成分。相反,它可以具有一种或多种掺杂剂以及附加的组分,它们基本不改变该材料的物理特性。即使它们可部分地通过少量的其它的物质所代替,然而为简单起见,上述公式也只包含晶格(Al、Ga、In、P)的主要组分。
“基于氮化物-化合物半导体”在该上下文中意味着,有源的外延-层序列或者其中至少一个层包含氮III/V-化合物半导体材料,优选包含AlnGamIn1-n-mN,其中0≤n≤1,0≤m≤1以及n+m≤1。在此,该材料不必一定具有按照上述公式的、数学上精确的成分。相反,它可以具有一种或多种掺杂剂以及附加的组分,它们基本不改变该AlnGamIn1-n-mN-材料的具有代表性的物理特性。即使它们可部分地通过少量的其它的物质所代替,然而为简单起见,上述公式也只包含晶格(Al、Ga、In、N)的主要组分。
在此,这可这样理解,即薄膜层包含至少一个单层,它包含来自相应的化合物半导体材料系的材料。
薄膜层2此外还优选具有至少一个有源区7,它适于产生电磁辐射。有源区7例如可具有pn结、双异质结构、单量子阱结构或者多量子阱结构。
术语量子阱结构在本申请的范围中包括这样的结构,在其中载流子通过限制(“confinement”)经历其能量状态的量子化。术语量子阱结构尤其不包含关于量子化的维数的说明。由此,它还包括量子槽、量子线、量子点和这些结构的每一种组合。
如果电流通过电流输入耦合区域6被耦合入薄膜层2中,则由于为薄膜层2所使用的材料的小的横向传导性,电流基本上垂直于支承体1地流向有源区7。在有源区7被馈送电流的那里形成辐射发射区域8。在此,由于薄膜层2的材料的小的横向传导性,所以辐射发射区域8的横向延伸基本上通过电流输入耦合区域6的横向延伸来给出。
在每个辐射发射区域8之后,以在有源区7和表面9之间的距离h设置透镜10。透镜10例如是体透镜。它例如可球形地或非球形地向外拱起。透镜通过其厚度d来表现特征,该厚度给出了在透镜足点10a和透镜顶点10b之间的距离。例如涉及球形的透镜10,则透镜10的曲率由透镜半径r来确定。此外,透镜还通过其在透镜10的足点10a上的横向延伸Φ来表现特征。透镜10的足点10a在此例如位于薄膜层2的表面9的平面中。也就是说,距离h描述了在辐射发射区域8和设置在辐射发射区域8之后的透镜的足点10a之间的距离。在辐射发射区域8中产生的电磁辐射例如通过设置在辐射发射区域8之后的透镜10,从薄膜层2离开。特别优选的是,这些透镜10通过在薄膜层2的表面9中的至少一个刻蚀工艺来形成。
此外,在表面9上还施加一个接合垫(Bond-Pad)11,它例如由导电材料组成并且用于薄膜芯片的电接触。有利的是,该接合垫11被这样施加,使得辐射发射区域8不被接合垫11掩盖。
与图1不同,图2示出了透镜也可通过菲涅尔透镜12来给出。优选的是,菲涅尔透镜12通过至少一个刻蚀工艺被结构化到薄膜层2的表面9中。
与图1和2不同,图3和4示出了表面发射的薄膜芯片的实施例,其中在薄膜层2和支承体1之间的交界面中引入凹槽13。在此,每个辐射输入耦合区域6优选被至少一个凹槽13围绕。凹槽13例如可环形地围绕电流输入耦合区域6设置。凹槽13例如可延伸至有源区7。优选的是,凹槽13具有平地延伸的内壁,这些内壁与平行于支承体1和薄膜层2的交界面的平面成角α。
凹槽13的内壁优选以介电层5和反射层4覆盖。因此,它们对于在辐射发射区域8中产生的电磁辐射至少是部分反射的。
通过凹槽13限定了Mesa-结构14,在其足点上分别设置一个电流输入耦合区域6。
图5a示出了具有计算结果的表。所述计算是示例性地针对在磷化物-化合物半导体材料系中的薄膜芯片的有源区7来进行的。在此,有源区7具有0.6μm的厚度,吸收为0.9/μm,以及具有0.4的内部效率。电流输入耦合区域的横向延伸例如为26μm。在有源区7和透镜的足点10a之间的距离h在这些计算中被设定为4μm。这些计算是针对具有凹槽13的实施例来执行的,凹槽深3μm。在此,凹槽13的内壁与薄膜层2和支承体1的交界面的平面成30度的角α。计算是针对球形的体透镜10来执行的,其中在足点处,透镜的直径被设定为Φ等于36μm。在下面,半径r并且由此透镜10的厚度d被改变。根据透镜10的半径r来计算输出耦合效率η,即电磁辐射的离开薄膜层的部分,以及在数值孔径0.5中被发射的辐射NA的百分比部分。
如图5b示出的那样,根据透镜10的厚度d在d大约为11μm的情况下得到最大的输出耦合效率η。所属的透镜半径r为大约20μm。也就是说,在透镜10的足点10a和有源区7之间的距离h固定时,可通过改变透镜10的曲率r来调节出最佳的输出耦合效率η,其与在平的薄膜层表面(r→∞)的情况的输出耦合效率η相比大约提高了1.8倍。
图6a示出了,在其他参数不改变的情况下以球形透镜10的大约30μm的半径r,在辐射发射区域8和透镜的足点10a之间的距离h变化的条件下的计算。
如图6b示例地示出的,在h的值从大约25μm开始变大的情况下,在数值孔径0.5中出现增强的发射。也就是说,薄膜芯片的辐射特性是针对h的这些值的,并且辐射的集束发生在垂直于薄膜芯片2的表面9的方向上。通过h的改变,则可受限定地调节薄膜芯片的辐射特性。
本发明不限制于借助实施例的描述。相反,本发明包括每个新的特征以及这些特征的每个组合,这尤其包含权利要求中的特征的每个组合,即使该特征或该组合本身没有明确地在权利要求或实施例中给出。
该专利申请要求德国专利申请102004046792.7-33的优先权,它的公开内容在此通过参考被包含。

Claims (12)

1.一种光电子薄膜芯片,具有:
在薄膜层(2)的有源区(7)中的至少一个辐射发射区域(8),和
设置在所述辐射发射区域(8)之后的透镜(10,12),该透镜通过所述薄膜层(2)的至少一个部分区域构成,其中所述透镜(10,12)的横向延伸(Φ)大于所述辐射发射区域的横向延伸(δ)。
2.根据上述权利要求所述的光电子薄膜芯片,
具有多个辐射发射区域(8),其中在每个辐射发射区域(8)之后设置恰好一个透镜(10,12)。
3.根据上述权利要求至少之一所述的光电子薄膜芯片,具有
支承体(1),所述薄膜层(2)施加于其上,以及
至少一个电流输入耦合区域(6),其被设置在支承体(1)和薄膜层(2)之间,其中所述透镜的横向延伸(Φ)大于所述电流输入耦合区域的横向延伸(δ)。
4.根据上述权利要求至少之一所述的光电子薄膜芯片,
其中所述透镜(10,12)构造在所述薄膜层(2)的背离所述支承体(1)的表面(9)上。
5.根据上述权利要求至少之一所述的光电子薄膜芯片,
其中所述透镜(10,12)的横向延伸(Φ)在30和100μm之间。
6.根据上述权利要求至少之一所述的光电子薄膜芯片,
其中所述电流输入耦合区域(6)的横向延伸(δ)在1和80μm之间。
7.根据上述权利要求至少之一所述的光电子薄膜芯片,
其中在辐射发射区域(8)和所述透镜(10,12)的足点(10a)之间的距离在1和50μm之间。
8.根据上述权利要求至少之一所述的光电子薄膜芯片,具有
在所述薄膜层(2)的朝着所述支承体(1)的交界面中的至少一个凹槽(13),其中所述凹槽(13)至少部分地围绕所述电流输入耦合区域(6)。
9.根据上述权利要求所述的光电子薄膜芯片,
其中所述凹槽(13)深在1和20μm之间。
10.根据上述权利要求至少之一所述的光电子薄膜芯片,
其中所述凹槽(13)在所述薄膜层(2)的背离所述支承体(1)的表面的方向上变细,并且所述凹槽(13)的内壁与所述支承体(1)成一个在10和90°之间的角(α)。
11.用于制造根据上述权利要求至少之一所述的薄膜芯片的方法,
其中在薄膜层(2)的背离支承体(1)的表面(9)上制造至少一个透镜(10,12)。
12.根据上述权利要求所述的用于制造薄膜芯片的方法,
其中所述透镜(10,12)借助刻蚀工艺来制造。
CNB2005800315161A 2004-09-27 2005-09-27 光电子薄膜芯片 Active CN100517778C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004046792.7 2004-09-27
DE102004046792.7A DE102004046792B4 (de) 2004-09-27 2004-09-27 Optoelektronischer Dünnfilmchip mit integrierter Linse und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
CN101023536A true CN101023536A (zh) 2007-08-22
CN100517778C CN100517778C (zh) 2009-07-22

Family

ID=35677696

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800315161A Active CN100517778C (zh) 2004-09-27 2005-09-27 光电子薄膜芯片

Country Status (8)

Country Link
US (1) US7989830B2 (zh)
EP (1) EP1807879B1 (zh)
JP (1) JP2008515177A (zh)
KR (1) KR101238817B1 (zh)
CN (1) CN100517778C (zh)
DE (1) DE102004046792B4 (zh)
TW (1) TWI279931B (zh)
WO (1) WO2006034694A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916819A (zh) * 2010-07-29 2010-12-15 张汝京 发光二极管及其制造方法
CN102130250A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN102130242A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 单色led芯片及其形成方法
CN102130248A (zh) * 2010-10-08 2011-07-20 映瑞光电科技(上海)有限公司 发光装置及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010028146A2 (en) * 2008-09-08 2010-03-11 3M Innovative Properties Company Electrically pixelated luminescent device
US8513685B2 (en) * 2008-11-13 2013-08-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20120089716A (ko) 2009-10-14 2012-08-13 쓰리엠 이노베이티브 프로퍼티즈 컴파니 광원
US20110169991A1 (en) * 2010-01-08 2011-07-14 Omnivision Technologies, Inc. Image sensor with epitaxially self-aligned photo sensors
KR101106138B1 (ko) * 2010-10-01 2012-01-20 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
KR101729492B1 (ko) 2014-12-09 2017-05-02 주식회사 엘지유플러스 헤드폰 및 헤드폰을 통한 음악 서비스 수신 방법
KR101830795B1 (ko) 2017-02-28 2018-02-21 주식회사 엘지유플러스 음원 찾기 서비스 수행방법
US11784288B2 (en) * 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
GB2593181B (en) * 2020-03-17 2023-11-15 Plessey Semiconductors Ltd Micro-LED device
WO2024024272A1 (ja) * 2022-07-26 2024-02-01 ソニーグループ株式会社 発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1007736A (en) * 1974-09-10 1977-03-29 Northern Electric Company Integral lens light emitting diode
JPS6119181A (ja) * 1984-07-05 1986-01-28 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
DE10019665A1 (de) 2000-04-19 2001-10-31 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip und Verfahren zu dessen Herstellung
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
EP1221725A1 (en) 2001-01-04 2002-07-10 Interuniversitair Microelektronica Centrum Vzw Highly efficient paraboloid light emitting diode
JP4193471B2 (ja) 2001-12-14 2008-12-10 日亜化学工業株式会社 発光装置およびその製造方法
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916819A (zh) * 2010-07-29 2010-12-15 张汝京 发光二极管及其制造方法
CN102130250A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN102130242A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 单色led芯片及其形成方法
CN102130248A (zh) * 2010-10-08 2011-07-20 映瑞光电科技(上海)有限公司 发光装置及其制造方法
US8580587B2 (en) 2010-10-08 2013-11-12 Enraytek Optoelectronics Co., Ltd. Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US7989830B2 (en) 2011-08-02
KR101238817B1 (ko) 2013-03-04
EP1807879A1 (de) 2007-07-18
TW200618356A (zh) 2006-06-01
KR20070053791A (ko) 2007-05-25
TWI279931B (en) 2007-04-21
US20080283855A1 (en) 2008-11-20
WO2006034694A1 (de) 2006-04-06
DE102004046792B4 (de) 2023-01-19
DE102004046792A1 (de) 2006-04-13
CN100517778C (zh) 2009-07-22
JP2008515177A (ja) 2008-05-08
EP1807879B1 (de) 2020-01-22

Similar Documents

Publication Publication Date Title
CN100517778C (zh) 光电子薄膜芯片
CN101655192B (zh) 发光装置
CN102460744B (zh) 具有反射结构的半导体发光二极管及其制造方法
US9531161B2 (en) Light-emitting assembly having a semiconductor layer sequence having an active zone on a columnar structure
KR101677300B1 (ko) 광전 반도체칩 및 그 제조 방법
US6924163B2 (en) Semiconductor light emitting device and its manufacturing method
CN101308899B (zh) 半导体发光元件
US8093607B2 (en) Optoelectronic semiconductor component
US20080290356A1 (en) Reflective Layered System Comprising a Plurality of Layers that are to be Applied to a III/V Compound Semiconductor Material
CN103975490A (zh) 半导体激光二极管
JP2010541216A (ja) オプトエレクトロニクス半導体本体
JP2007027728A (ja) オプトエレクトロニックチップ
TW202015255A (zh) 包含二極體陣列之光電元件
CN101877381B (zh) 发光器件和发光器件封装
KR102299136B1 (ko) 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치
US10454006B2 (en) Heterostructure including anodic aluminum oxide layer
JP4833537B2 (ja) 半導体発光素子
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
JP2024516089A (ja) 放射放出半導体チップおよび放射放出半導体チップの製造方法
US20240154062A1 (en) Multi-Period Patterned Substrate
TW202243232A (zh) 軸向式三維led光電裝置
US20220045249A1 (en) Optoelectronic semiconductor component having a first and second metal layer and method for producing the optoelectronic semiconductor component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant