CN101019238A - 用于电压限制的半导体结构 - Google Patents
用于电压限制的半导体结构 Download PDFInfo
- Publication number
- CN101019238A CN101019238A CNA2005800307131A CN200580030713A CN101019238A CN 101019238 A CN101019238 A CN 101019238A CN A2005800307131 A CNA2005800307131 A CN A2005800307131A CN 200580030713 A CN200580030713 A CN 200580030713A CN 101019238 A CN101019238 A CN 101019238A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- mixes
- semiconductor
- semiconductor structure
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 230000035515 penetration Effects 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 102000003712 Complement factor B Human genes 0.000 description 4
- 108090000056 Complement factor B Proteins 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明涉及用于电压限制的半导体结构。它具有一个第一覆盖电极(4)，一个与第一覆盖电极相连接的、强p掺杂的半导体层(2)，一个与强p掺杂半导体层(2)相连接的、弱n掺杂半导体层(1)，及一个第二覆盖电极(5)。在弱n掺杂半导体层(1)与第二覆盖电极(5)之间并排地交替设有至少一个p掺杂半导体层(6)及两个高n掺杂的半导体层。
Description
本发明涉及一种用于电压限制的半导体结构。
现有技术
已经公知了用于限制电压的半导体二极管。这种公知的半导体二极管被表示在图1中。该半导体二极管涉及一个pn二极管，其中p掺杂层2被扩散成一个均匀的n掺杂区1。为了减小体电阻及改善n-半导体与金属化部分的欧姆连接，n掺杂区1从晶片背面在n+掺杂的情况下被强n掺杂(区3)。标号4及5表示金属层。如果在这样的二极管上施加一个反向电压US，一旦它超过击穿电压UZ，则电流很强地上升。电流上升及由此限制了电压的原因在于所应用的雪崩或崩发效应。在施加反向电压时在pn界面上形成了所谓的空间电荷区。从约2·105至4·105V/cm的确定的电场强度Ekrit起在空间电荷区中的载流子被很强地加速，以致它们与晶格撞击时断开了半导体的连接键及由此产生了另外的电子及空穴，它们本身又被加速并断开其它的连接键。由此使电流急速上升。
这种二极管的缺点在于，击穿电压随着温度的增加而上升。它具有一个正的温度系数TK。如果该二极管短时地以高电流在击穿方向上工作，则作为热聚积的功率、即击穿电流IZ及击穿电压UZ的乘积将非常地高。在机动车发电机中用于整流的二极管上会在所谓的抛负载工作中出现处于几千瓦范围中的功率。其结果是二极管变热及击穿电压UZ很强地上升。这对于许多应用是不利的。例如在今后的42V车载电网中最大允许电压仅为58V。因为在该系统中的发电机电压可一直上升到48V，击穿电压的温度系数应小到可被忽略。在此情况下应注意：除了温度对击穿电压的影响外还要考虑到体电阻及制造容差。
本发明的优点
相比之下，具有权利要求1中给出的特征的半导体结构具有其优点，即它的击穿电压几乎与温度无关。它是这样实现的：本发明提出一种半导体结构，它基本上相应于一个pn二极管与一个穿通二极管的组合，其中后者也被称为PT二极管。一个PT二极管具有npn或pnp结构并且在相应尺寸设计的情况下表现出其限制电压UZPT的仅仅很小的温度相关性。该PT二极管的限制电压被这样地选择，即它始终小于pn二极管的击穿电压UZPN。整个半导体结构的击穿电压则是PT二极管的限制电压。
本发明的其它有利的特性可由以下借助附图的示范说明中得到。
附图
图1表示一个pn二极管的横截面及掺杂分布的示意性图，如迄今在电压限制中所使用的；
图2表示根据本发明的第一实施形式的一个半导体结构的示意性图及等效电路图；
图3表示根据本发明的另一实施形式的一个半导体结构的示意性图及等效电路图；
图4表示本发明的另一实施形式的一个电路图，其中一个传统的pn二极管及图3中所示的结构并联连接；
图5表示一个曲线图，其中表示出对于三个不同的电流误差系数F的最大可达到的击穿电流密度jz及最大击穿电压UZ与区域1中的掺杂浓度的关系。
实施例的说明
图2表示根据本发明的第一实施形式的一个半导体结构的示意性图及等效电路图。
在该实施形式中在一个高p掺杂的半导体层2上整面地设置了一个弱n掺杂的半导体层1。在该弱n掺杂的半导体层1中从表面这样交替地引入p掺杂的半导体层6及高n掺杂的半导体层3，使得p掺杂的半导体层6与2不相接触。优选地n掺杂的半导体层3位于以一个芯片形式实现的半导体结构的外边缘上并完全地包围该边缘。所示的半导体结构的上侧面及下侧面设有薄的金属层5及4。这些未结构化的金属化部分是对该半导体结构的欧姆部分。这里金属接触部分4被称为阳极及金属接触部分5被称为阴极。
当在阳极4与阴极5之间以这样的方式施加一个电压，即正极与阳极连接及其负极与阴极相连接时，也就是在该结构的导通极性时，在超过扩散电压UD之后电流流过金属区域和半导体区域4→2→1→3→5。
在电压更换或改变极性时，电流-除小的反向电流外-被阻断。如果该电压升高，则在pn结2/1上的空间电荷区继续向n区域1延伸。在本发明的情况下在一个电压下空间电荷区的边缘达到p掺杂的半导体区域6，该电压小于pn结2/1的雪崩击穿电压UZPN。如果在电压UZPT时空间电荷区达到层6，则电流开始流过这些层4→2→1→6→5。用于击穿的条件被达到。电压UZPT几乎与温度无关。
在忽略了带电阻的情况下以下的关系式适用于该电压UZPT的电流相关性：
在此，有
基本电荷q＝1.6·10-19As；
对于硅的相对介电常数εs＝11.9；
绝对介电常数ε0＝8.854·10-14F/cm；
载流子的饱和速度vs≈107cm/s；
ND＝层1的掺杂浓度；
W＝区域6与2之间的距离(这相应于在弱n掺杂区域1中最大的空间电荷宽度)；及
jz＝击穿电流密度。
上述这些参数在所感兴趣的、约为-50℃-220℃的温度范围中不与温度相关或在很小的范围上与温度相关。
层1的掺杂浓度ND及层1的宽度W被这样地调节，即穿通-限制电压UZPT小于pn结21的雪崩击穿电压UZPN：
UZPT＜UZPN(2)
此外必需保证：由层6(发射极)，层1(基极)及层2(集电极)组成的寄生pnp晶体管的击穿电压UCEO不低于穿通-限制电压UZPT。
UZPT＜UCEO(3)
借助一个大致在4与7之间的配合参数可使寄生pnp晶体管的击穿电压UCEO作为发射极电路中电流放大系数B的函数表达成：
这要求pnp晶体管的电流放大系数B必需被选择得很小。对于优选被视为小的宽度W，电流放大系数B实际仅与发射极效率γp相关，因为所谓基极晶体管系数α取其值1。对于电流放大系数则得到：
对于在一个pnp晶体管中基极宽度W及发射极宽度WAE明显小于少数载流子的相应扩散长度Lp及Ln的情况，发射极效率可近似表达为：
在此NAE表示发射极受主的浓度。当浓度NAE小或发射极层宽度WAE很小时，发射极效率γp及由此电流放大系数B也变小。在WAE小的情况下γp减小仅适于WAE＜Ln的情况。在半导体表面上发射极浓度不可被选择得任意地小，因为否则金属-半导体连接部分5，6不再具有欧姆特性。因此在根据本发明的结构中必需选择一个很薄的发射极层，例如WAE＜0.1微米，以便得到低的发射极效率γp及由此得到高的电压UCEO。
在方程式(1)的第二项中所述的UZPT的电流相关性可通过根据本发明的结构的适当定尺寸来最小化。用系数F来描述最大允许的电流误差。
在此，UPT表示方程式(1)中的第一项及USC表示该方程式的第二项。由方程式(7)得到：在所选择的系数F的情况下最大可达到的击穿电流密度jz与区域1的掺杂浓度ND相关。在此情况下最大可能的击穿电流密度jz随着区域1的掺杂浓度ND的增大及电流误差F的增大而升高。对于三个不同的电流误差系数F，这被表示在图5中。此外在图5中表示出对于掺杂浓度ND的一定区域的可达到的最大击穿电压UZ。在此情况下对于一个突变的pn结的击穿电压使用了近似值，它趋向于低值地得到。此外还假定了，UCEO不小于UZPN。
在根据图1的公知实施例中pn结终止在芯片的锯沟槽(Sgegrabens)的区域中。视锯沟槽类型及处理而定，在此区域中的晶格直至几到几十微米的深度是有缺陷的。缺陷晶格的区域被称为损坏区。这样的区域在能带间隙中具有高的态密度。由此提高了载流子的复合概率并由此提高了反向电流。此外触发雪崩效应所需的电场强度Ekrit在损坏区的范围中通常小于在内部的、无缺陷的芯片区域中的电场强度。因此雪崩击穿首先发生在芯片边缘上。其结果是表现为变圆的(verrundeten)反向特性曲线的预击穿。在边缘区域中反向电流的提高和预击穿的后果是该区域中的热及电负荷比在芯片内部区域中的热及电负荷强。这导致了二极管的明显减小的耐脉冲强度。因此在这种二极管中通常例如通过KOH中的蚀刻来去除有缺陷的芯片区域。
根据图2及图3的本发明的结构，pn结也终止在受干扰的锯沟槽的区域中。因为与传统的结构相反地，电压限制不再在pn结上而是在位于内部的穿通-结构上实现，只要条件(2)及(3)也适用于边缘，则不出现耐脉冲强度的减小。根据该新结构的一个优选的设计，在环绕的外部芯片边缘的区域中区3的宽度BNR大于损坏区的宽度。在此情况下宽度BNR尤其被选择得大于位于内部的、高n掺杂区3的宽度BN。
位于内部的高n或p掺杂区3或6可被实施成不同的几何结构，例如作成条带、圆或六角形。区3及6的面可与相应的应用相关地在宽的范围中变化。在条带几何结构的情况下区域3的宽度BN可大于、小于或等于区域6的宽度BP。
此外宽度BN及BP可以很大地改变。最小的宽度BN及BP大致相应于这些层在区1中相应的垂直渗入深度。当达到最大宽度时，相应地仅出现一个相联的区3及6。最大宽度BN是芯片边缘长度与最小宽度BP之间的差。另一重要的极限情况表示在图3中。在该结构的内部中完全地去除了区域3。对于宽度BP则为：芯片边缘的长度减去两倍的宽度BNR。该结构不太适合在导通方向上工作，因为几乎不再包含pn二极管部分的区域。但它能以有利的方式作为穿通二极管来使用。在其它实施例中，在芯片内部的区域3及6的宽度BN或BP不是恒定的，而可视情况而定地为变化的。这样在芯片边缘附近的BP可以很小，在向芯片中间的方向上增大，等。P掺杂区3及n掺杂区6的数目与上述BNR，BN及BP的几何结构及尺寸的选择相关。p掺杂层6的渗入深度-如图2中概要表示地-大于n掺杂层3的渗入深度，但也可稍小于或等于该渗入深度。
根据图2实施形式的一个可能的简单制造过程，示出了可用于具有约46伏的击穿电压UZ的结构，该结构例如可特别有利地用于42V机动车-车载电网。
当然，这样一种二极管也可被设计用于大些或小些的电压。在此情况下仅要注意空间电荷区的宽度、即距离W不能过大。否则方程式(1)中的第二项在高电流密度时将起到不利的作用。借助图5，可根据掺杂浓度估计出最大可达到的击穿电压UZ。
在一个高p掺杂的硅衬底上在一个外延工序中例如沉积一个具有有效厚度2.65-2.75微米并且磷掺杂剂浓度ND＝8*1015cm-3的n掺杂层。区域3及6以传统方式借助光电技术及离子注入来施加及例如借助快速热处理(RPT)来治愈。在此情况下为了产生平的p掺杂区6，在10keV能量的情况下通过30nm厚的杂散氧化物注入剂量为2*1013em-2的硼。接着在正面及背面上以公知的方式方法设置适合的金属系统。在金属化工序之前可部分地磨去p掺杂层2，以便减小晶片厚度及由此减小带电阻。必要时尤其可使用可焊接的金属化结构，例如Cr/NiV/Ag。由此可作到使该元件用前侧面及后侧面被焊入一个适合的壳体中，例如焊入一个所谓的冲压壳体(Einpressgehuse)中，如通常在用于机动车整流器的二极管中所使用的。
在芯片分割及被焊入冲压壳体中后，需要时可通过适当的湿化学蚀刻或气相蚀刻除去芯片边缘上的损坏区，以便减小由该损坏区引起的反向电流。
当然也可变换地，制造根据图2或图3的结构，而其中所有的掺杂类型被交换，即n掺杂区由p掺杂区代替及相反地替换。
图4中表示出另一实施例。这里将一个传统的结构、例如根据图1的结构与一个根据图3的本发明的结构并联地连接。
Claims (26)
1.用于电压限制的半导体结构，具有一个第一覆盖电极(4)，一个与该第一覆盖电极(4)相连接的、强p掺杂的半导体层(2)，一个与该强p掺杂的半导体层(2)相连接的、弱n掺杂的半导体层(1)，及一个第二覆盖电极(5)，其特征在于：在该弱n掺杂的半导体层(1)与该第二覆盖电极(5)之间并排地交替设有至少一个p掺杂的半导体层(6)和两个高n掺杂的半导体层(3)。
2.根据权利要求1的半导体结构，其特征在于：所述p掺杂的半导体层(6)与该高p掺杂的半导体层(2)的距离(W)小于或大于或等于所述高n掺杂的半导体层(3)与该高p掺杂的半导体层(2)的距离。
3.根据权利要求1或2的半导体结构，其特征在于：所述高n掺杂的半导体层(3)完全包围着该半导体结构的侧向边缘。
4.根据权利要求3的半导体结构，其特征在于：所述高n掺杂的半导体层(3)的在该半导体结构的这些侧向边缘区域中的宽度(BNR)不同于所述高n掺杂的半导体层(3)在该半导体结构的内部区域中的宽度(BN)。
5.根据权利要求3或4的半导体结构，其特征在于：所述高n掺杂的半导体层(3)的在该半导体结构的侧向边缘区域中的宽度(BNR)大于在其中该半导体结构的晶格是有缺陷的的区域。
6.根据以上权利要求中一项的半导体结构，其特征在于：被设置在该半导体结构的内部区域中的所述p掺杂半导体层(6)及所述高n掺杂的半导体层(3)被实施为条带、圆或六角形的形状。
7.根据以上权利要求中一项的半导体结构，其特征在于：所述高n掺杂的半导体层(3)的宽度(BN)大于、小于或等于所述p掺杂的半导体层(6)的宽度(BP)。
8.根据以上权利要求中一项的半导体结构，其特征在于：所述高n掺杂的半导体层(3)的宽度(BN)与所述p掺杂的半导体层(6)的宽度(BP)不同。
9.根据以上权利要求中一项的半导体结构，其特征在于：这些高n掺杂的半导体层(3)彼此间的距离及这些p掺杂的半导体层(6)彼此间的距离各自可变化。
10.根据以上权利要求中一项的半导体结构，其特征在于：在该半导体结构的内部区域中所述高n掺杂的半导体层(3)的宽度(BN)大于或等于所述高n掺杂半导体层(3)的至该弱n掺杂的半导体层(1)中的渗入深度。
11.根据以上权利要求中一项的半导体结构，其特征在于：在该半导体结构的内部区域中所述p掺杂的半导体层(6)的宽度(BP)大于或等于所述p掺杂半导体层(6)的至该弱n掺杂的半导体层(1)中的渗入深度。
12.根据以上权利要求中一项的半导体结构，其特征在于：在该弱n掺杂的半导体层(1)与该第二覆盖电极(5)之间设有唯一的一个被两个高n掺杂的半导体层(3)包围的p掺杂的半导体层(6)(图3)。
13.根据以上权利要求中一项的半导体结构，其特征在于：与该半导体结构并联地连接了一个pn二极管(图4)。
14.用于电压限制的半导体结构，具有一个第一覆盖电极(4)，一个与该第一覆盖电极(4)相连接的、强n掺杂的半导体层(2)，一个与该强n掺杂的半导体层(2)相连接的、弱p掺杂的半导体层(1)，及一个第二覆盖电极(5)，其特征在于：在该弱p掺杂的半导体层(1)与该第二覆盖电极(5)之间并排地交替设有至少一个n掺杂的半导体层(6)和两个高p掺杂的半导体层(3)。
15.根据权利要求14的半导体结构，其特征在于：所述n掺杂的半导体层(6)与该高n掺杂的半导体层(2)的距离(W)小于或大于或等于所述高p掺杂的半导体层(3)与该高n掺杂的半导体层(2)的距离。
16.根据权利要求14或15的半导体结构，其特征在于：所述高p掺杂的半导体层(3)完全包围着该半导体结构的侧向边缘。
17.根据权利要求16的半导体结构，其特征在于：所述高p掺杂的半导体层(3)的在该半导体结构的这些侧向边缘区域中的宽度(BNR)不同于所述高p掺杂的半导体层(3)在该半导体结构的内部区域中的宽度(BN)。
18.根据权利要求16或17的半导体结构，其特征在于：所述高p掺杂的半导体层(3)的在该半导体结构的侧向边缘区域中的宽度(BNR)大于在其中该半导体结构的晶格是有缺陷的的区域。
19.根据权利要求14-18中一项的半导体结构，其特征在于：被设置在该半导体结构的内部区域中的所述n掺杂半导体层(6)及所述高p掺杂的半导体层(3)被实施为条带、圆或六角形的形状。
20.根据权利要求14-19中一项的半导体结构，其特征在于：所述高p掺杂的半导体层(3)的宽度(BN)大于、小于或等于所述n掺杂的半导体层(6)的宽度(BP)。
21.根据权利要求14-20中一项的半导体结构，其特征在于：所述高p掺杂的半导体层(3)的宽度(BN)与所述n掺杂的半导体层(6)的宽度(BP)不同。
22.根据权利要求14-21中一项的半导体结构，其特征在于：所述高p掺杂的半导体层(3)彼此间的距离及所述n掺杂的半导体层(6)彼此间的距离各自可变化。
23.根据权利要求14-22中一项的半导体结构，其特征在于：在该半导体结构的内部区域中所述高p掺杂的半导体层(3)的宽度(BN)大于或等于所述高p掺杂半导体层(3)的至该弱p掺杂的半导体层(1)中的渗入深度。
24.根据权利要求14-23中一项的半导体结构，其特征在于：在该半导体结构的内部区域中所述n掺杂的半导体层(6)的宽度(BP)大于或等于所述n掺杂半导体层(6)的至该弱p掺杂的半导体层(1)中的渗入深度。
25.根据权利要求14-24中一项的半导体结构，其特征在于：在该弱p掺杂的半导体层(1)与该第二覆盖电极(5)之间设有唯一的一个被两个高p掺杂的半导体层(3)包围的n掺杂的半导体层(6)(图3)。
26.根据权利要求14-25中一项的半导体结构，其特征在于：与该半导体结构并联地连接了一个pn二极管(图4)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004044141.3 | 2004-09-13 | ||
| DE102004044141A DE102004044141A1 (de) | 2004-09-13 | 2004-09-13 | Halbleiteranordnung zur Spannungsbegrenzung |
| PCT/EP2005/053402 WO2006029921A1 (de) | 2004-09-13 | 2005-07-15 | Halbleiteranordnung zur spannungsbegrenzung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101019238A true CN101019238A (zh) | 2007-08-15 |
| CN101019238B CN101019238B (zh) | 2010-06-02 |
Family
ID=34993057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800307131A Expired - Fee Related CN101019238B (zh) | 2004-09-13 | 2005-07-15 | 用于电压限制的半导体结构 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7671379B2 (zh) |
| EP (1) | EP1792347B1 (zh) |
| JP (1) | JP2008512861A (zh) |
| KR (1) | KR20070064426A (zh) |
| CN (1) | CN101019238B (zh) |
| DE (1) | DE102004044141A1 (zh) |
| TW (1) | TW200610000A (zh) |
| WO (1) | WO2006029921A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165597A (zh) * | 2011-12-08 | 2013-06-19 | 英飞凌科技股份有限公司 | 包括第一和第二半导体元件的半导体器件 |
| CN105283959A (zh) * | 2013-06-18 | 2016-01-27 | 罗伯特·博世有限公司 | 晶体管和用于制造晶体管的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687891B2 (en) * | 2007-05-14 | 2010-03-30 | Infineon Technologies Ag | Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type |
| CN104659081A (zh) * | 2015-03-09 | 2015-05-27 | 江苏中科君芯科技有限公司 | 改善恢复耐量的二极管结构 |
| CN113424317A (zh) * | 2019-02-12 | 2021-09-21 | 镁可微波技术有限公司 | 单片多i区二极管限制器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328373Y2 (zh) * | 1974-09-03 | 1978-07-17 | ||
| DE2506102C3 (de) | 1975-02-13 | 1982-03-25 | Siemens AG, 1000 Berlin und 8000 München | Halbleitergleichrichter |
| GB2050694B (en) * | 1979-05-07 | 1983-09-28 | Nippon Telegraph & Telephone | Electrode structure for a semiconductor device |
| DE3631136A1 (de) | 1986-09-12 | 1988-03-24 | Siemens Ag | Diode mit weichem abrissverhalten |
| DE3939324A1 (de) * | 1989-11-28 | 1991-05-29 | Eupec Gmbh & Co Kg | Leistungs-halbleiterbauelement mit emitterkurzschluessen |
| JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
| US6180444B1 (en) * | 1998-02-18 | 2001-01-30 | International Business Machines Corporation | Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same |
| DE10046936A1 (de) * | 2000-09-21 | 2002-04-18 | Infineon Technologies Ag | Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden |
-
2004
- 2004-09-13 DE DE102004044141A patent/DE102004044141A1/de not_active Withdrawn
-
2005
- 2005-05-26 TW TW094117216A patent/TW200610000A/zh unknown
- 2005-07-15 WO PCT/EP2005/053402 patent/WO2006029921A1/de active Application Filing
- 2005-07-15 US US11/662,614 patent/US7671379B2/en not_active Expired - Fee Related
- 2005-07-15 JP JP2007530686A patent/JP2008512861A/ja active Pending
- 2005-07-15 CN CN2005800307131A patent/CN101019238B/zh not_active Expired - Fee Related
- 2005-07-15 KR KR1020077005682A patent/KR20070064426A/ko active Search and Examination
- 2005-07-15 EP EP05766765.1A patent/EP1792347B1/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165597A (zh) * | 2011-12-08 | 2013-06-19 | 英飞凌科技股份有限公司 | 包括第一和第二半导体元件的半导体器件 |
| CN103165597B (zh) * | 2011-12-08 | 2016-01-06 | 英飞凌科技股份有限公司 | 包括第一和第二半导体元件的半导体器件 |
| CN105283959A (zh) * | 2013-06-18 | 2016-01-27 | 罗伯特·博世有限公司 | 晶体管和用于制造晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070064426A (ko) | 2007-06-20 |
| EP1792347B1 (de) | 2016-12-28 |
| WO2006029921A1 (de) | 2006-03-23 |
| US7671379B2 (en) | 2010-03-02 |
| TW200610000A (en) | 2006-03-16 |
| CN101019238B (zh) | 2010-06-02 |
| EP1792347A1 (de) | 2007-06-06 |
| US20080191306A1 (en) | 2008-08-14 |
| JP2008512861A (ja) | 2008-04-24 |
| DE102004044141A1 (de) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566440B2 (en) | Production method for semiconductor device | |
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| US10998398B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| EP2790208B1 (en) | Production method for semiconductor device | |
| US10050106B2 (en) | Manufacturing method for semiconductor device | |
| EP2913854B1 (en) | Semiconductor device and method for manufacturing same | |
| US8440553B2 (en) | Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device | |
| US7259440B2 (en) | Fast switching diode with low leakage current | |
| US20070194346A1 (en) | Semiconductor device and inverter device using the same | |
| CN101019238B (zh) | 用于电压限制的半导体结构 | |
| CN101073157A (zh) | 半导体装置及用于其制造的方法 | |
| US9263599B2 (en) | Semiconductor system and method for manufacturing same | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| Schulze et al. | Reduction of the temperature dependence of leakage current of IGBTs by field-stop design | |
| CN103296072B (zh) | 一种提高了BVcbo的双极型晶体管及其生产工艺 | |
| CN101160666A (zh) | 二极管结构 | |
| CN101803029A (zh) | 半导体装置及其制造方法 | |
| US5965929A (en) | Bipolar Silicon transistor with arsenic and phosphorous ratio | |
| US7563685B2 (en) | Bipolar-transistor and method for the production of a bipolar-transistor | |
| US11502190B2 (en) | Vertical power semiconductor device, semiconductor wafer or bare-die arrangement, carrier, and method of manufacturing a vertical power semiconductor device | |
| CN104716174B (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN118156295A (zh) | 一种含有n+阱区的混合集电极结构高温igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20210715 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |