CN100592841C - 多层互连板 - Google Patents

多层互连板 Download PDF

Info

Publication number
CN100592841C
CN100592841C CN200610161032A CN200610161032A CN100592841C CN 100592841 C CN100592841 C CN 100592841C CN 200610161032 A CN200610161032 A CN 200610161032A CN 200610161032 A CN200610161032 A CN 200610161032A CN 100592841 C CN100592841 C CN 100592841C
Authority
CN
China
Prior art keywords
hole
multilayer interconnection
interconnection board
insulating barrier
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610161032A
Other languages
English (en)
Other versions
CN101111125A (zh
Inventor
樗义辉
伊东伸孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101111125A publication Critical patent/CN101111125A/zh
Application granted granted Critical
Publication of CN100592841C publication Critical patent/CN100592841C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层互连板，该多层互连板包括多个堆叠的绝缘层、位于绝缘层中的布线层和用于层间连接的通孔形成部分，所述通孔形成部分穿透绝缘层。在所述多层互连板中，设定0＜L2≤(L1/3)，其中L1表示形成于同一绝缘层中的一对相邻通孔形成部分的中心位置之间的距离，L2表示该对通孔形成部分之间的最短间隔距离。

Description

多层互连板
技术领域
本发明一般涉及多层互连板，更具体地说涉及其中通孔形成部分被用于层间连接的多层互连板。
背景技术
最近，诸如半导体器件之类的电子部件的高密度安装正在持续进步，其中半导体器件例如是IC(集成电路)或LSI(大规模集成电路)。因此，在电子部件处提供的外部连接端的数目增多，外部连接端的节距变窄。同时，电子部件在多层互连板或用很多层构成的多层互连板上的高密度安装正在进步。例如参看日本早期公开专利申请No.2003-163458。
图1是相关技术的多层互连板1的三维截面图。图2是图1中所示的相关技术的多层互连板1的截面图。
如图1和图2所示，多层互连板1具有这样的结构：例如由环氧玻璃制成的多个绝缘层2被堆叠。布线层3被以指定的图案在每个绝缘层2中形成。布线层3通过通孔形成部分5而被层间连接。通孔形成部分5通过在绝缘层2中形成穿透孔形成部分而形成，诸如铜(Cu)之类的导电金属在穿透孔形成部分中形成。
然而，诸如环氧树脂之类的树脂是多层互连板1的绝缘层2的主要成分。另外，通孔形成部分5由诸如铜(Cu)之类的导电金属形成。因此，绝缘层2的热膨胀系数不同于通孔形成部分5的热膨胀系数。因此，例如如果热在电子部件和其他部件被安装时被加到多层互连板1上，则会产生例如绝缘层2和通孔形成部分5之间的热膨胀系数的差异。
如果产生了绝缘层2和通孔形成部分5之间的热膨胀系数的差异，则在多层互连板1内部产生应力。
图3的视图示出了用于说明由于相关技术的多层互连板1中的应力而产生的最大应变的仿真结果。
如图3所示，在多层互连板1中心附近容易产生应力。另外，在通孔形成部分5的下端部分的直径很窄的部分处经常产生应力，即在由图3中的箭头A所指示的部分处。当应力被集中在通孔形成部分5的下端部分时，在该部分处产生塑性应变。如果这样的塑性应变被进一步增加，则在通孔形成部分5中可能产生断裂，或者通孔形成部分5可能在连接处剥离。
发明内容
因此，本发明的实施例可以提供解决一个或多个上述问题的新颖的、实用的多层互连板(multilayer interconnection board，MIB)。
更具体地说，本发明的实施例可以提供这样的多层互连板：可以防止尤其在板的通孔形成部分处的断裂或剥离。
本发明的一个技术方案提供一种多层互连板，其包括多个堆叠的绝缘层；位于绝缘层中的布线层；以及用于层间连接的通孔形成部分，所述通孔形成部分穿透绝缘层；其中设定0＜L2≤(L1/3)，L1表示形成于同一绝缘层中的一对相邻通孔形成部分的中心位置之间的距离，L2表示该对通孔形成部分之间的最短间隔距离。在所述多层互连板中，可以设定0＜L3≤(L1/3)，其中L3表示布线层与通孔形成部分之间的最短间隔距离。绝缘层可以由环氧玻璃材料制成，通孔形成部分由铜(Cu)制成。
本发明的一个技术方案提供一种多层互连板，其包括：多个堆叠的绝缘层；位于绝缘层中的布线层；以及用于层间连接的通孔形成部分，所述通孔形成部分穿透绝缘层；其中通孔形成部分在绝缘层中的结构是圆柱形。在所述多层互连板中，绝缘层可以由环氧玻璃材料制成，通孔形成部分由铜(Cu)制成。
本发明的一个技术方案提供一种多层互连板，其包括：多个堆叠的绝缘层；位于绝缘层中的布线层；以及用于层间连接的通孔形成部分，所述通孔形成部分穿透绝缘层；其中通孔形成部分在绝缘层中的结构是倒锥形，在绝缘层的堆叠方向上的上面部分窄于在绝缘层的堆叠方向上的下面部分。在所述多层互连板中，绝缘层可以由环氧玻璃材料制成，通孔形成部分由铜(Cu)制成。
本发明的一个技术方案提供一种多层互连板，其包括：多个堆叠的绝缘层；位于绝缘层中的布线层；以及用于层间连接的通孔形成部分，所述通孔形成部分穿透所述绝缘层；其中在通孔形成部分在绝缘层中的绝缘层堆叠方向上的下端部分处形成弯曲部分。在所述多层互连板中，绝缘层可以由环氧玻璃材料制成，通孔形成部分由铜(Cu)制成。
根据上述多层互连板，由于在同一绝缘层中形成的一对相邻通孔形成部分之间的距离和通孔形成部分与布线层之间的距离被缩短，因此通孔形成部分所具有的结构使得应力不会集中。因此，可以防止在通孔形成部分连接处产生断裂或剥离。
本发明的其他目的、特征和优点将从结合附图所阅读的下面的详细描述中变得更加清楚。
附图说明
图1是相关技术的多层互连板的三维截面图；
图2是图1中所示的相关技术的多层互连板的截面图；
图3的视图示出了用于说明在相关技术的多层互连板中产生的最大应变的仿真结果；
图4是本发明第一实施例的多层互连板的局部截面图；
图5的视图示出了用于说明在本发明第一实施例的多层互连板中产生的最大应变的仿真结果；
图6示出了通孔形成部分之间的距离和通孔形成部分和布线层之间的距离与塑性应变之间的关系；
图7的视图用于说明在本发明的第二至第四实施例的多层互连板中提供的通孔形成部分；
图8的仿真结果视图示出了在8层用于本发明第一实施例中的标准类型通孔形成部分被堆叠时所产生的塑性应变的分布；
图9的仿真结果视图示出了在8层用于本发明第二实施例中的通孔主体具有圆柱形结构的通孔形成部分被堆叠时所产生的塑性应变的分布；以及
图10示出了在8层用于本发明第二至第四实施例的通孔形成部分被堆叠时所产生的塑性应变的最大值的比较。
具体实施方式
下面参照图4至图10给出对本发明实施例的描述。
[本发明的第一实施例]
图4是本发明第一实施例的多层互连板10的放大截面图。如图4所示，多层互连板10具有这样的结构：4个绝缘层12A至12D被堆叠。通孔形成部分20形成在绝缘层12B和绝缘层12C中。另外，布线层13形成在绝缘层12B和12D中。
在本发明的第一实施例中，浸过环氧树脂的环氧玻璃被用作绝缘层12A至12D。然而，绝缘层12A至12D的材料并不局限于此。例如，诸如聚酰亚胺或PPE(聚苯醚)之类的其他绝缘树脂也可以被用作绝缘层12A至12D。
通孔形成部分20由诸如铜(Cu)之类的导电金属形成。如图7(A)所放大示出的，通孔形成部分20包括通孔主体21和连接盘部分(landpart)22。通孔主体21位于在绝缘层12B和12C中形成的穿透孔中。如下所述，可以形成通孔主体21的各种结构。穿透孔通过激光处理在绝缘层12B和12C中被形成，铜(Cu)被镀在穿透孔内，从而形成通孔主体21。
另外，连接盘部分22以凸缘(flange)形在通孔主体21的上端部形成。连接盘部分22被连接到位于其他层的凸点或者被连接到相同层中的布线层13。布线层13由铜(Cu)以指定的图案形成。当连接盘部分22被连接到在同一层中形成的布线层13时，连接盘部分22和布线层13可以以统一的方式形成。
同时，多层互连板10具有这样的结构：绝缘层12(12A至12D)由主要成分是诸如环氧树脂之类的树脂的材料制成，并且通孔形成部分20(21、22)由诸如铜(Cu)之类的导电金属形成。因此，绝缘层12的热膨胀系数不同于通孔形成部分20的热膨胀系数，因而热膨胀系数之间的差异在施加热的时候可能有问题。
本发明的发明人做出图5所示的模型，其中7个通孔形成部分20被堆叠。发明人仿真了在一对相邻通孔形成部分20A和20B之间的最短间隔距离L2被相对于这对相邻通孔形成部分20A和20B的中心位置之间的距离而改变时最大塑性应变的变化。仿真结果由图6中的实线所示，即由箭头X1所指示的线。
这里，图5的视图示出了用于说明在本发明第一实施例的多层互连板中产生的最大应变的仿真结果。图6示出了通孔形成部分之间的距离和通孔形成部分和布线层之间的距离与塑性应变之间的关系。图的横坐标表示最短间隔距离L2，纵坐标表示塑性应变。
图6示出了是0至L1的最短间隔距离L2的范围。另外，由于通孔形成部分20(20A、20B)在连接盘部分22处的直径大于通孔形成部分20(20A、20B)在通孔主体21处的直径，因此最短间隔距离L2是相邻连接盘部分22之间的距离。参看图4和图5。
如图6所示，当最短间隔距离L2被定义为(L1/3)＜L2≤L1时，塑性应变值约为0.145并且基本不变。因此，如果最短间隔距离L2被定义为(L1/3)＜L2≤L1，则当多层互连板10被加热时，在通孔形成部分20(20A、20B)中可能产生断裂，或者在连接处可能发生剥离。
另一方面，如果最短间隔距离L2短于(L1/3)，则塑性应变减小。如果最短间隔距离L2被定义为0＜L2≤(L1/3)，则塑性应变约为0.097。从经验可知，在通孔形成部分20(20A、20B)中不会由于这样的塑性应变而产生断裂或发生剥离。因此，通过将形成于绝缘层中的该对相邻通孔形成部分20A和20B的最短间隔距离L2设定得被定义为0＜L2≤(L1/3)，可以防止在形成于多层互连板10中的通孔形成部分20(20A、20B)中产生断裂或发生剥离，从而可以改善多层互连板10的可靠性。
另一方面，在诸如图4的绝缘层12B之类的同一绝缘层中，与通孔形成部分20一起提供布线层13。由于布线层13由诸如铜(Cu)之类的金属材料制成，因此可能产生由于布线层13和绝缘层12C之间热膨胀系数的差异而形成的应力。如果通孔形成部分20位于布线层13的附近，则可能由于应力在通孔形成部分20的下端处产生断裂或剥离。
因此，本发明的发明人制作了一个模型，其中提供布线层13而不是通孔形成部分20B，并对相邻的通孔形成部分20A和布线层13之间的最短间隔距离L3被改变时最大塑性应变的变化进行仿真。更具体地说，最短间隔距离L3在一对通孔形成部分20A和20B的中心位置之间的距离L1是标准距离的状态下被改变，其中所述通孔形成部分20A和20B的间隔距离在诸如绝缘层12C之类的同一绝缘层中所提供的多个通孔形成部分20中是最短的。仿真结果由图6中的箭头X2所指示的虚线示出。
如图6所示，最大塑性应变在通孔形成部分20A和布线层13之间的最短间隔距离L3被改变时的变化基本与最大塑性应变在通孔形成部分20A和20B之间的最短间隔距离L2被改变时的变化相同。换句话说，当最短间隔距离L3被定义为(L1/3)＜L3≤L1时，塑性应变值约为0.148并且基本不变。因此，如果最短间隔距离L3被定义为(L1/3)＜L3≤L1，则当多层互连板10被加热时，在通孔形成部分20(20A)中可能产生断裂，或者在连接处可能发生剥离。
另一方面，如果最短间隔距离L3短于(L1/3)，则塑性应变减小。如果最短间隔距离L3被定义为0＜L3≤(L1/3)，则塑性应变约为0.102。从经验可知，在通孔形成部分20(20A)中不会由于这样的塑性应变而产生断裂或发生剥离。因此，通过将形成于绝缘层中的该对相邻的通孔形成部分20和布线层13之间的最短间隔距离L3设定得被定义为0＜L3≤(L1/3)，可以防止在形成于多层互连板10中的通孔形成部分20(20A)中产生断裂或发生剥离，从而可以改善多层互连板10的可靠性。
[本发明的第二至第四实施例]
接下来，讨论本发明第二至第四实施例的多层互连板。由于仅本发明第二至第四实施例的多层互连板的通孔形成部分的结构不同于图4中所示的本发明第一实施例的多层互连板10的结构，因此为了便于说明，仅通孔形成部分在图7中被示出并且在随后的说明中讨论。
图7(A)的视图用于说明在本发明的第二至第四实施例的多层互连板中所提供的通孔形成部分。
图7(A)示出了用于本发明第一实施例的多层互连板10中的通孔形成部分20。如上所述，通孔形成部分20由通孔主体21和连接盘部分22形成。位于在绝缘层12B和12C中形成的穿透孔中的通孔主体21具有锥形结构，其中在由图7(A)中的箭头Z所指示的绝缘层12A至12D的堆叠方向上的上面部分宽于下面部分。具有这种结构的通孔形成部分被称为标准通孔形成部分。在标准通孔形成部分20中，通孔主体21的侧面与水平方向之间的角度θ1大于90度。
另一方面，图7(B)示出了用于本发明第二实施例的多层互连板中的通孔形成部分30。通孔形成部分30由通孔主体31和连接盘部分32形成。通孔主体31具有圆柱形结构，该圆柱形结构在由箭头Z所指示的堆叠方向上具有恒定的直径。在通孔形成部分30中，通孔主体31的侧面与水平方向之间的角度θ2约等于90度。
另外，图7(C)示出了用于本发明第三实施例的多层互连板中的通孔形成部分40。通孔形成部分40由通孔主体41和连接盘部分42形成。通孔主体41具有锥形结构，其中在图7(C)中的箭头Z所指示的堆叠方向上的上面部分窄于下面部分。在通孔形成部分40中，通孔主体41的侧面与水平方向之间的角度θ3小于90度。
另外，图7(D)示出了用于本发明第四实施例的多层互连板中的通孔形成部分50。通孔形成部分50由通孔主体51和连接盘部分52形成。空环部分53被在图7(D)中的箭头Z所指示的堆叠方向上的通孔主体51的下端处形成。空环部分53是具有半径R的弯曲结构。半径R具有指定的值。在下面的说明中，空环部分53被称为拐角R53。
本发明的发明人进行仿真以了解通过施加温度循环(temperaturecycle)到图7中所示的通孔形成部分20、30、40和50而产生的最大塑性应变的状态。更具体地说，制作了通孔形成部分20、30、40和50的7层模型。与用于诸如老化(bum-in)之类的可靠性测试的温度循环等同的温度循环被施加到半导体器件制造设备上，并对此时产生的最大塑性应变进行仿真。
图8是用于对标准通孔形成部分20进行仿真的模型的视图。图9是用于对通孔形成部分30进行仿真的模型的视图。
在图8所示的标准通孔形成部分20的情况中，最大塑性应变在位于从上面数第四阶处的标准通孔形成部分20中产生并且值为0.144。类似地，在图9所示的通孔形成部分30的情况中，最大塑性应变在位于从上面数第四阶处的通孔形成部分30中产生并且值为0.131。对通孔形成部分40和50进行基本相同的过程，结果在图10中示出。
如图10所示，与标准通孔形成部分20相比，具有圆柱形通孔主体31的通孔形成部分30、具有相反锥形结构通孔主体41的通孔形成部分40和在通孔主体51中形成拐角R53的通孔形成部分50中的每一个都具有更小的最大塑性应变值。因此，通过使用通孔形成部分30、40或50作为形成于多层互连板中的通孔形成部分，可以减小在多层互连板中产生的应力。因此，可以实现具有高可靠性的多层互连板，其中在通孔形成部分30、40或50中不产生断裂或剥离。
本发明并不限于这些实施例，在不脱离本发明范围的情况下可以做出变体和修改。
本专利申请基于在2006年7月18日提交的日本在先专利申请No.2006-196080，通过引用将其全部内容合并于此。

Claims (3)

1.一种多层互连板，包括：
多个堆叠的绝缘层；
位于所述绝缘层中的布线层；以及
用于层间连接的通孔形成部分，所述通孔形成部分穿透所述绝缘层；
其中设定0＜L2≤(L1/3)，L1表示形成于同一绝缘层中的一对相邻通孔形成部分的中心位置之间的距离，L2表示该对通孔形成部分之间的最短间隔距离。
2.如权利要求1所述的多层互连板，
其中设定0＜L3≤(L1/3)，L3表示所述布线层与所述通孔形成部分之间的最短间隔距离。
3.如权利要求1所述的多层互连板，
其中所述绝缘层由环氧玻璃材料制成，所述通孔形成部分由铜制成。
CN200610161032A 2006-07-18 2006-12-04 多层互连板 Expired - Fee Related CN100592841C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006196080A JP4935217B2 (ja) 2006-07-18 2006-07-18 多層配線基板
JP2006196080 2006-07-18

Publications (2)

Publication Number Publication Date
CN101111125A CN101111125A (zh) 2008-01-23
CN100592841C true CN100592841C (zh) 2010-02-24

Family

ID=38970364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610161032A Expired - Fee Related CN100592841C (zh) 2006-07-18 2006-12-04 多层互连板

Country Status (3)

Country Link
US (1) US7476814B2 (zh)
JP (1) JP4935217B2 (zh)
CN (1) CN100592841C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028296A (ja) 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000223810A (ja) 1999-02-01 2000-08-11 Kyocera Corp セラミックス基板およびその製造方法
JP4476378B2 (ja) * 1999-05-25 2010-06-09 日本特殊陶業株式会社 配線基板
JP2002359464A (ja) 2001-05-31 2002-12-13 Murata Mfg Co Ltd 配線基板の製造方法
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
JP3624193B2 (ja) * 2002-03-29 2005-03-02 株式会社東芝 半導体試験装置
JP2004087989A (ja) 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP2005277028A (ja) * 2004-03-24 2005-10-06 Mitsubishi Electric Corp 高速伝送用基板構造
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法
CN104168706B (zh) * 2013-05-17 2017-05-24 欣兴电子股份有限公司 承载基板及其制作方法

Also Published As

Publication number Publication date
US7476814B2 (en) 2009-01-13
CN101111125A (zh) 2008-01-23
JP2008027990A (ja) 2008-02-07
JP4935217B2 (ja) 2012-05-23
US20080017412A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
US20080041619A1 (en) Component-embedded multilayer printed wiring board and manufacturing method thereof
US6817870B1 (en) Technique for interconnecting multilayer circuit boards
CN111316434B (zh) 具有差分同轴通孔的电子衬底
KR100819278B1 (ko) 인쇄회로 기판 및 그 제조 방법
US6332782B1 (en) Spatial transformation interposer for electronic packaging
US20090283312A1 (en) Printed wiring board and method for manufacturing the same
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
CN102315190A (zh) 用于集成电路封装的电互连及其制造方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US20010035570A1 (en) Package for semiconductor devices
CN101472403B (zh) 印刷线路板及其制作方法
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
KR100550298B1 (ko) 병렬 평면 기판
US6372999B1 (en) Multilayer wiring board and multilayer wiring package
CN100592841C (zh) 多层互连板
CN109803494B (zh) 电路板及其制造方法
US6981320B2 (en) Circuit board and fabricating process thereof
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
US20070023913A1 (en) Enhanced via structure for organic module performance
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
US20020166696A1 (en) Land grid array (LGA) pad repair structure and method
US20100320602A1 (en) High-Speed Memory Package
US6541853B1 (en) Electrically conductive path through a dielectric material
US20240120293A1 (en) Method and Apparatus for Prevention, Cessation, Detection, and Monitoring of Cracks in Substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20181204

CF01 Termination of patent right due to non-payment of annual fee