CN100573879C - 具有栅极间插件的闪存器件及其制造方法 - Google Patents
具有栅极间插件的闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN100573879C CN100573879C CNB2006101101880A CN200610110188A CN100573879C CN 100573879 C CN100573879 C CN 100573879C CN B2006101101880 A CNB2006101101880 A CN B2006101101880A CN 200610110188 A CN200610110188 A CN 200610110188A CN 100573879 C CN100573879 C CN 100573879C
- Authority
- CN
- China
- Prior art keywords
- grid
- unit
- conductive layer
- insulating barrier
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims description 26
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 238000007667 floating Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非易失性存储器件，包括：第一和第二单元栅极，形成在单元区域内；第一和第二外围栅极，形成在外围区域内；以及栅极间插件，位于第一和第二单元栅极之间。该栅极间插件包括第一绝缘层、形成在第一绝缘层上的第二导电层，以及形成在第二导电层上的第三绝缘层。通过形成栅极间插件和间隔，从而降低阈值电压Vt变化。本发明还提供一种制造闪存器件的方法。
Description
技术领域
本发明涉及一种闪存器件，尤其涉及一种具有栅极间插件以防止单元栅极之间互相干扰的闪存器件。
背景技术
通常，NAND闪存器件包括多个单元块。每个单元块包括单元串，其中存储数据的多个单元被串联连接。漏极选择晶体管被提供于单元串与漏极之间，且源极选择晶体管被提供于单元串与源极之间。
下面简单地描述相关技术中制造一种闪存器件的方法。通过浅沟槽隔离(STI)处理，在半导体衬底上形成一隔离结构，定义了有源区和场区。
在有源区上形成一具有预定厚度的隧道氧化物膜。在隧道氧化物膜上形成一多晶硅膜。该多晶硅膜被用作浮动栅极的导电层。在多晶硅膜上形成一电介质膜。该电介质膜依次由氧化物膜、氮化物膜和氧化物膜叠置形成，从而形成一ONO层。
在电介质膜上形成一第二多晶硅膜。这层多晶硅膜被用作控制栅极的导电层，并且这样形成以便共用给多个组合单元。
控制栅极还包括沉淀在第二多晶硅膜上的钨硅化物，以减少控制栅极的电阻系数。通过光刻法以及蚀刻处理，栅极硬掩膜被沉淀在钨硅化物上，且形成了栅极线路。半导体器件被不断地小型化并被高度地集成。因此，由于单元栅极间的相互干扰，当相邻单元被编程时，单元的阈值电压Vt可以发生变化。随着单元在尺寸上不断地减小，例如100纳米或更小的单元，这样的相互干扰变得愈来愈重要。
发明内容
本发明的实施例涉及通过形成栅极间插件和间隔，从而降低阈值电压Vt变化。
在本发明的一个实施例中，非易挥发性存储器件包括形成在单元区域内的第一及第二单元栅极；形成在外围区域内的第一及第二外围栅极；以及提供在第一和第二单元栅极之间的栅极间插件。该栅极间插件包括第一绝缘层、形成在第一绝缘层上的第二导电层以及形成在第二导电层上的第三绝缘层。
在一个实施例中，器件包括形成在第一和第二外围栅极之间的第一栅极间间隔；以及形成在第一和第二外围栅极之间的第二栅极间间隔。该第一和第二栅极间间隔被配置为当第一和第二单元被编程时，其是浮动的。栅极间插件的上表面与第一和第二单元栅极的上表面齐平。该第一绝缘层包括介于第二导电层和第一单元栅极之间的第一垂直部分，以及介于第二导电层和第二单元栅极之间的第二垂直部分。
在另一个实施例中，一种制造闪存器件的方法包括：在单元区域内形成第一和第二单元栅极；在外围区域内形成第一和第二外围栅极；在第一和第二单元栅极上以及第一和第二外围栅极上形成第一绝缘层；在第一绝缘层上形成第二导电层；在第二导电层上形成第三绝缘层；以及移除第三绝缘层、第二导电层以及第一绝缘层的选择部分，以在第一和第二单元栅极之间形成栅极间插件。该栅极间插件完全填充了定义在第一和第二单元栅极之间的间隔。该移除步骤形成了分别提供在第一和第二外围栅极之间的第一和第二栅极间间隔。
附图说明
当结合相应的附图时，参考下列详细描述，可以更简单、更好地理解本发明更全面的评价以及更多的附加优点，附图中相似的引用符号代表相同或相似的部分，其中：
图1是根据本发明一个实施例的闪存器件的截面图；以及
图2A至2C是示出了根据本发明一个实施例的制造闪存器件的方法的截面视图。
具体实施方式
参考图1，闪存器件150包括隧道氧化物膜102、用于浮动栅极的第一导电层104、电介质膜106，以及用于控制栅极的第二导电层108，都形成在半导体衬底100上。多个栅极152形成在单元区域A内。栅极154和156形成在外围区域B内。
多个低浓度离子注入区域110形成在单元区域A内。高浓度离子注入区域120形成在外围区域B内。
栅极间插件118A形成在栅极152之间。栅极间间隔118B形成在外围区域B内的栅极154和156之间。在当前实施例中，利用了基本同样的处理形成栅极间插件118A和间隔118B。每个栅极间插件/间隔包括第一氧化物膜112、导电膜114以及第二氧化物膜116。该导电膜114可以是掺杂质的多晶硅(poly-Si)。
在编程操作期间，通过向导电膜114施加电压，该栅极间插件118A被用来防止单元栅极之间的相互干扰。结果，减少了由于相邻单元晶体管的相互干扰而产生的单元区域A内的晶体管的阈值电压Vt变化。
在编程操作期间，该栅极间间隔118B被安置在选择晶体管154的栅极的侧壁上。选择晶体管154可以是源极选择晶体管或者是漏极选择晶体管。
图2A至2C是示出了根据本发明一个实施例来制造闪存器件的方法的截面视图。
参考图2A，闪存器件(例如，NAND闪存器件)被形成在具有单元区域A和外围区域B的半导体衬底201上。该器件200包括隧道氧化物膜202和用于浮动栅极的第一导电层204。该第一导电层204可以是多晶硅膜。
通过应用隔离掩膜的光刻法以及蚀刻处理，将该第一导电层204、隧道氧化物膜202以及半导体衬底200蚀刻到一预定深度，这样形成一个沟槽(未示出)。该沟槽定义了衬底201上的有源区域和场区域。
绝缘膜形成在整个结构上以填充沟槽。该绝缘膜接着被抛光，形成一个隔离结构或浅沟槽隔离(未示出)。该隔离结构可以根据一预定厚度而被蚀刻，这样可以控制隔离结构的有效场氧化物高度(EFH)。
电介质膜206形成在第一导电层206上。在当前实施例中，该电介质膜206包括顺序层叠的氧化物膜、氮化物膜以及氧化物膜以形成ONO结构。第二导电层208形成在电介质膜206上，以形成控制栅极。该第二导电层可以是多晶硅膜，或多晶硅膜和硅化物膜(例如，钨硅化物)的叠层结构。
通过利用具有外形正交于隔离结构的单元栅极掩膜(未示出)的光刻法以及蚀刻处理，蚀刻该第二导电层208和该电介质膜206。接着蚀刻下层的第一导电层204。具有浮动栅极和控制栅极的单元栅极252被形成在单元区域A内。该单元栅极定义了栅极间距离D1。
在形成单元栅极的同时，在外围区域B形成了外围栅极254和256。外围栅极定义了栅极间距离D2，其大于单元栅极的栅极间距离。该外围栅极254定义了源极选择晶体管或漏极选择晶体管。
采用栅极作为掩膜而将杂质注入到半导体衬底201内部，以形成低浓度离子注入区域210。这些区域定义了单元晶体管的源极和漏极区域。
参考图2B，第一氧化物膜212被形成在衬底和栅极之上。该第一氧化物膜包括置于栅极侧壁的第一和第二垂直部分。在当前实施例中，第一氧化物膜212是由在整个结构上执行再氧化处理而形成的，从而保护该栅极线路以及暴露的半导体衬底201。
导电膜214形成在第一氧化物膜212上。在当前实施例中，导电膜214是一种多晶硅膜。第二氧化物膜216形成在整个结构上。
如上阐述的，介于单元区域A的栅极之间的距离D1小于介于外围区域B的栅极之间的距离D2。在当前实施例中，该第二氧化物膜216形成为完全填充定义在单元区域A的栅极之间的栅极间间隔，而没有完全填充由外围区域B的栅极定义的栅极间间隔并且具有空间213。
参考图2C，利用不同的蚀刻剂以回蚀刻处理的方式，将该第二氧化物膜216、多晶硅膜214以及第一氧化物膜212依次蚀刻。利用其他的方式可以移除这些膜，例如，以化学机械抛光的方法。在单元区域A，因为第二氧化物膜216已经完全填充了由单元栅极定义的栅极间间隔，从而形成多个栅极间插件218A。第一氧化物膜的垂直部分分离了多晶硅膜214和栅极252。
在外围区域B，能够阻止栅极之间的相互干扰的栅极间间隔218B被形成在外围区域B上。每一个栅极间间隔218B包括第一氧化物膜212、多晶硅膜214以及第二氧化物膜216。该栅极间间隔218B暴露了衬底201的一部分。
掺杂剂被注入到通过栅极间间隔118B暴露的衬底中，以定义高浓度离子注入区域220，从而形成源极/漏极区域用于栅极254和256。
下面将详细描述驱动通过图2A至2C中所示的处理来制造的闪存器件的方法。
在编程时，向单元区域A的侧壁218中形成的多晶硅膜214施加电源(Vcc)，但是外围区域B的侧壁218内形成的多晶硅膜214是浮动的。
如上所述，根据本发明，当形成小型闪存单元的时候，便能够防止相互干扰，且可以通过形成于单元栅极之间的栅极间插件而获得一致的阈值电压。在相邻的单元晶体管被编程时，能够防止由阈值电压Vt的变化引起的单元性能的变化。
结合当前被考虑的特殊实施例来描述本发明的同时，可以理解本发明并不限于所揭露的实施例。例如，本发明已经描述了有关的NAND闪存器件，而不是NOR闪存器件。本发明包括已揭露的实施例的各种修改和等价配置。应该利用附加的权利要求来解释本发明的范围。
Claims (20)
1、一种非易失性存储器件，包括：
第一和第二单元栅极，形成在单元区域内部并且每个具有依次形成在半导体衬底上的隧道氧化物膜、浮动栅极、电介质膜以及控制栅极；
第一和第二外围栅极，形成在外围区域内部；以及
栅极间插件，位于所述第一和第二单元栅极之间，该栅极间插件包括第一绝缘层、形成在所述第一绝缘层上的第二导电层、以及形成在所述第二导电层上的第三绝缘层。
2、权利要求1的器件，进一步包括：
第一栅极间间隔，形成于所述第一和第二外围栅极之间；以及
第二栅极间间隔，形成于所述第一和第二外围栅极之间。
3、权利要求2的器件，其中每个第一和第二栅极间间隔包括第一绝缘膜、第二导电膜以及第三绝缘膜。
4、权利要求3的器件，其中该第一栅极间间隔的该第一绝缘膜、所述第二导电膜以及所述第三绝缘膜对应于所述栅极间插件的所述第一绝缘层、所述第二导电层以及所述第三绝缘层。
5、权利要求2的器件，其中所述栅极间插件完全填充了所述第一和第二单元栅极之间定义的空间，同时所述第一栅极间间隔和所述第二栅极间间隔部分填充了所述第一和第二外围栅极之间定义的空间。
6、权利要求5的器件，其中所述第一和第二单元栅极之间定义的空间小于所述第一和第二外围栅极之间定义的空间。
7、权利要求1的器件，其中该栅极间插件的该第二导电层包括多晶硅。
8、权利要求7的器件，其中该栅极间插件的所述第二导电层被配置为在第一和第二单元编程期间接收供给电压，所述第一和第二单元包括所述第一和第二单元栅极。
9、权利要求8的器件，进一步包括：
第一栅极间间隔，形成于所述第一和第二外围栅极之间；以及
第二栅极间间隔，形成于所述第一和第二外围栅极之间，
其中当所述第一和第二单元在编程时，所述第一栅极间间隔和所述第二栅极间间隔中的第二导电层被配置为是浮动的。
10、权利要求9的器件，其中所述栅极间插件的上表面与所述第一和第二单元栅极的上表面齐平。
11、权利要求10的器件，其中所述第一绝缘层包括位于所述第二导电层和所述第一单元栅极之间的第一垂直部分以及位于所述第二导电层和所述第二单元栅极之间的第二垂直部分。
12、权利要求1的器件，其中所述器件为NAND闪存器件。
13、一种制造闪存器件的方法，该方法包括：
在单元区域内形成第一和第二单元栅极，所述第一和第二单元栅极每个具有依次形成在半导体衬底上的隧道氧化物膜、浮动栅极、电介质膜以及控制栅极；
在外围区域内形成第一和第二外围栅极；
在所述第一和第二单元栅极以及所述第一和第二外围栅极上形成第一绝缘层；
在所述第一绝缘层上形成第二导电层；
在所述第二导电层上形成第三绝缘层；
移除所述第三绝缘层、所述第二导电层以及所述第一绝缘层，以形成位于所述第一和第二单元栅极之间的栅极间插件，该栅极间插件包括所述第一绝缘层、形成在所述第一绝缘层上的第二导电层以及形成在所述第二导电层上的第三绝缘层且完全填充了所述第一和第二单元栅极之间定义的空间。
14、权利要求13的方法，其中移除步骤形成分别位于所述第一和第二外围栅极之间的第一和第二栅极间间隔。
15、权利要求14的方法，其中所述移除步骤包括蚀刻步骤。
16、权利要求14的方法，其中所述移除步骤包括抛光步骤。
17、权利要求14的方法，其中该第一绝缘层为氧化物膜，所述第二导电层为多晶硅膜，以及该第三绝缘层为氧化物膜。
18、权利要求14的方法，其中当对应于所述第一和第二单元栅极的第一和第二单元被编程时，该栅极间插件的所述第二导电层被配置为接收供给电压。
19、权利要求18的方法，其中当所述第一和第二单元被编程时，所述第一和第二栅极间间隔的所述第二导电层被配置为是浮动的。
20、权利要求14的方法，其中所述第一和第二栅极间间隔定义了其间的空间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050057268 | 2005-06-29 | ||
| KR57268/05 | 2005-06-29 | ||
| KR44729/06 | 2006-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1893087A CN1893087A (zh) | 2007-01-10 |
| CN100573879C true CN100573879C (zh) | 2009-12-23 |
Family
ID=37597741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101101880A Expired - Fee Related CN100573879C (zh) | 2005-06-29 | 2006-06-29 | 具有栅极间插件的闪存器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100719738B1 (zh) |
| CN (1) | CN100573879C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102141878A (zh) * | 2010-01-29 | 2011-08-03 | 株式会社泛泰 | 用于柔性显示器的屏幕定位控制的装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3434630B2 (ja) * | 1995-09-06 | 2003-08-11 | 株式会社リコー | マスクｒｏｍ装置とその製造方法 |
| TW363230B (en) | 1997-12-26 | 1999-07-01 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing method for the flash memory cell with split-gate |
| US6091101A (en) | 1998-03-30 | 2000-07-18 | Worldwide Semiconductor Manufacturing Corporation | Multi-level flash memory using triple well |
| JP3425887B2 (ja) | 1999-03-23 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
-
2006
- 2006-05-18 KR KR1020060044729A patent/KR100719738B1/ko not_active IP Right Cessation
- 2006-06-29 CN CNB2006101101880A patent/CN100573879C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102141878A (zh) * | 2010-01-29 | 2011-08-03 | 株式会社泛泰 | 用于柔性显示器的屏幕定位控制的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070001793A (ko) | 2007-01-04 |
| KR100719738B1 (ko) | 2007-05-18 |
| CN1893087A (zh) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379120B2 (en) | Metal control gate structures and air gap isolation in non-volatile memory | |
| KR101113767B1 (ko) | 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법 | |
| US20060128099A1 (en) | Method of fabricating flash memory device including control gate extensions | |
| US7163863B2 (en) | Vertical memory cell and manufacturing method thereof | |
| US7126188B2 (en) | Vertical split gate memory cell and manufacturing method thereof | |
| US6372564B1 (en) | Method of manufacturing V-shaped flash memory | |
| JP2005116551A (ja) | 半導体記憶装置とその製造方法 | |
| US20060124988A1 (en) | Methods of fabricating flash memory devices having self-aligned floating gate electrodes and related devices | |
| CN108807400B (zh) | P沟道闪存单元及其操作方法、制造方法和闪存器件 | |
| KR20120108560A (ko) | 비휘발성 메모리 장치 및 이의 제조 방법 | |
| KR100654559B1 (ko) | 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법 | |
| US20130307044A1 (en) | Selective Air Gap Isolation In Non-Volatile Memory | |
| KR101604199B1 (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| JP2002305260A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002141425A (ja) | フラッシュ・メモリセル性能を改良するための側壁プロセス | |
| US8034681B2 (en) | Method of forming flash memory device having inter-gate plug | |
| CN100573879C (zh) | 具有栅极间插件的闪存器件及其制造方法 | |
| US20070069275A1 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
| US8236646B2 (en) | Non-volatile memory manufacturing method using STI trench implantation | |
| US8021946B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR100467816B1 (ko) | 저전압 구동 플래쉬 메모리 및 그 제조 방법 | |
| KR20180099468A (ko) | Nor형 플래시 메모리 및 그 제조 방법 | |
| KR100799860B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| KR20060135237A (ko) | Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20130629 |