CN100573835C

CN100573835C - 一种制作纵向双栅金属-氧化物-半导体器件的方法

Info

Publication number: CN100573835C
Application number: CNB2006101141873A
Authority: CN
Inventors: 屠晓光; 陈少武
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2006-11-01
Filing date: 2006-11-01
Publication date: 2009-12-23
Anticipated expiration: 2026-11-01
Also published as: CN101174566A

Abstract

本发明公开了一种制作纵向双栅MOS器件的方法，该方法包括：A、在SOI衬底的顶层硅表面采用离子注入技术形成N-P-N结构，其中N区高掺杂，P区低掺杂；B、采用电子束曝光和ICP刻蚀方法在形成的N-P-N结构的N区与P区的分界面处形成纵向深槽；C、采用热氧化技术在形成纵向深槽的顶层硅表面形成一层氧化硅；D、采用低压化学气相沉积技术结合正硅酸乙酯TEOS源对所述纵向深槽进行氧化硅填充；E、在填充的氧化硅表面进行光刻，腐蚀氧化硅露出N区和P区；F、在露出的N区和P区表面蒸发金属，通过光刻腐蚀形成电极。利用本发明，实现了光通信中以及芯片系统内部的信息高速传递。

Description

一种制作纵向双栅金属-氧化物-半导体器件的方法

技术领域

本发明涉及半导体器件中纵向双栅金属-氧化物-半导体(MOS)器件技术领域，尤其涉及一种制作基于绝缘体上硅(SOI)材料纵向双栅MOS器件的方法。

背景技术

近年来，随着绝缘体上硅-补偿金属氧化物半导体(SOI CMOS)技术以及SOI光波导器件研究取得的飞跃发展，人们不断将注意力转向基于SOI的芯片内光电器件的多功能集成。

SOI技术有着体硅技术不可比拟的优越性。在SOI材料上制作的CMOS器件具有功耗低、抗干扰能力强、集成度高、速度高、工艺简单、抗辐照能力强等优点。随着SOI顶层硅膜厚度减薄到小于器件耗尽区宽度，即器件进入全耗尽状态时，SOI器件将更适合于高性能ULSI电路。随着SOI技术的不断发展，出现了一些新型的SOI MOS器件、双栅及多栅SOI器件等。这些类型的器件由于可以很好地抑制短沟道效应，提高器件按比例缩小的能力，成为纳米尺度MOS器件的优选结构。

随着器件尺寸的进一步缩小，沟道长度不断降低，短沟道效应对器件性能的影响愈发严重。为了提高器件栅极对沟道的控制能力，双栅及多栅结构应运而生。双栅器件不但可以很好地抑制短沟道效应，而且可以降低器件亚阈值斜率和泄漏电流。由于短沟道效应得到了很好的抑制，不需要采用较高的沟道掺杂浓度，因而可以进一步提高载流子迁移率，从而提高器件速度。

双栅MOSFET按照在硅片上的不同放置方式可以划分为(a)平面双栅器件；(b)垂直双栅器件；(c)纵向双栅，也称鳍式MOS管，即鳍式金属氧化物半导体场效应晶体管(FINFET)。

平面双栅器件是最早研究的一种双栅器件，但是其制备工艺比较复杂。当前的制备方法主要包括外延方法和金属诱导生长方法。

垂直双栅器件易于实现自对准双栅，而且器件沟道长度不受光刻精度限制。其制备方法主要包括硅台型和外延型两种。其中硅台型利用氮化硅侧墙作掩模刻蚀硅形成有源区，然后进行栅氧化层的生长和多晶硅的淀积，刻蚀多晶硅形成双栅，离子注入形成源漏区。最后沉积氧化硅包层，腐蚀引线孔，引出电极。

FINFET器件是一种很有应用前景的双栅器件，该器件易于实现双栅自对准以及源，漏的自对准，工艺集成度高。制作工艺与常规工艺基本兼容但是制备过程仍稍显复杂。FINFET器件的制作方法如下：FINFET器件先通过光刻和刻蚀工艺形成超薄硅条，器件宽度由硅条厚度决定，然后在衬底上沉积重掺杂电极材料制作欧姆接触以及氧化硅掩膜层，光刻，刻蚀露出硅条并通过沉积绝缘材料对栅极和源漏极之间的隔离。然后再通过光刻，刻蚀露出沟道部分，沉积栅极材料，最后在器件表面沉积钝化层，开窗做电极。

在无源器件方面，基于SOI的光波导器件是光通讯领域的关键器件。由于体硅材料自身的间接带隙特性的局限，硅电光调制器大都利用等离子色散效应。即通过改变材料内部的自由载流子的浓度，实现对材料折射率和吸收系数的改变。传统的p-i-n结构电光调制器利用的就是等离子色散原理，在有外加电流注入时，改变有源区自由载流子浓度，从而改变波导材料折射率，实现光调制。然而，当外加电流停止注入时，载流子的复合本身要持续一段时间，因而限制了开关时间不能达到很高的水平。MOS结构由于没有载流子的复合过程，仅通过多子浓度的变化调制硅材料折射率，可以达到高速。

Intel公司在SOI衬底上外延栅氧化层和多晶硅制作了MOS电容结构硅光调制器，获得了优良的性能。测试结果表明其调制速率超过1GHz。此结构在有源区中心附近制作薄栅氧化层充当电容来积累电荷，在外加电压下，自由电荷将集中于栅氧化层表面，变化的电荷浓度改变了材料的折射率从而实现光调制。MOS结构避免了载流子的复合过程对器件调制速率的影响，但调制区域和光场重叠面积小，调制效率有待提高。

采用MOS双栅结构可以扩大调制区与光场的交叠，有望获得高速高效率的光电器件。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种制作纵向双栅MOS器件的方法，以实现光通信中以及芯片系统内部的信息高速传递。

(二)技术方案

为达到上述目的，本发明的技术方案是这样实现的：

一种制作纵向双栅金属-氧化物-半导体(MOS)器件的方法，该方法包括：

A、在SOI衬底的顶层硅表面采用离子注入技术形成N-P-N结构，其中N区高掺杂，P区低掺杂；

B、采用电子束曝光和ICP刻蚀方法在形成的N-P-N结构的N区与P区的分界面处形成纵向深槽；

C、采用热氧化技术在形成纵向深槽的顶层硅表面形成一层氧化硅；

D、采用低压化学气相沉积技术结合正硅酸乙酯(TEOS)源对所述纵向深槽进行氧化硅填充；

E、对位于N区和P区之上的氧化硅表面进行光刻腐蚀，以露出N区和P区；

F、在露出的N区和P区表面蒸发金属，通过光刻腐蚀形成电极。

所述SOI衬底的顶层硅为p型低掺杂，所述步骤A包括：对SOI衬底进行清洗，在清洗好的SOI衬底上进行普通光刻，露出需要进行N型离子注入的区域，采用刻蚀技术对顶层硅表面进行浅刻蚀，然后用光刻胶做掩模进行离子注入，形成N-P-N结构。

所述采用刻蚀技术对顶层硅表面进行浅刻蚀时，刻蚀深度以能在显微镜下看到注入图形边界为标准。

所述采用刻蚀技术对顶层硅表面进行浅刻蚀时，刻蚀深度为30nm。

所述SOI衬底的顶层硅为非p型低掺杂，所述对SOI衬底进行清洗后进一步包括：采用大面积离子注入，对SOI衬底的顶层硅进行p型低掺杂。

所述步骤A和步骤B之间进一步包括：在形成的N-P-N结构的N区与P区的分界面处采用电子束曝光技术，将栅极图形转移到顶层硅表面，控制栅极厚度小于100nm。

所述采用电子束曝光技术，将栅极图形转移到顶层硅表面具体包括：在形成的N-P-N结构的N区与P区的分界面处烧点聚焦，调像散，然后进行电子束曝光和普通光刻套刻标记的对准，然后进行曝光，显影，将栅极图形转移到顶层硅表面。

步骤B中所述纵向深槽的深宽比为1∶1。

步骤C中所述形成的氧化硅的厚度为7至15nm。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的这种制作纵向双栅MOS器件的方法，将电学领域具有优势的MOS器件工作机制与SOI光波导器件相结合，制作在光通讯领域具有重要应用价值的SOI高速光波导器件。这种器件可以利用MOS电容结构实现载流子浓度的高速调制，再结合双栅结构设计可以实现器件的高调制度，是一种新型的光波导器件。它不仅解决了现在SOI基光调制器调制速度慢的弱点，而且调和了高调制速率的电光调制器不能实现高调制度的矛盾，实现了同时具有高调制速率和高调制度的电光波导器件。通过这种光波导器件将电信号转化为光信号，用以实现信息的高速传递。不仅如此，这种MOS结构的高速光波导器件还将用在未来的光电集成和芯片光互联中，是未来光计算机芯片的研究重点。

2、本发明提供的这种制作纵向双栅MOS器件的方法，与普通硅工艺兼容，有效降低了纵向双栅MOS器件的工艺制作复杂度，并且通过简单的电子束曝光工艺和成熟的电感耦合等离子体(ICP)硅刻蚀工艺能够完成器件有源区宽度和栅极宽度的精确控制。

3、本发明提供的这种制作纵向双栅MOS器件的方法，与传统的双栅/环栅MOS器件结构相比，工艺制作更加简单，器件结构控制更加精确。

4、本发明提供的这种制作纵向双栅MOS器件的方法，由于采用高掺杂的单晶硅代替多晶硅制作欧姆接触电极，避免了传统的多晶硅淀积工艺，对光通讯波段的光场的吸收进一步减小，更加有利于MOS器件与光学器件的功能集成。

5、本发明提供的这种制作纵向双栅MOS器件的方法，栅极的制作和氧化硅保护层的覆盖一步完成，降低了制作成本。

附图说明

图1为本发明提供的制作纵向双栅MOS器件的方法流程图；

图2为依照本发明实施例制作纵向双栅MOS器件的工艺流程图；

图3为依照本发明实施例制作的纵向双栅MOS器件的横截面示意图；

图4为依照本发明实施例制作的纵向双栅MOS器件的俯视图；

图5为依照本发明实施例制作的纵向双栅MOS器件的横截面SEM图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1为本发明提供的制作纵向双栅MOS器件的方法流程图，该方法在SOI衬底上实现，具体包括以下步骤：

步骤101：在SOI衬底的顶层硅表面采用离子注入技术形成N-P-N结构，其中N区高掺杂，方便以后制作欧姆接触电极，P区低掺杂作为有源区；

步骤102：采用电子束曝光和ICP刻蚀方法在形成的N-P-N结构的N区与P区的分界面处形成纵向深槽，所述纵向深槽的深宽比为1∶1；

步骤103：采用热氧化技术在形成纵向深槽的顶层硅表面形成一层氧化硅，所述形成的氧化硅的厚度为7至15nm；

步骤104：采用低压化学气相沉积技术结合正硅酸乙酯TEOS源对所述纵向深槽进行氧化硅填充；

步骤105：对位于N区和P区之上的氧化硅表面进行光刻腐蚀，以露出N区和P区；

步骤106：在露出的N区和P区表面蒸发金属，通过光刻腐蚀形成电极。

上述步骤101中所述SOI衬底的顶层硅可以为p型低掺杂，也可以为非p型低掺杂。如果所述SOI衬底的顶层硅为p型低掺杂，则步骤101包括：对SOI衬底进行清洗，在清洗好的SOI衬底上进行普通光刻，露出需要进行N型离子注入的区域，采用刻蚀技术对顶层硅表面进行浅刻蚀，刻蚀深度以能在显微镜下看到注入图形边界为标准，一般为30nm；然后用光刻胶做掩模进行离子注入，形成N-P-N结构。

如果所述SOI衬底的顶层硅为非p型低掺杂，则步骤101中所述对SOI衬底进行清洗后进一步包括：采用大面积离子注入，对SOI衬底的顶层硅进行p型低掺杂，得到理想浓度的p型低掺杂。

上述步骤101和步骤102之间进一步包括：在形成的N-P-N结构的N区与P区的分界面处采用电子束曝光技术，将栅极图形转移到顶层硅表面，控制栅极厚度小于100nm。具体包括：在形成的N-P-N结构的N区与P区的分界面处烧点聚焦，调像散，然后进行电子束曝光和普通光刻套刻标记的对准，然后进行曝光，显影，将栅极图形转移到顶层硅表面。

基于图1所述的制作纵向双栅MOS器件的方法流程图，以下结合具体的实施例对本发明制作纵向双栅MOS器件的方法进一步详细说明。

实施例

如图2所示，图2为依照本发明实施例制作纵向双栅MOS器件的工艺流程图，该方法具体包括以下步骤：

首先，对SOI衬底进行清洗。如图2中图a所示，图a为本发明利用的SOI衬底的结构示意图。

其次，在清洗好的SOI衬底上进行普通光刻。假设SOI衬底本身的顶层硅为P型低掺杂(如果顶层硅浓度和类型不满足要求可以利用大面积离子注入得到理性浓度)。用光刻胶做掩模进行硅的浅刻蚀和离子注入形成高掺杂N区，用于最后作欧姆接触电极。浅刻蚀硅的目的是为下一步电子束曝光留下标记。刻蚀深度以能在显微镜下看到注入图形边界为标准。最后在顶层硅表面形成N-P-N型结构。如图2中图b所示，图b为本发明刻蚀SOI衬底形成N-P-N型结构的示意图。

然后，采用电子束曝光和硅深刻蚀形成深槽形状。槽深宽比依设计尺寸而定。槽宽越窄，深宽比越大，填充氧化硅的难度也越大。槽宽越宽，深宽比越小，填充氧化硅的难度越小。本实施例采用的尺寸为200nm槽宽，深宽比1∶1。如图2中图c所示，图c为本发明采用电子束曝光和硅深刻蚀形成深槽形状的示意图。

再然后，将电子束曝光胶去掉，采用标准的浅槽隔离技术，即先热氧化7至15纳米左右的氧化硅，然后用LPCVD结合TEOS源对刻蚀形成的槽进行填充。如图2中图d所示，图d为本发明采用热氧化和LPCVD向槽内填充氧化硅的示意图。

最后，在氧化硅上光刻，腐蚀出引线孔，蒸发金属并进行腐蚀，从而将电极引出，完成纵向双栅MOS器件的制作。

利用本发明提供的方法制作完成的纵向双栅MOS器件如图3、图4和图5所示，其中，图3为依照本发明实施例制作的纵向双栅MOS器件的横截面示意图，图4为依照本发明实施例制作的纵向双栅MOS器件的俯视图，图5为依照本发明实施例制作的纵向双栅MOS器件的横截面SEM图。

为避免短沟道效应，本实施例中采用的沟道长度为70μm，栅氧层宽度200nm，高度200nm。填充完的器件有源区横截面SEM图如图4所示。从图中可以看出，槽并没有完全填满，有三角形的空气槽夹在氧化层中间，一方面，模拟表明这种中间含有规则空气槽的双栅结构对器件基本性能并无太大影响，另一方面，这种三角形空气槽可以通过降低刻蚀气体流量和刻蚀时间加以控制，从而最终消失。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1、一种制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，该方法包括：

A、在绝缘体上硅SOI衬底的顶层硅表面采用离子注入技术形成N-P-N结构，其中N区高掺杂，P区低掺杂；

B、采用电子束曝光和电感耦合等离子体ICP刻蚀方法在形成的N-P-N结构的N区与P区的分界面处形成纵向深槽；

D、采用低压化学气相沉积技术结合正硅酸乙酯TEOS源对所述纵向深槽进行氧化硅填充；

2、根据权利要求1所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述SOI衬底的顶层硅为p型低掺杂，所述步骤A包括：

对SOI衬底进行清洗，在清洗好的SOI衬底上进行普通光刻，露出需要进行N型离子注入的区域，采用刻蚀技术对顶层硅表面进行浅刻蚀，然后用光刻胶做掩模进行离子注入，形成N-P-N结构。

3、根据权利要求2所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述采用刻蚀技术对顶层硅表面进行浅刻蚀时，刻蚀深度以能在显微镜下看到注入图形边界为标准。

4、根据权利要求3所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述采用刻蚀技术对顶层硅表面进行浅刻蚀时，刻蚀深度为30nm。

5、根据权利要求2所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述SOI衬底的顶层硅为非p型低掺杂，所述对SOI衬底进行清洗后进一步包括：采用大面积离子注入，对SOI衬底的顶层硅进行p型低掺杂。

6、根据权利要求1所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述步骤A和步骤B之间进一步包括：

在形成的N-P-N结构的N区与P区的分界面处采用电子束曝光技术，将栅极图形转移到顶层硅表面，控制栅极厚度小于100nm。

7、根据权利要求6所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，所述采用电子束曝光技术，将栅极图形转移到顶层硅表面具体包括：

在形成的N-P-N结构的N区与P区的分界面处烧点聚焦，调像散，然后进行电子束曝光和普通光刻套刻标记的对准，然后进行曝光，显影，将栅极图形转移到顶层硅表面。

8、根据权利要求1所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，步骤B中所述纵向深槽的深宽比为1∶1。

9、根据权利要求1所述的制作纵向双栅金属-氧化物-半导体器件的方法，其特征在于，步骤C中所述形成的氧化硅的厚度为7至15nm。