CN100573713C - 具有多位单元阵列结构的磁阻随机存取存储器 - Google Patents

具有多位单元阵列结构的磁阻随机存取存储器 Download PDF

Info

Publication number
CN100573713C
CN100573713C CNB2005100034564A CN200510003456A CN100573713C CN 100573713 C CN100573713 C CN 100573713C CN B2005100034564 A CNB2005100034564 A CN B2005100034564A CN 200510003456 A CN200510003456 A CN 200510003456A CN 100573713 C CN100573713 C CN 100573713C
Authority
CN
China
Prior art keywords
variable resistor
resistor element
electric current
bit line
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100034564A
Other languages
English (en)
Other versions
CN1822226A (zh
Inventor
金惠珍
赵佑荣
吴泂录
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1822226A publication Critical patent/CN1822226A/zh
Application granted granted Critical
Publication of CN100573713C publication Critical patent/CN100573713C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有多位单元阵列结构的磁随机存取存储器(RAM)，其包括形成在衬底上的访问晶体管、第一至第三可变电阻元件和第一至第三电流供给线。该第一至第三可变电阻元件布置在位线和访问晶体管之间并且在电气上彼此相连。该第一至第三电流供给线与该第一至第三可变电阻元件交替堆叠。该第一至第三可变电阻元件具有相同的电阻。

Description

具有多位单元阵列结构的磁阻随机存取存储器
技术领域
本发明涉及磁阻随机存取存储器(RAM)，更特别地，涉及具有多位单元阵列结构的磁阻RAM。
背景技术
磁随机存取存储器(RAM)设备由连接到晶体管的多个可变电阻部件实现。这样的磁RAM是一种存储器设备，其通过改变各个铁磁薄膜的磁化方向来写入信息，并通过感测由各个铁磁薄膜的方向改变而引起的电流变化来读出信息。由于铁磁薄膜的固有特性，磁RAM是非易失性的，并能实现高速操作、低功耗和高集成度。
在磁RAM中，存储器设备使用巨磁阻(GMR)效应或隧道磁阻(TMR)效应来实现。
使用GMR效应的磁RAM，利用了电阻根据在其中具有非磁性层的两个磁性层是否在同一方向或相反方向被磁化而改变这一事实。使用自旋极化磁导效应的磁RAM，利用了穿过插入在两个磁性层之间的绝缘层的电子的磁导率在磁性层被磁化为同一方向时大于磁性层被磁化为相反方向时这一事实。图1显示了通常的磁RAM结构。
图1显示了使用自旋极化磁导效应的磁RAM 100。参见图1，磁RAM 100包括由来自字线WL的控制信号控制的访问晶体管TR和电连接到访问晶体管TR的用于存储数据的磁隧道结(MTJ)。磁RAM 100还包括数字线DL和连接到MTJ的位线BL。MTJ包括固定铁磁层30、隧道壁垒层20和自由铁磁层10。
自由铁磁层10的磁化方向可以由垂直于MTJ的纵向轴流动的电流改变。因此，由于数字线DL被排列为垂直于MTJ的纵向轴，那么流过数字线DL的电流可以控制自由铁磁层10的磁化方向。此外，如果位线BL被排列为垂直于MTJ的纵向轴，那么流过位线BL的电流可以控制自由铁磁层10的磁化方向。位线BL用于读出数据和写入数据，而数字线DL用于写入数据。数字线DL被排列成平行于字线WL。
当磁RAM 100工作时，感测电流以垂直于MTJ纵向轴的方向流过隧道壁垒层20。根据自由铁磁层10的磁化方向，固定铁磁层30和自由铁磁层10的磁化方向可以是同一方向或相反方向。自由铁磁层10和固定铁磁层30的磁化方向影响感测电流。
如果自由铁磁层10的磁化方向与固定铁磁层30的磁化方向相反，那么MTJ的电阻就增加，这会减少感测电流。如果自由铁磁层10的磁化方向与固定铁磁层30的磁化方向相同，那么MTJ的电阻就降低，这会增加感测电流。存储在磁RAM 100中的数据由该电阻决定。为了在磁RAM 100中写入数据，响应于通过字线WL传送的信号将访问晶体管TR关闭，因此导致通过数字线DL的电流。如果电流流过位线BL，则MTJ的自由铁磁层10的磁化方向由通过数字线DL和位线BL的电流形成的磁场的矢量和决定。
为了从磁RAM 100中读出数据，响应于通过字线WL传送的信号将访问晶体管TR导通，因此形成接地的电流路径。如果自由铁磁层10的磁化方向等于固定铁磁层30的磁化方向，相应地MTJ具有相对较小的电阻，那么由位线BL供给的恒电流会在MTJ两端产生相应的低电压。
如果自由铁磁层10的磁化方向与固定铁磁层30的磁化方向相反，相应地MTJ具有相对较大的电阻，那么由位线BL供给的恒电流会在MTJ两端产生相应的高电压。因此，通过测量在MTJ两端的电压，就可以读出存储在磁RAM 100中的数据。
图2显示了由美国专利5,930,164公开的传统多位磁RAM的结构。该磁RAM 200具有包括通过传导层13彼此电连接的两个MTJ 11和12的堆叠结构。这两个MTJ 11和12具有不同的电阻和磁滞特性。
通过使MTJ 11的隧道壁垒层113的厚度与MTJ 12的隧道壁垒层123的厚度不同，这两个MTJ 11和12可以具有不同的电阻。而且，通过使MTJ11的自由铁磁层112的厚度与MTJ 12的自由铁磁层122的厚度不同，这两个MTJ 11和12可以由不同的磁场开关。当数据被读取时，将利用这两个MTJ 11和12的电阻彼此不同的事实。
假定MTJ 11的最小电阻和最大电阻分别是min(R1)和max(R1+ΔR1)，MTJ 12的最小电阻和最大电阻分别是min(R2)和max(R2+ΔR2)。当写入MTJ11和12的数据是00(写成(MTJ 11，MTJ 12)＝00)时，MTJ 11和12的总电阻是R1+R2。当(MTJ11，MTJ12)＝10时，MTJ 11和12的总电阻是R1+R2+ΔR1。当(MTJ11，MTJ12)＝01时，MTJ 11和12的总电阻值是R1+R2+ΔR2。当(MTJ11，MTJ12)＝11时，MTJ 11和12的总电阻是R1+R2+ΔR1+ΔR2。
相应地，当数据被读取时，因为当预定电流被施加到磁RAM 200时，由于MTJ 11和MTJ 12对应于所写入的数据具有不同的电阻而在位线BL上检测到不同的电压，所以写入这两个MTJ 11和12的2位数据可以按照该检测电压被感应出。
当数据被写入时，利用了这两个MTJ 11和12的磁滞特性彼此不同的事实。由于MTJ 11和12由不同的磁场开关，根据它们不同的磁滞特性，通过调整流过数字线(未显示)的电流，可以在一个单元中写入所希望的多位数据。
为了写入数据‘00’或‘11’，即，设置(MTJ 11，MTJ 12)＝00或(MTJ11，MTJ 12)＝11，需要较大地增加或减小磁场。为了写入数据‘01’或‘10’，即，设置(MTJ 11，MTJ 12)＝01或(MTJ 11，MTJ 12)＝10，需要两个写操作。例如，为了写入数据‘01’((MTJ 11，MTJ 12)＝01)，用于写入数据‘00’((MTJ 11，MTJ 12)＝00)的磁场被施加到单元，接着是写入数据‘01’((MTJ 11，MTJ 12)＝01)的磁场。
为了写入数据‘10’，即，设置(MTJ 11，MTJ 12)＝10，用于写入数据‘11’((MTJ 11，MTJ 12)＝11)的磁场被施加到单元，接着是写入数据‘10’((MTJ 11，MTJ 12)＝10)的磁场。
相应地，为了在具有图2所示的单元阵列结构的磁RAM 200中写入数据，磁场的方向和大小都需要被调整。而且，为了写入数据“01”或“10”，需要多步骤写处理。
此外，在写操作期间，很难通过调整电流的大小和方向来准确地施加所希望数量的磁场。
发明内容
根据本发明的一个实施例，磁RAM包括形成在衬底上的访问晶体管、第一至第三可变电阻元件和第一至第三电流供给线。
第一至第三可变电阻元件堆叠于该访问晶体管与位线之间，并且该第一至第三可变电阻元件在电气上彼此相连。
第一至第三可变电阻元件具有相同的电阻特性。第一至第三可变电阻元件中的每一个都包括固定铁磁层。共享有双向电流流过的第一至第三电流供给线之一的第一至第三可变电阻元件中的两个的固定铁磁层的磁化方向是彼此相反的。
相同的数据被写入这两个共享有双向电流流过的第一至第三电流供给线之一的可变电阻元件。
在磁RAM中，预定传导层通过该第一至第三电流供给线。位线和第二电流供给线正交于第一和第三电流供给线。
第一至第三可变电阻元件的纵向轴与位线和第二电流供给线平行排列，并且，响应于流过第一至第三电流供给线中的双向电流，数据被写入该第一至第三可变电阻元件。
第一至第三可变电阻元件的纵向轴与位线和第二电流供给线垂直，并且，响应于流过位线和第二电流供给线中的双向电流，数据被写入该第一至第三可变电阻元件。该第一至第三可变电阻元件由磁阻材料构成。
按照本发明的实施例，磁RAM包括形成在衬底上的访问晶体管、第一和第二可变电阻元件和电流供给线。
第一和第二可变电阻元件形成在访问晶体管上，并且，该第一和第二可变电阻元件在电气上彼此相连。位线形成在第二可变电阻元件上。电流供给线被分别布置在相邻的两个访问晶体管和第一和第二可变电阻元件之间。该第一可变电阻元件与该第二可变电阻元件具有不同的电阻特性。
按照本发明的一个实施例，能同时写或读n位数据的磁RAM包括形成在衬底上的访问晶体管、第一至第(2n-1)可变电阻元件和第一至第(2n-1)电流供给线。
第一至第(2n-1)可变电阻元件被堆叠于该访问晶体管与位线之间，并且该第一至第(2n-1)可变电阻元件在电气上彼此相连。
第一至第(2n-1)电流供给线与第一至第(2n-1)可变电阻元件交替堆叠。
按照本发明的一个实施例，能同时写或读多位数据的磁RAM包括形成在衬底上的访问晶体管、位线、交替应用在该访问晶体管上的数字线、布置在位线和数字线之间的在电气上彼此相连的多个可变电阻元件。
附图说明
通过参考附图详细地描述示例性实施例，本发明将变得更加易懂。其中：
图1是通常的磁RAM的示例图；
图2是传统的多位磁RAM的示例图；
图3A是按照本发明实施例的磁RAM的示例图；
图3B是图3A的磁RAM的第二电流供给线的透视图；
图4A是图3A中所示的磁RAM的等效电路图；
图4B是用于解释图3A的磁RAM中的写入数据状态的表；
图5是用于解释图3A的磁RAM中的写入数据的表；
图6A是其中第一至第三可变电阻元件的纵向与图3A所示的磁RAM中的不同的磁RAM的示例图；
图6B是用于解释图6A所示的磁RAM中的写入数据的表；
图7是按照本发明实施例的磁RAM的示例图；
图8A是图7中所示的磁RAM的等效电路图；
图8B是用于解释图7的磁RAM中的写入数据状态的表；
图9是用于解释图7的磁RAM中的写入数据的表；
图10A是其中第一和第二可变电阻元件的固定铁磁层的磁化方向与图7所示的不同的磁RAM的示例图；以及
图10B是用于解释图10A的磁RAM中的写入数据的表。
具体实施方式
此后，本发明的实施例将参考附图标号进行详细描述。在附图中，相同的附图标记表示相同的部件。
图3A是按照本发明实施例的磁RAM 300的示例图。
图3B是图3A的磁RAM 300的第二电流供给线CSL2的透视图。
参考图3A，为了在数据写入操作期间生成磁场，第一至第三电流供给线CSL1、CSL2和CSL3被分别布置在第一可变电阻元件MTJ1和第二可变电阻元件MTJ2之间、第二可变电阻元件MTJ2和第三可变电阻元件MTJ3之间以及第三可变电阻元件MTJ3和访问晶体管TR之间。第一至第三可变电阻元件MTJ1、MTJ2和MTJ3被布置在访问晶体管TR和位线BL之间。第一至第三可变电阻元件MTJ1、MTJ2和MTJ3通过传导层EC2在电气彼此相连。位线BL通过传导层EC1与第一可变电阻元件MTJ1连接。
传导层EC2通过传导层EC3连接到访问晶体管TR。该第一至第三可变电阻元件MTJ1、MTJ2和MTJ3由磁阻材料构成。磁阻材料可以是MTJ(磁隧道结)材料、GMR(巨磁阻)材料、自旋阀、铁磁/金属/半导体混合结构、III-V磁性半导体复合结构、金属/半导体复合结构或CMR之一。
第二电流供给线CSL2与位线BL平行排列。相互平行的第一电流供给线CSL1和第三电流供给线CSL3与位线BL正交。
在图3A所示的磁RAM 300中，为了读出数据，供给到位线BL的电压被测量，或流过第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的电流被测量。由于数据是使用第一至第三电流供给线CSL1、CSL2和CSL3分别写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的，因此可以很容易地写入多位数据。即，在数据写操作期间，不需要控制磁场的电流调整，并且不需要用于写入数据“01”和“10”的多个写操作。
第二可变电阻元件MTJ2由通过第二电流供给线CSL2的第二传导层EC2连接到第三可变电阻元件MTJ3。图3B显示了第二电流供给线CSL2的结构。
当双向电流脉动通过第一至第三电流供给线CSL1、CSL2和CSL3之一时，第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的两个具有磁化方向相反的固定铁磁层。
例如，当第一至第二可变电阻元件MTJ1和MTJ2共享第一电流供给线CSL1时，如果流过第一电流供给线CSL1的电流是双向电流，那么第一至第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向彼此相反。
在这种情况下，相同的数据被写入第一至第二可变电阻元件MTJ1和MTJ2，其中该数据可以具有四个状态：“00”、“01”、“10”和“11”。图4A是图3A中的磁RAM 300的等效电路图。
图4B是用于解释图3A的磁RAM中的写入数据状态的表。
第一至第三可变电阻元件MTJ1、MTJ2和MTJ3具有相同的电阻特性。第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的每一个都具有最小电阻值R和最大电阻值R+ΔR。假定，如果“0”被写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3，则第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的每一个都具有电阻R，如果“1”被写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3，则第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的每一个都具有电阻R+ΔR。
参见图4B，如果写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的数据全是“0”，即如果第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的总电阻值为“3R”，那么可以确定磁RAM 300中存储的数据是“00”。
如果写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的数据中的一个是“1”，并且其余数据是“0”，即如果第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的总电阻为“3R+ΔR”，那么可以确定磁RAM300中存储的数据是“01”。
如果写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的数据中的两个是“1”，并且其余数据是“0”，即如果第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的总电阻为“3R+Δ2R”，那么可以确定磁RAM300中存储的数据是“10”。
如果写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的数据全是“1”，即如果第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的总电阻值为“3R+Δ3R”，那么可以确定磁RAM300中存储的数据是“11”。即，使用具有相同电阻特性的第一至第三可变电阻元件MTJ1、MTJ2和MTJ3，磁RAM300可以存储2位数据。按照双向电流流过的电流供给线的类型，磁RAM 300可以具有两种结构。
图5是用于解释图3A的磁RAM 300中的写入数据的表。在磁RAM 300中，第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的纵向轴与位线BL和第二电流供给线CSL2平行排列。在这种情况下，响应于流过第一和第三电流供给线CSL1和CSL3的双向电流，数据被写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3。
流过位线BL和第二电流供给线CSL2的电流是单向电流，而流过第一和第三电流供给线CSL1和CSL3的电流是双向电流。
由流过第一电流供给线CSL1的电流的方向创建的磁场既影响第一可变电阻元件MTJ1又影响第二可变电阻元件MTJ2。
在这种情况下，通过在相反方向极化第一可变电阻元件MTJ1和第二可变电阻元件MTJ2的固定铁磁层，相同的数据可以由流过第一电流供给线CSL1的电流写入第一可变电阻元件MTJ1和第二可变电阻元件MTJ2。
在图3A的磁RAM 300中，相同数据被写入到第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的两个，它们共享传送双向电流的第一或第三电流供给线CSL1和CSL3中的一个。
响应于在预定方向流过位线BL的电流和在两个方向中的一个方向上流过第一电流供给线CSL1的电流，第一可变电阻元件MTJ1存储数据。
响应于在预定方向流过第二电流供给线CSL2的电流和在两个方向中的一个方向上流过第一电流供给线CSL1的电流，第二可变电阻元件MTJ2存储数据。
响应于在预定方向流过第二电流供给线CSL2的电流和在两个方向中的一个方向上流过第三电流供给线CSL3的电流，第三可变电阻元件MTJ3存储数据。参见图5，该第一和第二可变电阻元件MTJ1和MTJ2接收和存储来自第一电流供给线CSL1的相同数据，而第三可变电阻元件MTJ3接收和存储来自第三电流供给线CSL3的数据。
例如，参见图3A，如果电流在向后方向上流过第三电流供给线CSL3，由于由第三电流供给线CSL3创建的磁场的方向与第三可变电阻元件MTJ3的固定铁磁层的磁化方向相同，所以第三可变电阻元件MTJ3的电阻值被降低，因此在第三可变电阻元件MTJ3中写入“0”。
如果电流在向前方向上流过第三电流供给线CSL3，由于由第三电流供给线CSL3创建的磁场的方向与第三可变电阻元件MTJ3的固定铁磁层的磁化方向相反，所以第三可变电阻元件MTJ3的电阻值被增大，因此在第三可变电阻元件MTJ3中写入数据“1”。以这种方式，第一至第三可变电阻元件MTJ1、MTJ2和MTJ3可以存储四种状态的数据，即2位数据。当数据被读取时，将预定电流施加到第一至第三可变电阻元件MTJ1、MTJ2和MTJ3，因此根据第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的总电阻在位线BL的两端产生电压。然后，通过测量产生的电压，写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3中的2位数据可以被读出。
图6A是其中第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的纵向与图3A所示的磁RAM 300中的不同的磁RAM 600的示例图。
图6B是用于解释图6A所示的磁RAM 600中的写入数据的表。
参见图6A，在磁RAM 600中，第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的纵向与位线BL和第二电流供给线CSL2垂直排列。在磁RAM 600中，数据由流过垂直于第一至第三可变电阻元件MTJ1、MTJ2和MTJ3的纵向的电流写入。即，参见图6A，响应于流过位线BL和第二电流供给线CSL2的双向电流，数据被写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3。
流过第一和第三电流供给线CSL1和CSL3的电流按预定方向流动，而流过位线BL和第二电流供给线CSL2的电流可以按两个方向中的一个方向流动。第二和第三可变电阻元件MTJ2和MTJ3共享第二电流供给线CSL2。相应地，通过在相反方向极化第二和第三可变电阻元件MTJ2和MTJ3的固定铁磁层，在第二和第三可变电阻元件MTJ2和MTJ3中写入相同的数据。
如图6B所示，根据流过位线BL和第二电流供给线CSL2的电流的方向，数据被写入第一至第三可变电阻元件MTJ1、MTJ2和MTJ3。例如，如果电流以左方向流过位线BL，由于所产生的磁场的方向与第一可变电阻元件MTJ1的固定铁磁层的磁化方向相反，所以第一可变电阻元件MTJ1的电阻增大，因此在第一可变电阻元件MTJ1中写入“1”。
如果电流以右方向流过位线BL，由于所产生的磁场的方向与第一可变电阻元件MTJ1的固定铁磁层的磁化方向相同，所以第一可变电阻元件MTJ1的电阻降低，因此在第一可变电阻元件MTJ1中写入“0”。以这种方式，第一至第三可变电阻元件MTJ1、MTJ2和MTJ3可以存储四种状态的数据，即2位数据。
在图3A和6A中所示的磁RAM 300和RAM 600中的每一个，都具有三个可变电阻元件MTJ1、MTJ2和MTJ3与第一至第三电流供给线CSL1、CSL2和CSL3交替堆叠的结构。然而，本领域技术人员应当理解，本发明并不局限于三个可变电阻元件MTJ1、MTJ2和MTJ3。
根据本发明的一个实施例的磁RAM，包括形成在衬底上的访问晶体管、堆叠在位线和访问晶体管之间并在电气上相互连接的第一至第(2n-1)可变电阻元件和与第一至第(2n-1)可变电阻元件交替堆叠在一起的第一至第(2n-1)电流供给线。
在具有与图3A所示的磁RAM 300相似结构并执行多位(例如n位)操作的磁RAM中，提供2n-1个可变电阻元件。
与图3A和6A中的磁RAM 300和RAM 600所示的多位结构相比较，根据本发明实施例的磁RAM可以包括额外的可变电阻元件和电流供给线。对其的详细描述被省略了。图7是按照本发明实施例的磁RAM 700的示例图。
参见图7，磁RAM 700包括形成在衬底SUBST上的访问晶体管TR、第一和第二可变电阻元件MTJ1和MTJ2以及第一和第二电流供给线CSL1和CSL2。第一和第二可变电阻元件MTJ1和MTJ2被布置在位线BL和访问晶体管TR之间。第一和第二可变电阻元件MTJ1和MTJ2彼此电连接。第一电流供给线CSL1被布置在第一可变电阻元件MTJ1和第二可变电阻元件MTJ2之间。第二电流供给线CSL2被布置在第二可变电阻元件MTJ2和访问晶体管TR之间。
磁RAM 700具有与图3A和6A中的磁RAM 300和RAM 600在基本类似的结构，并包括两个可变电阻元件MTJ1和MTJ2以及两个电流供给线CSL1和CSL2。相应地，磁RAM 700以与磁RAM 300和RAM 600相同的方式操作。
在磁RAM 700中，预定传导层通过第一和第二电流供给线CSL1和CSL2。该第二可变电阻元件MTJ2经过通过第二电流供给线CSL2的传导层连接到访问晶体管TR的漏极。位线BL和第二电流供给线CSL2与第一电流供给线CSL1正交。
而且，第一和第二可变电阻元件MTJ1和MTJ2的纵向轴与位线BL和第二电流供给线CSL2垂直排列，这样，响应于流过位线BL和第二电流供给线CSL2的双向电流，数据可以被写入第一和第二可变电阻元件MTJ1和MTJ2。
为了使用两个可变电阻元件MTJ1和MTJ2在图7的磁RAM 700中存储2位数据，第一和第二可变电阻元件MTJ1和MTJ2需要具有不同的电阻特性。不同的电阻特性对应于这两个可变电阻元件MTJ1和MTJ2的隧道壁垒层不同的厚度。
例如，如果可变电阻元件MTJ1和MTJ2之一的电阻被加倍，则具有加倍电阻的可变电阻元件可以充当如图3A和6A中的磁RAM 300和RAM 600中所示的同时写入相同数据的两个可变电阻元件。
在图7的磁RAM 700中，电流可以流过位线BL和第二电流供给线CSL2的任一方向。另外，电流可以在预定方向流过第一电流供给线CSL1。
相应地，由于数据可以单独地写入第一和第二可变电阻元件MTJ1和MTJ2中的一个，所以可变电阻元件MTJ1和MTJ2不需要不同的磁滞特性，以在数据写入期间调整用于控制磁场的电流，并在写入“10”和“10”时执行多个写操作，因此简化了写操作。
图8A是图7中所示的磁RAM 700的等效电路图。
图8B是用于解释图7的磁RAM 700中的写入数据状态的表。
参见图8A和图8B，在磁RAM 700中，可变电阻元件MTJ1和MTJ2具有不同的电阻。如果第一可变电阻元件MTJ1的电阻具有最小值R1和最大值R1+ΔR1，而第二可变电阻元件MTJ2的电阻值具有最小值R2和最大值R2+ΔR2，那么根据写入第一和第二可变电阻元件MTJ1和MTJ2的数据磁RAM 700具有四个可能的电阻。
磁RAM 700当两个可变电阻元件MTJ1和MTJ2都存储“0”时具有电阻R1+R2，当只有第一可变电阻元件MTJ1存储“1”时具有电阻R1+R2+ΔR1，当只有第二可变电阻元件MTJ2都存储“1”时具有电阻R1+R2+ΔR2，当两个可变电阻元件MTJ1和MTJ2都存储“1”时具有电阻R1+R2+ΔR1+ΔR2。
当写入磁RAM 700的数据被读出时，施加恒定电流以产生相应于该电阻的电压并通过位线BL检测该产生的电压。
图9是用于解释图7的磁RAM 700中的写入数据的表。
参见图7和图9，如果电流以右方向流过位线BL和第二电流供给线CSL2，由于产生的磁场的方向与第一和第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向相同，所以第一和第二可变电阻元件MTJ1和MTJ2的总电阻降低，因此在第一和第二可变电阻元件MTJ1和MTJ2中写入数据“0”。
如果电流以左方向流过位线BL和第二电流供给线CSL2，由于产生的磁场的方向与第一和第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向相反，所以第一和第二可变电阻元件MTJ1和MTJ2的总电阻增大，因此在第一和第二可变电阻元件MTJ1和MTJ2中写入数据“1”。
以这种方式，使用两个可变电阻元件MTJ1和MTJ2磁RAM 700可以存储2位数据。
图10A是其中第一和第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向与图7所示的不同的磁RAM 1000的示例图。
图10B是用于解释图10A的磁RAM 1000中的写入数据的表。
在图7的磁RAM 700中，第一和第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向彼此相反。然而，在图10A的磁RAM 1000中，第一和第二可变电阻元件MTJ1和MTJ2的固定铁磁层的磁化方向是相同的。
相应地，通过流过位线BL和第二电流供给线CSL2的电流，图10B所示的数据被写入第一和第二可变电阻元件MTJ1和MTJ2。
如果电流以右方向流过位线BL和第二电流供给线CSL2，由于产生的磁场方向与第一可变电阻元件MTJ1的固定铁磁层的磁化方向相同，所以第一可变电阻元件MTJ1的电阻降低。同样，由于产生的磁场的方向与第二可变电阻元件MTJ2的固定铁磁层的磁化方向相反，所以第二可变电阻元件MTJ2的电阻增大。因此，“0”被写入第一可变电阻元件MTJ1，而“1”被写入第二可变电阻元件MTJ2。
如果电流以左方向流过位线BL和第二电流供给线CSL2，由于产生的磁场方向与第一可变电阻元件MTJ1的固定铁磁层的磁化方向相反，所以第一可变电阻元件MTJ1的电阻增大。同样，由于产生的磁场的方向与第二可变电阻元件MTJ2的固定铁磁层的磁化方向相同，所以第二可变电阻元件MTJ2的电阻降低。因此，“1”被写入第一可变电阻元件MTJ1，而“0”被写入第二可变电阻元件MTJ2。
如果流过位线BL的电流方向和流过第二电流供给线CSL2的电流方向彼此相反，那么相同的数据可以被写入第一和第二可变电阻元件MTJ1和MTJ2。
为了图7中显示的磁RAM 700执行多位(例如n位)操作，提供2n-1个可变电阻元件。
根据本发明实施例的磁RAM包括形成在衬底上的访问晶体管、位线、交替堆叠在该访问晶体管上的数字线、布置在位线和数字线之间的多个可变电阻元件，其中该多个可变电阻元件在电气上彼此相连。
位线分别包括图3A和7的磁RAM 300和RAM 700中的位线BL和第二电流供给线CSL2，数字线分别包括图3A和7的磁RAM 300和RAM 700中的第一和第三电流供给线CSL1和CSL3。
相应地，按照本发明的实施例的磁RAM可以具有与图3A和7的磁RAM300和RAM 700相似的结构，因此，它的详细描述被省略。
虽然本发明参考其示例性实施例被特别地显示和描述，但本领域技术人员可以理解，可以进行各种形式和细节上的改变和描述而不脱离本发明的精神和范围。
本申请要求在韩国知识产权局申请的申请日为2004年10月28日、申请号为10-2004-0086556的韩国专利的优先权，将该申请的公开内容全部引用结合于此。

Claims (30)

1.一种磁随机存取存储器包括：
形成在衬底上的访问晶体管；
第一至第三可变电阻元件，连续地堆叠在位线和所述访问晶体管之间，其中所述第一至第三可变电阻元件在电气上彼此相连；以及
第一至第三电流供给线，以与所述位线相邻的第一可变电阻元件开始，分别与所述第一至第三可变电阻元件交替布置，
其中预定传导层穿过所述第一至第三电流供给线。
2.如权利要求1所述的磁随机存取存储器，其中所述第一至第三可变电阻元件具有相同的电阻特性。
3.如权利要求1所述的磁随机存取存储器，其中所述第一至第三可变电阻元件中的每一个都包括固定铁磁层，其中所述第一至第三可变电阻元件中的两个可变电阻元件共享第一至第三电流供给线中的流过双向电流的一条电流供给线，其中所述第一至第三可变电阻元件中的所述两个可变电阻元件的固定铁磁层的磁化方向彼此相反。
4.如权利要求1所述的磁随机存取存储器，其中相同的数据被写入所述第一至第三可变电阻元件中的共享第一至第三电流供给线中的流过双向电流的一条电流供给线的两个可变电阻元件。
5.如权利要求1所述的磁随机存取存储器，其中所述位线和所述第二电流供给线与所述第一和第三电流供给线相正交。
6.如权利要求1所述的磁随机存取存储器，其中所述第一至第三可变电阻元件的纵向轴与所述位线和所述第二电流供给线平行排列，并且响应于流过所述第一至第三电流供给线的双向电流，数据被写入所述第一至第三可变电阻元件。
7.如权利要求1所述的磁随机存取存储器，其中所述第一至第三可变电阻元件的纵向轴与所述位线和所述第二电流供给线垂直，并且响应于流过所述位线和所述第二电流供给线的双向电流，数据被写入所述第一至第三可变电阻元件。
8.如权利要求1所述的磁随机存取存储器，其中所述第一至第三可变电阻元件由磁阻材料构成。
9.一种磁随机存取存储器包括：
形成在衬底上的访问晶体管；
形成在所述访问晶体管上的第一和第二可变电阻元件，所述第一和第二可变电阻元件在电气上彼此相连；
形成在所述第一可变电阻元件上的位线；以及
第一和第二电流供给线，以与所述位线相邻的第一可变电阻元件开始，分别与所述第一和第二可变电阻元件交替布置，
其中预定传导层穿过所述第一和第二电流供给线。
10.如权利要求9所述的磁随机存取存储器，其中所述第一和第二可变电阻元件具有不同的电阻特性。
11.如权利要求9所述的磁随机存取存储器，其中所述第二可变电阻元件的电阻值是所述第一可变电阻元件的电阻的两倍。
12.如权利要求9所述的磁随机存取存储器，其中所述位线和所述第二电流供给线与所述第一电流供给线是正交的。
13.如权利要求9所述的磁随机存取存储器，其中所述第一和第二可变电阻元件的纵向轴与所述位线和所述第二电流供给线垂直排列，并且
响应于流过所述位线和所述第二电流供给线的双向电流，数据被写入所述第一和第二可变电阻元件。
14.如权利要求9所述的磁随机存取存储器，其中所述第一和第二可变电阻元件由磁阻材料构成。
15.一种能同时写入或读出n位数据的磁随机存取存储器包括：
形成在衬底上的访问晶体管；
形成在所述访问晶体管上的第一至第(2n-1)可变电阻元件，所述第一至第(2n-1)可变电阻元件在电气上彼此相连；
形成在所述第一可变电阻元件上的位线；和
第一至第(2n-1)电流供给线，与该第一至第(2n-1)可变电阻元件交替堆叠，
其中预定传导层穿过所述第一至第(2n-1)电流供给线。
16.如权利要求15所述的磁随机存取存储器，其中该第一至第(2n-1)可变电阻元件具有相同的电阻特性。
17.如权利要求15所述的磁随机存取存储器，其中共享第一至第(2n-1)电流供给线中的流过双向电流的一条电流供给线的所述第一至第(2n-1)可变电阻元件中的两个可变电阻元件的固定铁磁层的磁化方向彼此相反。
18.如权利要求15所述的磁随机存取存储器，其中所述位线与相邻的电流供给线是正交的，其中每一条连续的电流供给线的方向与前一条电流供给线是正交的。
19.如权利要求15所述的磁随机存取存储器，其中所述第一至第(2n-1)可变电阻元件的纵向轴与所述位线平行排列，并且响应于流过奇数电流供给线的双向电流，数据被写入第一至第(2n-1)可变电阻元件。
20.如权利要求15所述的磁随机存取存储器，其中所述第一至第(2n-1)可变电阻元件的纵向轴与所述位线垂直排列，并且响应于流过所述位线和偶数电流供给线的双向电流，数据被写入第一至第(2n-1)可变电阻元件。
21.如权利要求15所述的磁随机存取存储器，其中所述第一至第(2n-1)可变电阻元件由磁阻材料构成。
22.一种能同时写入或读出多位数据的磁随机存取存储器包括：
形成在衬底上的访问晶体管；
位线和交替堆叠在所述访问晶体管上的数字线；和
多个布置在所述位线和所述数字线之间且在电气上彼此相连的可变电阻元件，
其中预定传导层穿过所述数字线。
23.如权利要求22所述的磁随机存取存储器，其中所述可变电阻元件具有相同的电阻特性。
24.如权利要求22所述的磁随机存取存储器，其中所述位线与所述数字线是正交的，并且所述可变电阻元件的纵向轴与所述位线平行，和
响应于流过所述数字线的双向电流，数据被写入所述可变电阻元件。
25.如权利要求22所述的磁随机存取存储器，其中所述位线与所述数字线是正交的，所述可变电阻元件的纵向轴与所述位线垂直，和
响应于流过所述数字线的双向电流，数据被写入所述可变电阻元件。
26.如权利要求22所述的磁随机存取存储器，其中所述可变电阻元件中的每一个都包括固定铁磁层，以及共享流过双向电流的所述位线或所述数字线中的一条的所述可变电阻元件中的两个可变电阻元件的固定铁磁层的磁化方向彼此相反。
27.如权利要求22所述的磁随机存取存储器，其中相同数据被写入共享流过双向电流的所述位线或所述数字线中的一条的所述可变电阻元件中的两个可变电阻元件。
28.如权利要求22所述的磁随机存取存储器，其中所述可变电阻元件由通过除了最上面的位线之外的所有位线的传导层在电气上彼此相连。
29.如权利要求22所述的磁随机存取存储器，其中所述可变电阻元件由磁阻材料构成。
30.如权利要求22所述的磁随机存取存储器，其中所述可变电阻元件具有不同的电阻特性。
CNB2005100034564A 2004-10-28 2005-10-28 具有多位单元阵列结构的磁阻随机存取存储器 Active CN100573713C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040086556A KR100604913B1 (ko) 2004-10-28 2004-10-28 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
KR86556/04 2004-10-28

Publications (2)

Publication Number Publication Date
CN1822226A CN1822226A (zh) 2006-08-23
CN100573713C true CN100573713C (zh) 2009-12-23

Family

ID=35258828

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100034564A Active CN100573713C (zh) 2004-10-28 2005-10-28 具有多位单元阵列结构的磁阻随机存取存储器

Country Status (5)

Country Link
US (1) US7463509B2 (zh)
EP (1) EP1653516A3 (zh)
JP (1) JP2006140468A (zh)
KR (1) KR100604913B1 (zh)
CN (1) CN100573713C (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272028B2 (en) 2005-05-27 2007-09-18 Infineon Technologies Ag MRAM cell with split conductive lines
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
KR100850508B1 (ko) 2006-08-04 2008-08-05 삼성전자주식회사 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치
KR100814108B1 (ko) * 2006-12-12 2008-03-14 인하대학교 산학협력단 자기터널접합을 이용한 논리회로
KR100837412B1 (ko) * 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
KR100996191B1 (ko) 2007-04-25 2010-11-24 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
KR100858688B1 (ko) * 2007-12-06 2008-09-16 한양대학교 산학협력단 비휘발성 기억 장치 및 그 읽기 방법
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US7804710B2 (en) * 2008-03-31 2010-09-28 International Business Machines Corporation Multi-layer magnetic random access memory using spin-torque magnetic tunnel junctions and method for write state of the multi-layer magnetic random access memory
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8988934B2 (en) 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
EP2466586B1 (en) * 2010-12-16 2016-03-02 Crocus Technology Multibit magnetic random access memory cell with improved read margin
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
JP5537501B2 (ja) * 2011-06-09 2014-07-02 株式会社東芝 半導体記憶装置およびその製造方法
US8675390B2 (en) 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
US8987846B2 (en) * 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
CN103761987A (zh) * 2014-01-08 2014-04-30 华中科技大学 一种基于阻性存储器的多位存储结构及其读写操作方法
US9747967B2 (en) * 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
JP2017059740A (ja) * 2015-09-18 2017-03-23 富士通株式会社 磁気トンネル接合素子及び半導体記憶装置
JP2019160368A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体記憶装置
CN110277115B (zh) * 2019-06-24 2021-01-01 中国科学院微电子研究所 基于磁隧道结的存储器及其读写方法、制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748519A (en) * 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
JP3913971B2 (ja) 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP2001217398A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP3892736B2 (ja) 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
EP1398835A4 (en) * 2001-06-19 2006-03-29 Matsushita Electric Ind Co Ltd MAGNETIC MEMORY AND ASSOCIATED CONTROL METHOD, AND MAGNETIC MEMORY DEVICE COMPRISING THE SAME
JP3527230B2 (ja) 2001-06-19 2004-05-17 松下電器産業株式会社 磁気メモリの駆動方法
JP2003133528A (ja) 2001-10-24 2003-05-09 Sony Corp 情報記憶装置、その情報書き込み方法およびその製造方法
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
EP1321941B1 (en) 2001-12-21 2005-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
JP2003309251A (ja) * 2002-04-18 2003-10-31 Toshiba Corp 磁気ランダムアクセスメモリ
US7042749B2 (en) 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
JP4080795B2 (ja) 2002-06-26 2008-04-23 株式会社東芝 磁気メモリ装置
US20050195673A1 (en) * 2002-07-15 2005-09-08 Yoshiaki Asao Magnetic random access memory having memory cells configured by use of tunneling magnetoresistive elements
US7196882B2 (en) * 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication
US6925003B2 (en) * 2003-09-08 2005-08-02 Hewlett-Packard Development Company, L.P. Magnetic memory cell structure
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios

Also Published As

Publication number Publication date
KR100604913B1 (ko) 2006-07-28
US7463509B2 (en) 2008-12-09
EP1653516A2 (en) 2006-05-03
US20060092690A1 (en) 2006-05-04
JP2006140468A (ja) 2006-06-01
EP1653516A3 (en) 2007-10-10
KR20060037562A (ko) 2006-05-03
CN1822226A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
CN100573713C (zh) 具有多位单元阵列结构的磁阻随机存取存储器
US9953692B1 (en) Spin orbit torque MRAM memory cell with enhanced thermal stability
US7508042B2 (en) Spin transfer MRAM device with magnetic biasing
US8098513B2 (en) Memory array with read reference voltage cells
US8514605B2 (en) MRAM diode array and access method
US7961509B2 (en) Spin-transfer torque memory self-reference read and write assist methods
CN1331155C (zh) 基于选择存储单元与基准单元的电阻差读出数据的存储器
KR100548997B1 (ko) 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
CN100541650C (zh) 非易失性存储阵列和地址转换方法
CN101925960A (zh) 具有单独读取和写入路径的磁性隧道结装置
CN103489474A (zh) 包括源极线电压产生器的磁阻存储器设备
US20040202018A1 (en) Magnetic non-volatile memory coil layout architecture and process integration scheme
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US7755936B2 (en) Integrated circuits, cell, cell arrangement, method of reading a cell, memory module
CN101252144B (zh) 存储器件和存储器
CN112242158A (zh) 磁结存储装置及其读取方法
US7813164B2 (en) Magneto resistance element and magnetic random access memory
US7646634B2 (en) Magnetic memory device and method of magnetization reversal of the magnetization of at least one magnetic memory element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant