KR100858688B1 - 비휘발성 기억 장치 및 그 읽기 방법 - Google Patents

비휘발성 기억 장치 및 그 읽기 방법 Download PDF

Info

Publication number
KR100858688B1
KR100858688B1 KR1020070125918A KR20070125918A KR100858688B1 KR 100858688 B1 KR100858688 B1 KR 100858688B1 KR 1020070125918 A KR1020070125918 A KR 1020070125918A KR 20070125918 A KR20070125918 A KR 20070125918A KR 100858688 B1 KR100858688 B1 KR 100858688B1
Authority
KR
South Korea
Prior art keywords
memory cell
bit line
lower bit
sense amplifier
voltage
Prior art date
Application number
KR1020070125918A
Other languages
English (en)
Inventor
이상선
김정하
최승혁
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070125918A priority Critical patent/KR100858688B1/ko
Application granted granted Critical
Publication of KR100858688B1 publication Critical patent/KR100858688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 비휘발성 기억 장치 및 그 비휘발성 기억 장치의 읽기 방법을 제공한다. 이 기억 장치는 저항 소자와 저항소자의 일단에 연결되는 선택소자를 포함하는 메모리 셀, 메모리 셀의 일단에 연결되고 행 방향으로 진행하는 상부 비트라인, 메모리 셀의 타단에 연결되고 행 방향으로 진행하는 하부 비트라인, 및 선택소자에 연결되고 열 방향으로 진행하는 워드라인을 포함하되, 저항소자의 저항 상태는 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이룬다.
Figure R1020070125918
저항 메모리, 폴리머 메모리, 셀 어레이

Description

비휘발성 기억 장치 및 그 읽기 방법{NON VOLATILE MEMORY DEVICE AND THE READING METHOD OF THE SAME}
본 발명은 기억 장치에 관한 것으로, 구체적으로 저항 소자를 이용하는 비휘발성 기억 장치 및 그 읽기 방법에 관한 것이다.
플래시 메모리를 대신하는 고속동작이 가능한 비휘발성 램(nonvolatile random access memory)으로서, FeRAM(ferro-electric random access memory), MRAM(magneticresistance random access memory), PoRAM(polymer random access memory), PRAM(phase change random access memory) 등의 여러가지 기억 장치가 제안되었다. FeRAM과 MRAM은 고집적화에 어려움이 있다. 한편, 유기 물질(organic material)을 이용하는 PoRAM의 경우, 고집적화가 용이하다. PoRAM은 상부 전극과 하부 전극을 구비하고, 상기 상부 전극과 상기 하부 전극 사이에 유기물질이 개재된다. 상기 유기 물질은 인가전압에 따라 상기 유기 물질에 트랩된 전하의 양이 변경된다. 상기 트랩된 전하의 양에 따라 상기 유지 물질의 저항이 변경된다. 따라서, PoRAM은 상기 유기 물질의 저항에 따라 이진 정보를 저장할 수 있는 기억 장치이다. PoRAM의 메모리 셀은 워드 라인과 비트 라인이 교차하는 지점에서, 워드 라인과 비트라인 사이에 저항소자가 배치되는 1 저항 구조를 가질 수 있어, 고집적화의 측면에서 유리하다. 하지만, 상기 저항 소자의 전기적인 커플링 효과로 인하여 메모리 셀 어레이에서 크로스토크(crosstalk) 현상이나 누설 전류가 발생할 수 있다. 상기 크로스토크나 누설전류는 PoRAM을 오동작시킬 수 있다.
도 1은 종래기술에 따른 PoRAM의 읽기 방법을 설명하는 블록도이다. 도 1을 참조하면, 상기 메모리 셀 어레이(110)는 행 방향으로 연장되는 워드라인들(WL1~WLm)과 열 방향으로 진행하는 비트라인(BL1~BLn)의 교점에 메모리 셀이 m x n개 배치되는 구조를 가진다. 각 메모리 셀은 저항 소자(Mij)로 구성되어 있다. 상기 저항 소자(Mij)의 일단은 상기 워드라인(WLi)에 연결되고, 타단은 비트라인(BLj)에 연결된다. 상기 워드라인들(WL1~WLm)은 X-디코더(130)에 연결되어 있고, 상기 비트라인들(BL1~BLn)은 Y-디코더(120)에 연결되어 있다.
상기 저항 소자가 폴리머 메모리(PoRAM)인 경우, 메로리 셀 어레이에서 하나의 메모리 셀(M11)이 선택되어 판독되는 방법을 설명한다. 상기 X-디코더(X- decoder,130)는 선택된 워드라인(WL1)에 고전압을 공급하고, 선택되지 않은 워드라인들(WL2~WLm)에 그라운드 전압을 인가한다. Y-디코더(120)는 선택된 비트라인(BL1)에 그라운드 전압을 공급하고, 선택되지 않은 비트라인들(BL2~BLn)에 고전압을 인가한다. 이러한 조건하에서, 상기 선택된 워드라인(WL1), 상기 메모리 셀(M11), 및 상기 선택된 비트라인(BL1)을 통하여 전류 경로가 형성된다. 상기 메모리 셀(M11)의 저항 상태에 따라 상기 선택된 비트라인(BL1)에 흐르는 전류가 다르게 되어, 상기 메모리 셀(M11)에 저장된 정보를 판독할 수 있다. 하지만, 선택되 지 않은 비트라인들(BL2~BLn)에도 고전압이 인가되어 있어, 비선택된 메모리 셀을 통해 누설전류가 흐를 수 있다. 따라서, 셀들 간의 간섭을 줄이고 메모리 셀의 저항 상태를 정확히 판독할 수 있는 메모리 셀 구조가 필요하다.
본 발명의 일 기술적 과제는 인접한 메모리 셀에 의한 간섭없이 판독할 수 있는 비휘발성 기억 장치를 제공하는 것이다.
본 발명의 일 기술적 과제는 인접한 메모리 셀에 의한 간섭없이 판독할 수 있는 비휘발성 기억 장치의 판독방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 비휘발성 기억 장치는 저항 소자와 상기 저항소자의 일단에 연결되는 선택소자를 포함하는 메모리 셀, 상기 메모리 셀의 일단에 연결되고 행 방향으로 진행하는 상부 비트라인, 상기 메모리 셀의 타단에 연결되고 행 방향으로 진행하는 하부 비트라인, 및 상기 선택소자에 연결되고 열 방향으로 진행하는 워드라인을 포함하되, 상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이룬다.
본 발명의 일 실시예에 있어서, 상기 하부 비트라인의 전기적 특성은 전류 또는 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 비트라인에 상기 저항소자의 타단이 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 비트라인에 연결된 센스앰프를 더 포함하되, 상기 센스 앰프는 상기 상부 비트라인, 상기 셀, 상기 하부 비트라인을 통하여흐르는 전류를 감지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 비트라인에 연결된 센스앰프를 더 포함하되, 상시 센스앰프는 상기 하부 비트라인 마다 구비할 수 있다.
본 발명의 일 실시예에 있어서, 상기 센스앰프는 버퍼를 더 포함하되, 상기 버퍼는 상기 센스앰프에 의해 감지된 데이터들을 일시적으로 저장할 수 있다.
본 발명의 일 실시예에 있어서, 상기 메모리 셀 에레이는 복수의 상기 하부 비트라인들을 포함하고, 상기 하부 비트라인에 연결된 센스앰프를 더 포함하되, 상시 센스앰프는 복수의 상기 하부 비트라인들이 연결되어 접속될 수 있다.
본 발명의 일 실시예에 있어서, 상기 메모리 셀은 폴리머 셀, 자기저항 메모리 셀, 상전이 메모리 셀 중에서 어느 하나일 수 있다.
본 발명의 일 실시예에 따른 비휘발성 기억 장치의 읽기 방법은 비휘발성 기억 장치는 선택소자와 상기 선택소자의 일단이 저항소자의 일단과 연결되는 메모리 셀, 상기 메모리 셀의 일단에 접속되고 행 방향으로 진행하는 상부 비트라인, 상기 메모리 셀의 타단에 접속되고 행 방향으로 진행하는 하부 비트라인, 및 상기 선택소자에 접속되고 열 방향으로 진행하는 워드라인을 포함하되, 상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이루어지고, 선택된 메모리 셀에 연결된 워드라인에 제1 전압을 인가하는 단계, 선택된 메모리 셀에 연결된 상부 비트라인에 제3 전압을 인가하는 단계, 및 상기 저항 소자를 통하여 흐르는 전류를 감지하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 저항 소자를 통하여 흐르는 전류를 감지하는 단계는 센스앰프가 상기 상부 비트라인, 상기 셀, 상기 하부 비트라인을 통하여 흐르는 전류를 감지하는 것에 의해 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 메모리 셀은 폴리머 메모리 셀일 수 있다.
본 발명의 일 실시예에 따른 비휘발성 기억 장치의 읽기 방법은 비휘발성 기억 장치는 선택소자와 상기 선택소자의 일단이 저항소자의 일단과 연결되는 메모리 셀, 상기 메모리 셀의 일단에 접속되고 행 방향으로 진행하는 상부 비트라인, 상기 메모리 셀의 타단에 접속되고 행 방향으로 진행하는 하부 비트라인, 및 상기 선택소자에 접속되고 열 방향으로 진행하는 워드라인을 포함하되, 상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이루어지고, 상기 기억 장치의 읽기 방법은 워드라인에 제1 전압을 인가하여 상기 워드라인에 연결된 메모리 셀들을 선택하는 단계, 선택된 메모리 셀들에 연결된 상부 비트라인들에 제3 전압을 인가하는 단계, 및 상기 메모리 셀들의 상기 저항 소자를 통하여 흐르는 전류를 감지하는 단계를 포함한다.
본 발명의 일 실시예에 따른 비휘발성 기억 장치의 읽기 방법은 상기 메모리 셀들의 상기 저항 소자를 통하여 흐르는 전류를 감지하는 단계는 상기 하부 비트라인들 마다 연결된 센스앰프가 상기 상부 비트라인, 상기 셀, 상기 하부 비트라인을 통하여 흐르는 전류를 감지하는 것에 의해 수행될 수 있다.
본 발명의 비휘발성 기억 장치의 선택된 메모리 셀은 인접한 메모리 셀에 의한 간섭없이 판독될 수 있다. 또한, 센스 앰프는 하부 비트라인들에 공통으로 접속되어 요구되는 센스 앰프의 숫자가 감소된다. 따라서, 본 발명에 따른 비휘발성 기억 장치의 직접도가 향상될 수 있다. 또한, 본 발명의 비휘발성 기억 장치는 복수의 정보를 동시에 판독할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다.
도 2를 참조하면, 상기 제어회로(60)는 어드레스 라인(62)을 통하여 어드레스 신호를 입력받을 수 있다. 상기 어드레스 신호는 X-디코더(30)와 Y-디코더(20)에 입력되어, 메모리 셀 어레이(10)의 특정한 메모리 셀을 선택할 수 있다. 선택된 메모리 셀의 데이터는 판독회로(40)를 통하여 판독되어 상기 제어회로(60)에 입력된다. 상기 제어회로(60)는 상기 데이터를 데이터 라인(63)을 통하여 외부 장치(미도시)와 통신할 수 있다.
상기 제어회로(60)는 제어신호를 제어 라인(61)을 통하여 입력받아, X-디코 더(30), Y-디코더(20), 판독회로(40), 전압발생회로(50)를 제어할 수 있다. 상기 제어회로(60)는 상기 메모리 셀 어레이(10)의 읽기 동작, 쓰기 동작, 소거동작 등에 따라, 상기 메모리 셀 어레이(10) 주변에 배치된 장치들(20,30,40,50)을 제어할 수 있다. X-디코더(30)는 상기 어드레스 신호를 이용하여 특정한 상부 비트라인을 선택할 수 있다. Y-디코더(20)는 상기 어드레스 신호를 이용하여 특정한 워드라인을 선택할 수 있다. 판독회로(40)는 메모리 셀 어레이의 특정한 메모리 셀의 데이터를 판독할 수 있다. 상기 판독회로(40)은 하부 비트라인에 연결될 수 있다. 상기 판독회로(40)에 의하여 판독된 데이터는 상기 제어회로(60)에 입력될 수 있다. 상기 제어회로(60)는 데이터 라인(63)을 통하여 외부 장치(미도시)에 상기 데이터를 전송할 수 있다. 전압발생회로(50)는 상기 X-디코더(30), Y-디코더(20), 판독회로(40)에 필요한 전압을 공급할 수 있다. 상기 전압 발생회로(50)는 제1 전압(V1), 제2 전압(V2), 제3 전압(V3), 제4 전압(V4)을 발생시킬 수 있다. 상기 제1 전압(V1)은 3 V이하 일 수 있다. 상기 제3 전압(V2)은 2 V이하 일 수 있다. 상기 제2 전압(V2) 및 상기 제4 전압(V4)은 접지되거나 플로팅될 수 있다.
판독 동작시,상기 제1 전압(V1)은 선택된 워드라인에 인가되는 전압이고, 제2 전압(V2)은 비선택된 워드라인에 인가되는 전압이고, 제3 전압(V3)은 선택된 상부 비트라인에 인가되는 전압이고, 제4 전압(V4)은 비선택된 상부 비트라인에 인가되는 전압일 수 있다.
도 3은 본 발명의 일 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다.
도 3를 참조하면, 메모리 셀(Cij)은 선택소자(Tij)와 상기 선택소자(Tij)의 일단에 연결된 저항소자(Mij)를 포함한다. 상기 메모리 셀(Cij)의 일단은 행 방향으로 진행하는 상부 비트라인(BLia)에 접속되고, 상기 메모리 셀(Cij)의 타단은 행 방향으로 진행하는 하부 비트라인(BLib)에 접속된다. 워드라인(WLj)은 상기 선택소자(Tij)에 접속되고 열 방향으로 진행한다. 상기 메모리 어레이(210)는 행들과 열들로 배열된 복수의 메모리 셀들을 포함한다. 상기 저항소자(Mij)의 저항 상태는 상기 하부 비트라인(BLib)의 전기적 특성에 따라 감지된다. 상기 전기적 특성은 전류 또는 전압일 수 있다.
상기 메모리 셀 어레이(210)는 열 방향으로 연장되는 워드라인들(WL1~WLn)과 행 방향으로 진행하는 상부 비트라인(BL1~BLm)의 교점에 메모리 셀이 m x n개 배치되는 구조를 가진다. 상기 메모리 셀(Cij)은 상기 선택소자(Tij)와 상기 저항 소자(Mij)가 직렬로 연결된 형태를 가진다. 상기 저항 소자의 타단은 상기 상부 비트라인 또는 상기 하부 비트라인에 연결될 수 있다. 상기 선택소자(Tij)는 트랜지스터일 수 있다. 상기 저항 소자(Mij)는 폴리머 메모리 소자, 자기저항 메모리 소자, 상전이 메모리 소자 중에서 어느 하나일 수 있다. 상기 저항 소자(Mij)는 상술한 소자들에 한하지 않고 저항 상태에 따라 정보를 저장할 수 있는 다른 소자를 포함할 수 있다. 상기 메모리 셀 어레이(210)는 m x n 매트릭스를 구성할 수 있다. 예를 들어, 상기 저항 소자(Mij)가 폴리머 메모리 소자인 경우, 상기 저항 소자(Mij)는 상부 전극과 하부 전극 사이에 유기물질을 포함할 수 있다.
워드라인(WLj)은 상기 메모리 셀(Cij)의 선택소자(Tij)에 연결되어 있다. 상 기 선택소자(Tij)가 트랜지스터인 경우, 상기 워드라인(WLj)은 상기 트랜지스터의 게이트에 연결될 수 있다. 상기 워드라인(WLj)은 열 방향으로 진행하며, 각각의 메모리 셀(Cij)의 선택 소자(Tij)에 연결될 수 있다. 상기 워드라인(WLj)은 Y디코더(220)에 연결될 수 있다. 상기 Y디코더(220)는 어드레스 라인에 대응하는 상기 메모리 셀 어레이(210)의 상기 워드라인(WLj)을 선택할 수 있다.
비트라인(BL)은 상부 비트라인(BLia)과 하부 비트라인(BLib)을 포함한다. 상기 상부 비트라인(BLia)은 행 방향으로 진행하면서 각각의 메모리 셀(Cij)의 타단에 접속될 수 있다. 상기 상부 비트라인(BLia)은 x 디코더(230)에 전기적으로 연결될 수 있다. 상기 x-디코더(230)는 어드레스 라인에 대응하는 상기 메모리 셀 어레이(210)의 상기 상부 비트라인(BLia)을 선택할 수 있다. 상기 하부 비트라인(BLib)은 상기 메모리 셀(Cij)의 타단에 접속하고 행 방향으로 진행한다. 상기 하부 비트라인(BLib)은 판독회로(240)에 연결된다.
상기 판독회로(240)는 센스 앰프(241)를 포함할 수 있다. 상기 센스 앰프(241)는 상기 상부 비트라인(BLia), 상기 메모리 셀(Cij), 및 상기 하부 비트라인(BLib)을 통하여 흐르는 전류를 감지하여, 상기 메모리 셀(Cij)에 저장된 정보를 판독할 수 있다. 상기 메모리 셀(Cij)에 저장된 정보는 상기 저항 소자(Mij)의 저항 상태에 따라 결정될 수 있다. 상기 센스 앰프(241)는 상기 행 방향으로 진행하는 복수의 하부 비트라인들(BL1~BLm)에 공통으로 접속될 수 있다. 구체적으로, 메모리 셀(Cij)에 저장된 정보를 추출하는 방법을 설명한다. Y 디코더(220)는 워드라인(WLj)을 선택한다. 이에 따라, 상기 선택된 워드라인(WLj)의 전압은 제1 전압(V1)으로 변경되고, 상기 워드라인(WLj)과 접속되어 있는 열 방향의 선택 소자들 (T1j~Tmj)이 턴온(turn on)된다. 다만, 상기 선택된 워드라인(WLj)이외 워드라인들의 전압은 제2 전압(V2)일 수 있다. 상기 X-디코더(230)는 상기 메모리 셀(Cij)에 연결된 상기 상부 비트라인(BLia)에 제3 전압(V3)을 인가할 수 있다. 이에 따라, 상기 상부 비트라인(BLia)과 하부 비트라인(BLib) 사이에 전압 강하가 발생한다. 센스 앰프(241)는 상기 하부 비트라인(BLib)에 흐르는 전류를 감지하여, 상기 전류의 양에 따라 상기 저장소자(Mij)의 저항 상태를 판별할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 비휘발성 기억 장치의 메모리 셀을 보여주는 블록도이다.
도 4a를 참조하면, 메모리 셀(C11)은 선택소자(T11)와 상기 선택소자(T11)의 일단에 연결된 저항소자(M11)를 포함한다. 상기 메모리 셀(C11)의 일단은 행 방향으로 진행하는 상부 비트라인(BL1a)에 접속되고, 상기 메모리 셀(C11)의 타단은 행 방향으로 진행하는 하부 비트라인(BL1b)에 접속된다. 워드라인(WL1,6)은 상기 선택소자(T11)에 접속되고 열 방향으로 진행한다. 상기 저항소자(M11,2)의 저항 상태는 상기 하부 비트라인(BL1b)의 전기적 특성에 따라 감지된다. 상기 저항 소자(M11)의 타단은 상기 상부 비트라인(BL1a)에 접속되고, 상기 선택 소자(T11)의 타단은 상기 하부 비트라인(BL1b)에 접속된다. 상기 하부 비트라인(BL1b)는 센스 앰프(SA)에 연결된다. 상기 센스 앰프(SA)는 상기 하부 비트라인(BL1b)에 흐르는 전류 또는 상기 하부 비트라인(BL1b)의 전압을 측정하여 상기 저항 소자(M11)의 저항 상태를 판별할 수 있다.
도 4b를 참조하면, 상기 저항 소자(M11)의 타단은 상기 하부 비트라인(BL1b)에 접속되고, 상기 선택 소자(T11)의 타단은 상기 상부 비트라인(BL1a)에 접속된다. 상기 하부 비트라인(BL1b)는 센스 앰프(SA)에 연결된다. 상기 센스 앰프(SA)는 상기 하부 비트라인(BL1b)에 흐르는 전류 또는 상기 하부 비트라인(BL1b)의 전압을 측정하여 상기 저항 소자(M11)의 저항 상태를 판별할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다. 도 3에서 설명한 부분과 중복되는 설명은 생략한다. 도 5를 참조하면, 센스 앰프(341)는 각 하부 비트라인(BL1b~BLmb) 마다 배치될 수 있다. 이에 따라, 상기 센스 앰프의 출력신호는 버퍼(344)에 입력될 수 있다. 상기 버퍼(344)는 상기 센스앰프(341)에 의해 감지된 데이터들을 일시적으로 저장할 수 있다. 복수의 센스 앰프(341)는 센스 앰프 블록(342)을 형성할 수 있다. 판단회로(340)은 상기 센스 앰프 블록(342) 및 상기 버퍼(344)을 포함할 수 있다.
이 실시예에 따른 블록단위로 판독하는 방법을 설명한다. 구체적으로, 메모리 셀들(Ci1)의 저장된 정보를 추출하는 방법을 설명한다. 여기서 i는 1 내지 m 중에서 어느 하나일 수 있다. 즉, 상기 제1 워드라인(WL1)에 연결된 메모리 셀들(Ci1)을 동시에 판독할 수 있다. Y 디코더(320)는 워드라인(WL1)을 선택한다. 이에 따라, 상기 워드라인(WL1)의 전압은 제1 전압(V1)으로 변경되고, 상기 워드라인(WL1)과 접속되어 있는 열 방향의 선택 소자들 (T11~Tm1)을 턴온(turn on)시킬 수 있다. 다만, 상기 선택된 워드라인(WL1)이외 워드라인들(WL2~WLn)의 전압은 제2 전압(V2)일 수 있다. 상기 X디코더(30)는 상기 메모리 셀들(Ci1)에 연결된 상기 상부 비트라인들(BL1a~BLma)의 전압을 제3 전압(V3)으로 변경할 수 있다. 이에 따라, 상기 상부 비트라인들(BL1a~BLma)과 하부 비트라인(BL1b~BLmb) 사이에 전압차가 발생한다. 상기 하부 비트라인들(BL1b~BLmb)에 연결된 센스 앰프들(341)은 상기 하부 비트라인들(BL1b~BLmb)에 흐르는 전류를 감지하여, 상기 전류의 양에 따라 상기 저장소자들(Mi1)의 저항 상태를 동시에 판별할 수 있다. 상기 센스 앰프들(341)은 센스 앰프 블록(342)을 형성한다. 상기 센스 앰프 블록(342)에 의해 검출된 정보는 상기 버퍼(344)에 일시적으로 저장될 수 있다. 상술한 바와 같이, 상기 상부 비트라인들(BL1a~BLma)에 제3 전압(V3)을 동시에 인가함으로써 복수의 메모리 셀들을 동시에 판독할 수 있다.
도 6은 본 발명에 따른 반도체 메모리 시스템을 포함한 컴퓨팅 시스템(1500)을 개략적으로 보여주는 블록도이다.
도 6을 참조하면, 컴퓨팅 시스템(1500)은 프로세서(1510), 컨트롤러(1520), 입력 장치들(1530), 출력 장치들(1540), 비휘발성 메모리(1550), 그리고 주 기억 장치(1560)를 포함한다. 도면에서 실선은 데이터 또는 명령이 이동하는 시스템 버스(System bus)를 나타낸다.
본 발명에 따른 컴퓨팅 시스템(1500)은 입력 장치들(1530)(키보드, 카메라 등)을 통해 외부로부터 데이터를 입력받는다. 입력된 데이터는 사용자에 의한 명령이거나 카메라 등에 의한 영상 데이터 등의 멀티 미디어 데이터일 수 있다. 입력된 데이터는 비휘발성 기억 장치(1550) 또는 주 기억 장치(1560)에 저장된다.
프로세서(1510)에 의한 처리 결과는 비휘발성 기억 장치(1550) 또는 주 기억 장치(1560)에 저장된다. 출력 장치들(1540)은 비휘발성 기억 장치(1550) 또는 주 기억 장치(1560)에 저장된 데이터를 출력한다. 출력 장치들(1540)은 디지털 데이터를 인간이 감지 가능한 형태로 출력한다. 예를 들어, 출력 장치(1540)는 디스플레이 또는 스피커 등을 포함한다.
비휘발성 기억 장치(1550)에는 본 발명에 따른 액세스 방법이 적용될 것이다. 비휘발성 기억 장치(1550)의 신뢰도가 향상됨에 따라 컴퓨팅 시스템(1500)의 신뢰도도 이에 비례하여 향상될 것이다.
비휘발성 기억 장치(1550), 그리고/또는 컨트롤러(1520)는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 비휘발성 기억 장치(1550) 그리고/또는 컨트롤러(1520)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
비록 도면에는 도시되지 않았지만 컴퓨팅 시스템(1500)의 동작에 필요한 전 원을 공급하기 위한 전원 공급부(Power supply)가 요구됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 그리고, 컴퓨팅 시스템(1500)이 휴대용 기기(mobile device)인 경우, 컴퓨팅 시스템(1500)의 동작 전원을 공급하기 위한 배터리(battery)가 추가로 요구될 것이다.
본 발명에 따른 반도체 메모리 시스템은 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1을 종래기술에 따른 PoRAM의 읽기 방법을 설명하는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다.
도 3는 본 발명의 다른 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 비휘발성 기억 장치의 메모리 셀을 설명하는 블록도이다.
도 4는 본 발명의 또 다른 실시예에 따른 비휘발성 기억 장치를 설명하는 블록도이다.
도 6은 본 발명에 따른 반도체 메모리 시스템을 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.

Claims (13)

  1. 저항 소자와 상기 저항소자의 일단에 연결되는 선택소자를 포함하는 메모리 셀;
    상기 메모리 셀의 일단에 연결되고 행 방향으로 진행하는 상부 비트라인;
    상기 메모리 셀의 타단에 연결되고 행 방향으로 진행하는 하부 비트라인;
    상기 선택소자에 연결되고 열 방향으로 진행하는 워드라인; 및
    상기 하부 비트라인에 연결된 센스 앰프를 포함하되,
    상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이루는 것을 특징으로 하는 비휘발성 기억 장치.
  2. 제1 항에 있어서,
    상기 하부 비트라인의 전기적 특성은 전류 또는 전압인 것을 특징으로 하는 비휘발성 기억 장치.
  3. 제1 항에 있어서,
    상기 상부 비트라인에 상기 저항소자의 타단이 연결되는 것을 특징으로 하는 비휘발성 기억 장치.
  4. 제1 항에 있어서,
    상기 센스 앰프는 상기 상부 비트라인, 상기 셀, 상기 하부 비트라인을 통하여 흐르는 전류를 감지하는 것을 특징으로 하는 비휘발성 기억 장치.
  5. 제1 항에 있어서,
    상시 센스앰프는 상기 하부 비트라인 마다 구비되는 것을 특징으로 비휘발성 기억 장치.
  6. 제5 항에 있어서,
    상기 센스앰프는 버퍼를 더 포함하되,
    상기 버퍼는 상기 센스앰프에 의해 감지된 데이터들을 일시적으로 저장하는 것을 특징으로 하는 비휘발성 기억 장치.
  7. 제1 항에 있어서,
    상기 메모리 셀 에레이는 복수의 상기 하부 비트라인들을 포함하고,
    상기 센스앰프는 복수의 상기 하부 비트라인들이 연결되어 접속되는 것을 특징으로 하는 비휘발성 기억 장치.
  8. 제1 항에 있어서,
    상기 메모리 셀은 폴리머 셀, 자기저항 메모리 셀, 상전이 메모리 셀 중에서 어느 하나인 것을 특징으로 하는 비휘발성 기억 장치.
  9. 선택소자와 상기 선택소자의 일단에 연결되는 저항소자를 포함하는 메모리 셀;
    상기 메모리 셀의 일단에 접속되고 행 방향으로 진행하는 상부 비트라인;
    상기 메모리 셀의 타단에 접속되고 행 방향으로 진행하는 하부 비트라인;
    상기 선택소자에 접속되고 열 방향으로 진행하는 워드라인; 및
    상기 하부 비트라인에 연결된 센스 앰프를 포함하되,
    상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이루는 비휘발성 기억 장치의 읽기방법에 있어서,
    선택된 메모리 셀의 선택소자에 연결된 워드라인에 제1 전압을 인가하는 단계;
    선택된 메모리 셀에 연결된 상부 비트라인에 제2 전압을 인가하는 단계; 및
    상기 저항 소자를 통하여 흐르는 전류를 상기 센스 앰프에 의하여 감지하는 단계를 포함하는 비휘발성 기억 장치의 읽기 방법.
  10. 제 9 항에 있어서,
    상기 저항 소자를 통하여 흐르는 전류를 상기 센스 앰프에 의하여 감지하는 단계는
    상기 센스앰프가 상기 상부 비트라인, 상기 메모리 셀, 상기 하부 비트라인을 통하여 흐르는 전류를 감지하는 것에 의해 수행되는 것을 특징으로 하는 비휘발성 기억 장치의 읽기 방법.
  11. 제 9 항에 있어서,
    상기 메모리 셀은 폴리머 메모리 셀인 것을 특징으로 하는 비휘발성 기억 장치의 읽기 방법.
  12. 선택소자와 상기 선택소자의 일단에 연결되는 저항소자를 포함하는 메모리 셀;
    상기 메모리 셀의 일단에 접속되고 행 방향으로 진행하는 상부 비트라인;
    상기 메모리 셀의 타단에 접속되고 행 방향으로 진행하는 하부 비트라인;
    상기 선택소자에 접속되고 열 방향으로 진행하는 워드라인; 및
    상기 하부 비트라인에 연결된 센스 앰프를 포함하되,
    상기 저항소자의 저항 상태는 상기 하부 비트라인의 전기적 특성에 따라 감지되고, 메모리 셀들은 행들과 열들로 배열되어 메모리 셀 에레이를 이루는 비휘발성 기억 장치의 읽기방법에 있어서,
    워드라인에 제1 전압을 인가하여 상기 워드라인에 연결된 선택소자들을 포함하는 메모리 셀들을 선택하는 단계;
    선택된 메모리 셀들에 연결된 상부 비트라인들에 제2 전압을 인가하는 단계; 및
    상기 메모리 셀들의 상기 저항 소자를 통하여 흐르는 전류를 상기 센스 앰프에 의하여 감지하는 단계를 포함하는 비휘발성 기억 장치의 읽기 방법.
  13. 제 12 항에 있어서,
    상기 메모리 셀들의 상기 저항 소자를 통하여 흐르는 전류를 상기 센스 앰프에 의하여 감지하는 단계는
    상기 하부 비트라인들 마다 연결된 상기 센스앰프가 상기 상부 비트라인, 상기 메모리 셀, 상기 하부 비트라인을 통하여 흐르는 전류를 감지하는 것에 의해 수행되는 것을 특징으로 하는 비휘발성 기억 장치의 읽기 방법.
KR1020070125918A 2007-12-06 2007-12-06 비휘발성 기억 장치 및 그 읽기 방법 KR100858688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125918A KR100858688B1 (ko) 2007-12-06 2007-12-06 비휘발성 기억 장치 및 그 읽기 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125918A KR100858688B1 (ko) 2007-12-06 2007-12-06 비휘발성 기억 장치 및 그 읽기 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080068022A Division KR20090060120A (ko) 2008-07-14 2008-07-14 비휘발성 기억 장치 및 그 읽기 방법

Publications (1)

Publication Number Publication Date
KR100858688B1 true KR100858688B1 (ko) 2008-09-16

Family

ID=40023164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125918A KR100858688B1 (ko) 2007-12-06 2007-12-06 비휘발성 기억 장치 및 그 읽기 방법

Country Status (1)

Country Link
KR (1) KR100858688B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060169A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR20050102952A (ko) * 2004-04-23 2005-10-27 주식회사 하이닉스반도체 센스앰프 및 그 센스앰프를 이용한 불휘발성 상 변환메모리 장치
KR20060004289A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR20060037562A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060169A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR20050102952A (ko) * 2004-04-23 2005-10-27 주식회사 하이닉스반도체 센스앰프 및 그 센스앰프를 이용한 불휘발성 상 변환메모리 장치
KR20060004289A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR20060037562A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램

Similar Documents

Publication Publication Date Title
CN107424643B (zh) 读出放大器和使用读出放大器的存储器设备
US9830987B2 (en) Sense amplifier local feedback to control bit line voltage
KR102003930B1 (ko) 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러
US8885428B2 (en) Smart read scheme for memory array sensing
US8045361B2 (en) Non-volatile memory cell with complementary resistive memory elements
KR102480013B1 (ko) 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
US9245599B1 (en) Timed multiplex sensing
JP5998059B2 (ja) 不揮発性半導体記憶装置
CN107799133A (zh) 感测放大器、存储装置及包括其的系统
CN108154897B (zh) 包括电压钳位电路的非易失性存储装置
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
KR20100116938A (ko) 비휘발성 메모리 장치
KR102253836B1 (ko) 페이지 버퍼 및 이를 포함하는 비휘발성 메모리 장치
KR101959846B1 (ko) 저항성 메모리 장치
KR20160049872A (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
TW201403606A (zh) 記憶體胞元感測
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
CN107993683A (zh) 感测放大器、存储装置以及包括其的系统
KR100858688B1 (ko) 비휘발성 기억 장치 및 그 읽기 방법
KR100833327B1 (ko) 비휘발성 기억 장치 및 그 쓰기 방법
KR20090060120A (ko) 비휘발성 기억 장치 및 그 읽기 방법
JP6229982B2 (ja) 不揮発性半導体記憶装置
KR20220065174A (ko) 저항성 메모리 장치
KR20200090289A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 12