CN100562878C - 缺陷检查系统及缺陷检查方法 - Google Patents
缺陷检查系统及缺陷检查方法 Download PDFInfo
- Publication number
- CN100562878C CN100562878C CNB2007101122504A CN200710112250A CN100562878C CN 100562878 C CN100562878 C CN 100562878C CN B2007101122504 A CNB2007101122504 A CN B2007101122504A CN 200710112250 A CN200710112250 A CN 200710112250A CN 100562878 C CN100562878 C CN 100562878C
- Authority
- CN
- China
- Prior art keywords
- defect
- opc
- storage part
- critical
- critical path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/303—Contactless testing of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Analysis (AREA)
- Image Processing (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
一种缺陷检查系统,具备:时序解析部(412),该部根据电路设计数据,抽出信号传输动作的精度要求比其它的部位高的关键路径;关键路径抽出部(413),该部对电路设计数据和布局设计数据加以对照,抽出包含用时序解析部(412)抽出的关键路径的图形数据;检查处置方案编制部(416),该部根据包含用关键路径抽出部(413)抽出的关键路径的图形数据的坐标信息,决定检查部位;SEM式缺陷评价装置,该装置按照该检查处置方案编制部(416)编制的检查处置方案,取得晶片上的检查部位的图象。提供能够抽出伴随着电路动作上要求的加工精度的高低而发生的缺陷的缺陷检查系统及缺陷检查方法。
Description
技术领域
[0001]
本发明涉及在半导体制造工艺中检查半导体的缺陷的缺陷检查系统、缺陷检查方法及程序。
背景技术
[0002]
以扫描电子显微镜(Scanning Electron Microscope;SEM)为代表的电子显微镜,作为半导体制造工艺的评价工具,至今仍然不可缺少,但是与光学显微镜相比虽然放大倍率很高但检查视野狭窄,现在为了用电子显微镜检查晶片的整个面,仍然需要付出很大的劳动及时间。因此,人们通常首先进行光学式的缺陷检查,根据晶片表面的缺陷的位置及大小的数据,高速抽出部位,再用电子显微镜观察光学式的缺陷检查所抽出的缺陷的形状。可是,仅仅认识缺陷的形状及大小、位置等,对于半导体图案的设计形状而言,难以揭示缺陷存在着多大的差异。
[0003]
因此,有人提议采用下述方法:使根据采用CAD(Computer AidedDesign)而获得的布局设计数据而产生图案的轮廓(以下称作“CAD数据”),与用电子显微镜取得的缺陷图象重合,通过比较CAD数据和缺陷图象的形状对缺陷进行分类(参照专利文献1)。
[0004]
专利文献1:JP特开2000-294611号公报
[0005]
通常,在光学式的缺陷检查中,按照晶片上的芯片(管芯),取得图形,再和别的芯片的取得图形进行比较,从而抽出形状不同的部位。抽出的部位,和其它的芯片的形状不同,包含例如异物附着在晶片上等因为半导体制造工艺而不规则地发生的缺陷(以下称作“随机缺陷”)的可能性很大。另一方面,伴随着半导体图案的细微化,对于图案形成而言的光学接近效应(Optical Proximity Effect;OPE)的影响正在逐年增大,容易发生起因于图案的布局、光学接近效应修正(Optical Proximity Correction;OPC)导致的掩模图案的形状或曝光器的动作状态及曝光条件等的缺陷。这种缺陷(以下称作“系统性缺陷”),与随机缺陷不同,在各芯片中均相同地发生,所以难以在光学式检查中检出。
[0006]
因此,目前模拟根据实施了OPC处理的掩模图案的设计数据及曝光条件等,在预定的条件下曝光后,在晶片上形成的图案形状,对模拟获得的图案形状和CAD数据进行比较后,将形状的差异超过事先研究的基准的部位,作为OPC危险部位检出,从而检出发生系统性缺陷的危险性高的部位。
[0007]
可是,近几年来,半导体在急剧地高集成化的同时,电路结构也大大地复杂起来,即使不是存在附着物,但乍一看被加工成接近于CAD数据的形状的部位成为动作不良的原因的情况,屡见不鲜。这种缺陷,例如往往发生在实际动作时,对信号传输速度和电路动作的时刻的精度要求极其高的纤细的部位。这种伴随着电路动作上要求的加工精度的高低而发生的缺陷,如前所述,难以采用只根据形状检查缺陷的方法抽出。
发明内容
[0008]
本发明就是针对上述情况研制的,其目的在于提供能够抽出伴随着电路动作上要求的加工精度的高低而发生的缺陷的缺陷检查系统及缺陷检查方法。
[0009]
为了达到上述目的,本发明提供一种缺陷检查系统,在半导体制造工艺中检查半导体的缺陷,具备:电路设计数据存储部,该电路设计数据存储部存储电路设计数据;布局设计数据存储部,该布局设计数据存储部存储图案布局的设计数据;时序解析部,该时序解析部从所述电路设计数据存储部中读出电路设计数据,抽出信号传输动作的精度要求比其它的部位高的电路上的关键路径;关键路径抽出部,该关键路径抽出部对从所述电路设计数据存储部中读出的电路设计数据、与从所述布局设计数据存储部读出的布局设计数据加以对照,抽出包含用所述时序解析部抽出的关键路径的图形数据;关键路径存储部,该关键路径存储部存储包含用所述关键路径抽出部抽出的关键路径的图形数据;检查处置方案编制部,该检查处置方案编制部根据所述关键路径存储部存储的图形数据的坐标信息,决定检查部位;以及SEM式缺陷评价装置,该SEM式缺陷评价装置按照所述检查处置方案编制部编制的检查处置方案,取得晶片上的检查部位的图象。
为了达到上述目的,本发明提供一种缺陷检查方法,在半导体制造工艺中检查半导体的缺陷,具备以下步骤:根据电路设计数据,抽出信号传输动作的精度要求比其它的部位高的电路上的关键路径;对电路设计数据与图案的布局设计数据加以对照,抽出包含所述关键路径的图形数据;根据抽出的图形数据的坐标信息,决定检查部位;以及由SEM式缺陷评价装置取得所决定的晶片上的检查部位的图象。
本发明根据电路设计数据,将信号传输动作的精度比其它的部位要求高的电路上的关键路径,作为检查部位抽出,用SEM取得检查部位的图形。
[0010]
采用本发明后,能够抽出伴随着电路动作上要求的加工精度的高低而发生的缺陷。
附图说明
图1是表示本发明的一种实施方式涉及的缺陷检查系统的整体结构的示意图。
图2是表示本发明的一种实施方式涉及的缺陷检查系统具备的SEM式缺陷检查装置及SEM式缺陷评价装置的扫描电子显微镜(SEM)的简要结构的方框图。
图3是表示本发明的一种实施方式涉及的缺陷检查系统具备的计算机及服务器的简要结构的方框图。
图4是表示本发明的一种实施方式涉及的缺陷检查系统的整体结构的功能块图。
图5是表示本发明的一种实施方式涉及的缺陷检查系统具备的计算机的处理步骤的概要的流程图。
图6是表示本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部实行的缺陷CAD过滤处理的具体步骤的流程图。
图7是表示本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部实行缺陷CAD过滤处理中使用的区域数据的示意图。
图8是旨在解析由本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部的检出缺陷和图案的位置关系而绘制的示意图。
图9是表示本发明的一种实施方式涉及的缺陷检查系统具备的时序解析部及关键路径抽出部实行的关键路径抽出步骤的流程图。
图10是在电路图上表示本发明的一种实施方式涉及的缺陷检查系统具备的关键路径抽出部抽出的关键路径(参照虚线)的图形。
图11是在布局设计数据上示意性地表示本发明的一种实施方式涉及的缺陷检查系统具备的关键路径抽出部抽出的关键路径的图形。
图12是表示本发明的一种实施方式涉及的缺陷检查系统具备的OPC模拟部实行的OPC模拟部抽出步骤的流程图。
图13是表示本发明的一种实施方式涉及的缺陷检查系统具备的OPC模拟部抽出OPC危险部位时利用的光强度的等高线的图形。
图14是表示本发明的一种实施方式涉及的缺陷检查系统具备的OPC模拟部编制的图案预测形状和布局设计数据重叠比较后,抽出OPC危险部位的样态的图形。
具体实施方式
[0011]
下面,参照附图,讲述本发明的实施方式。
1、缺陷检查系统的整体结构
图1是表示本发明的一种实施方式涉及的缺陷检查系统的整体结构的示意图。
图1所示的缺陷检查系统,是通过LAN(Local Area Network)600做媒介,将作为检出晶片上的缺陷的位置及大小的缺陷检出部的光学式检查装置100、作为检出被光学式检查装置100检出的缺陷坐标位置的图象的缺陷图象检出部的SEM式缺陷检查装置200、检查最终抽出的晶片上的检查部位的SEM式缺陷评价装置300、存放必要数据的服务器500及与检查部位的抽出关联在和各装置之间收发数据及信号的计算机400连接后构成。另外,还可以将半导体设计者及顾客等使用的计算机700与该缺陷检查系统连接,再通过LAN600(必要时通过网络)做媒介,向服务器500输出计算机700存储的半导体及掩模图案的设计信息等后加以保存。
[0012]
在图1中,图示出光学式检查装置100、SEM式缺陷检查装置200、SEM式缺陷评价装置300、计算机400及服务器500均单独构成,分别通过LAN600做媒介连接而成的例子。但是,作为整个系统,只要具备所需的功能即可,并不局限于各装置的功能性的或结构性的区分。例如:如果计算机400的存储容量有富余,那么就可以在计算机400的存储装置中构筑必要的数据库,省略服务器500。另外,还可以使SEM式缺陷检查装置200的控制装置等具备计算机400的部分或全部功能,从而省略计算机400。进而,光学式检查装置100也可以用使用电子束的检查装置代替。这时,如果不需要,还可以考虑省略SEM式缺陷检查装置200。就是说,只要能够用SEM式缺陷检查装置全面检查晶片,取得缺陷的坐标及图象等就行,光学式检查装置并非必不可少。
[0013]
2、SEM式缺陷检查装置200、SEM式缺陷评价装置300的结构
图2是表示SEM式缺陷检查装置200、SEM式缺陷评价装置300的扫描电子显微镜(SEM)的简要结构的方框图。
在图2中,在阴极1和第1阳极2之间,被控制处理器40控制的高压控制电源20外加电压后,初次电子线4就以规定的发射电流,从阴极1流出。在阴极1和第2阳极3之间,被用控制处理器40控制的高压控制电源20外加电压后,从阴极1释放出来的初次电子线4就被加速后,向后级的透镜系统行进。
[0014]
初次电子线4,在被用透镜控制电源21控制的聚焦透镜5聚焦、用光阑板8除去初次电子线的不需要的区域后,又在被用透镜控制电源22控制的聚焦透镜6及被用物镜控制电源23控制的物镜7的作用下,作为微小的光点,聚焦到试料10上。
[0015]
此外,在物镜7中,能够采用内透镜方式、外透镜方式或潜望镜方式(半内透镜方式)等各种形态的透镜。另外,还可以采用给试料外加负电压后,使初次电子线减速的制动方式。进而,各透镜也可以采用由多个电极构成的静电型透镜构成。
[0016]
初次电子线4,在被扫描线圈控制电源24控制的扫描线圈9的作用下,二维性地扫描试料10上的照射位置。在初次电子线4的照射下,从试料10中发生的二次电子线等二次信号,向物镜7的上部行进,在二次信号分离用的正交电磁场发生装置11的作用下,与一次电子分离后,被二次信号检出器13检出。用二次信号检出器13检出的信号,被用信号放大器14放大后,传输给图象存储器25,作为试料像,在像显示装置26上显示。在和扫描线圈9相同的位置,配置着被物镜用对准控制电源31控制的二级的偏转线圈(物镜用对准)51,能够二维控制试料10中的初次电子线4的位置(观察视野)。置物台15,能够至少在与初次电子线垂直的面内的两个方向(X方向、Y方向)上移动试料10。
[0017]
在试料10中,使用例如处在制造半导体产品的工序中的晶片。也可以使用经过光刻蚀术工序后在晶片上形成的抗蚀剂图案。
[0018]
指向装置41,能够指定试料像的位置,获得其信息。输入装置42,则能够指定图象的调出条件(电子束的扫描速度及图象累计枚数等)、视野修正方式等以及图象的输出及保存等。
[0019]
此外,与图象存储器的存储器位置对应的地址信号,在控制系统内或另外设置的计算机内生成,经过模拟变换后,供给扫描线圈。X方向的地址信号,例如图象存储器是512×512象素(pixel)时,是在0~512之间反复的数字信号;Y方向的地址信号,则是在X方向的地址信号从0到达512时加1的0~512之间反复的数字信号。
[0020]
由于图象存储器的地址和旨在扫描电子线的偏向信号的地址对应,所以扫描线圈导致的电子线的偏转区域的二维像被图象存储器记录。此外,图象存储器内的信号,能够在用读出时钟脉冲同步的读出地址生成电路中,按照时间系列依次读出。与地址对应读出的信号,经过模拟变换后,成为图象显示装置9的亮度调制信号。
[0021]
另外,在本例中讲述的装置,具备根据检出的二次电子或反射电子等,形成线分布的功能。线分布是根据一维或二维扫描初次电子线时的电子检出量或试料像的亮度信息等形成的,获得的线分布,例如可以用于测量半导体晶片上形成的图案的尺寸等。
[0022]
进而,SEM式缺陷检查装置200及SEM式缺陷评价装置300,例如具备预先将观察半导体晶片上的多个点之际由计算机400输入的条件(测量部位、扫描电子显微镜的光学条件等),作为处置方案存储,按照该处置方案的内容,进行测量及观察的功能。
[0023]
此外,图1的讲述,是将控制处理器40作为和扫描电子显微镜成为一体,或者根据它的装置,进行的讲述,但是毫无疑问,并不局限于此,还可以用和扫描电子显微镜镜体另外设置的处理器进行处理。这时,需要有将用二次信号检出器检出的检出信号,作为图象,传输给处理器,或者由处理器将信号传输给扫描电子显微镜的透镜及偏向器等的传递介质,和输出入经由该传递介质传递的信号的输出入端子。另外,SEM式缺陷检查装置200及SEM式缺陷评价装置300,具有与LAN600及其它的机器连接、旨在双向收发信号的输出入接口(I/O)43,在图1的构成例中,SEM式缺陷检查装置200及SEM式缺陷评价装置300将I/O43与LAN600连接,这样就与计算机400等被LAN连接的其它机器连接。
[0024]
3、服务器500的结构
图3是表示本发明的一种实施方式涉及的缺陷检查系统具备的计算机400及服务器500的简要结构的方框图。在图3中,对于和已经介绍过的图形同样的部分或发挥同样功能的部分,赋予和已经介绍过的部件相同的符号,不再赘述。
具备:存储半导体图案的布局设计数据(CAD数据等)的图案设计数据库501;存储半导体的电路设计数据(电路图等)的电路设计数据库502;存储根据布局设计数据等进行了OPC处理的掩模图案的设计数据的OPC样板数据库503;存储被OPC模拟特定的OPC危险部位(后文讲述)的信息的OPC危险部位数据库504;存储包含图案设计数据库501和电路设计数据库502的存储信息等特定的电路性的危险部位(后文讲述)的图形数据的关键路径数据库505;存储用SEM式缺陷检查装置200取得的缺陷图象的缺陷图象数据库506;以及存储管理对象的半导体制造工艺的成品率履历的成品率履历数据库507。
[0025]
被图案设计数据库501存放的CAD数据的种类,取决于计算机400及SEM式缺陷检查装置200、300等使用的图象显示用的软件,只要是能够显示根据该CAD数据的图形(例如图案的轮廓)的格式就行。另外,CAD数据因为是由电路设计数据变换而成的,所以和电路设计数据有关联性,预先特定图案布局上的特定的图形,与电路设计数据上的哪个信号传输线路对应。被成品率履历数据库507存储的成品率履历,例如是判定为废品的半导体的图案布局系(CAD数据)、电路设计数据、检出的缺陷信息(大小、位置等)、曝光器的机号、曝光条件等有关不良批号等的各种数据。
[0026]
4、计算机400的结构
上述计算机400,具备:旨在和外部机器收发数据及信号的输出入接口(I/O)401,存放有关旨在检查·解析半导体晶片的缺陷的程序及处理所需的常数等的ROM402,进行各种运算处理的运算部410,暂时性地存储运算部410的运算结果及运算中途的数据等的RAM403,存储各种数据的存储部404,旨在与监视器等的显示装置420及键盘、指向器件等输入装置430等收发信号的输出入部405。
[0027]
上述运算部410,具备CAD过滤部411、时序解析部412、关键路径抽出部413、OPC模拟部414、缺陷致命度判定部415及检查处置方案编制部416。
[0028]
(4-1)时序解析部
时序解析部412,负责根据电路设计数据库502的存储信息,解析输出信号时电路中的设计上的信号传输动作,考虑电路中的信号的传输动作后,抽出和其它的部位相比,时刻精度要求严格,所以应该重点管理图案的加工的信号传输线路(以下称作“关键路径”)的处理。被时序解析部412处理后抽出的关键路径信息(例如实际列表(ネツトリスト)上的数据等),被RAM403暂时存储。也可以同时存储到存储部404中。
[0029]
(4-2)关键路径抽出部
关键路径抽出部413,负责根据时序解析部412抽出的关键路径和图案设计数据库501的存储信息,解析图案布局上的哪个图形相当于关键路径的处理。包含该被关键路径抽出部413抽出的图案布局上的关键路径的图形数据,被传输给关键路径数据库505后存放。也可以同时存储到存储部404等中。
[0030]
(4-3)OPC模拟部
OPC模拟部414,负责根据OPC样板数据库503的存储信息和使用的曝光器及曝光条件等,模拟曝光后晶片上形成的图案形状,根据该模拟结果,将图案的预测形状和设计数据的形状的差异超过阈值的部位,作为OPC危险部位抽出的处理。用OPC模拟部414抽出的OPC危险部位的坐标数据或OPC危险部位的图案的图形数据,被传输给OPC危险部位数据库504后存放。也可以同时存储到存储部404等中。
[0031]
(4-4)CAD过滤部
CAD过滤部411,负责对光学式检查装置100检出的检出缺陷信息(缺陷的坐标及大小)和图案设计数据库501存储的信息进行对照,根据和半导体图案的布局设计数据的位置关系,判定是否检查各检出缺陷的处理。
[0032]
CAD过滤部411中的是否进行检查的判断,作为一个例子,对图案布局上的RAM等功能区域进行分类,给各功能区域划分缺陷检查的重要度,例如以重要度低的区域的缺陷根据大小不需要检查,而重要度高的区域的缺陷,即使是微小的缺陷也需要检查等要领,按照给各功能区域事先决定的规则进行。此外,还可以考虑给用光学式检查装置100检出的缺陷和图案的位置关系准备阈值,将超过阈值(与图案的重叠量的大小)的缺陷,分类成需要检查的缺陷,或者将导致跨越多个图案成为短路的原因等特定的不良的原因的缺陷,分类成需要检查的缺陷等判定方法。
[0033]
用CAD过滤部411判定需要检查的缺陷的位置及大小,被RAM403或存储部404存储。另外,CAD过滤部411还根据缺陷的位置及大小的信息,编制SEM式缺陷检查装置200的SEM图象取得条件即处置方案(检查坐标、象素尺寸、光束直径、光束加速电压、对于检出的二次电压而言的阈值等)。编制的处置方案,例如被RAM403及存储部404存储,然后通过LAN600做媒介传输,再通过输出入接口43做媒介,输入SEM式缺陷检查装置200。控制处理器40根据接收的缺陷的位置信息,取得晶片上的对应部位的图象。这样取得的缺陷的图象数据,通过LAN600做媒介,传输给缺陷图象数据库506后存放。
[0034]
(4-5)缺陷致命度判定部
缺陷致命度判定部415,负责从缺陷图象数据库506中读出SEM式缺陷检查装置200取得的缺陷图象,将它和图案设计数据库501的存储信息进行对照,根据和半导体图案的布局设计数据的位置关系,判定各检出缺陷的致命度的处理。被缺陷致命度判定部415抽出的缺陷的位置信息及大小的数据,被RAM403及存储部404等存储。
[0035]
作为缺陷致命度判定部415的致命度的判定部方法,例如可以考虑给缺陷图象和图案的位置关系准备阈值,将超过阈值(与图案的重复量的大小)的缺陷,分类成致命缺陷,或者将导致跨越多个图案成为短路的原因等特定的不良的原因的缺陷,分类成致命缺陷等判定方法。
[0036]
(4-6)检查处置方案编制部
检查处置方案编制部416,负责根据缺陷致命度判定部415抽出的缺陷的信息、关键路径数据库505存储的关键路径的信息及OPC危险部位数据库504存储的OPC危险部位的信息,最终决定用SEM式缺陷评价装置300评价的检查部位,编制对于SEM式缺陷评价装置300而言的检查条件即处置方案(检查坐标、象素尺寸、光束直径、光束加速电压、对于检出的二次电压而言的阈值等)。编制的处置方案,例如在被RAM403及存储部404存储的同时,还向SEM式缺陷评价装置300的输出入接口43输出。SEM式缺陷评价装置300根据通过输出入接口43做媒介接收的处置方案信息,取得指定的检查部位的图象。取得的图象,通过LAN600做媒介,传输给缺陷图象数据库506后存放。
[0037]
构成上述运算部410的各上述处理部411~416的处理步骤的有关程序,被ROM402存放。关于各处理部411~416的处理步骤,将分别在后文讲述。
[0038]
5、动作说明
以下,讲述上述结构的本实施方式涉及的缺陷检查系统的动作。
[0039]
(5-1)整体动作的概要
图4是表示本实施方式涉及的缺陷检查系统的整体的功能块图。图5是表示计算机400的处理步骤的概要的流程图。在图4中,对于和已经介绍过的图形同样的部分或发挥同样功能的部分,赋予和已经介绍过的部件相同的符号。
参照图4及图5,计算机400首先在步骤110中,反复判定是否通过I/O401做媒介,输入了光学式检查装置(缺陷检出部)100的光学式的缺陷检查的结果抽出的检出缺陷的信息(坐标及大小),确认输入检出缺陷的信息后,将步骤移到步骤120。
[0040]
在步骤120中,计算机400读出ROM402存放的缺陷CAD过滤处理的程序,按照该程序,如后文讲述,由CAD过滤部411对在步骤110中输入的检出缺陷信息进行滤波处理,从用光学式检查装置100抽出的缺陷中,抽出应该用SEM式缺陷检查装置200检查的部位。这样抽出的用SEM式缺陷检查装置200取得SEM图象的缺陷的坐标及尺寸的数据,被RAM403或存储部404存储。
[0041]
接着,将步骤移到步骤130后,计算机400根据在步骤120中抽出的检出缺陷的坐标等数据,编制图象取得处置方案,将编制的处置方案例如存储到RAM403及存储部404中后,向SEM式缺陷检查装置(缺陷图象检出部)200输出。用光学式检查装置100检查后的晶片被安装后,SEM式缺陷检查装置200就按照输入的对应晶片的检查处置方案,取得指定部位(在步骤120中抽出的检查部位)的缺陷图象。
[0042]
将步骤移到步骤140后,计算机400反复判定SEM式缺陷检查装置200是否通过I/O401做媒介,输入检出缺陷图象,确认输入检出缺陷图象后,就将步骤移到步骤150。
[0043]
在步骤150中,计算机400将SEM式缺陷检查装置200输入的检出缺陷图象,向服务器500输出,并保存到缺陷图象数据库506中。这时,除了缺陷图象数据库506之外,还可以将检出缺陷图象保存到RAM403及存储部404中。
[0044]
将步骤移到步骤160后,计算机400从缺陷图象数据库506中读出SEM式缺陷检查装置200取得的缺陷图象,同时还从图案设计数据库501中读出和读出的缺陷图象对应的坐标位置的图案的图形数据(CAD数据)。
[0045]
在步骤170中,计算机400使在步骤160中读出的缺陷图象和对应部位的图形数据重叠,如后文所述,比较两者的位置关系,从而抽出需要用SEM式缺陷评价装置300测定形状的检查部位的候补,接着将步骤移到步骤180。此外,该步骤170的缺陷致命度判定的处理结果、判定为致命缺陷的缺陷的坐标及大小、图象等,被RAM403或存储部404存储。
[0046]
计算机400在接着的步骤180中,从关键路径数据库505中读出包含关键路径的图形数据(或坐标数据),进而在步骤190中,从OPC危险部位数据库504中读出OPC危险部位的图形数据(或坐标数据)。这些关键路径及OPC危险部位的数据,经过时序解析部412、关键路径抽出部413、OPC模拟部414的处理(后文讲述)后,被另行抽出,被存放关键路径数据库505·OPC危险部位数据库504中。
[0047]
将步骤移到步骤200后,计算机400从RAM403或存储部404中读出在步骤170中判定为致命缺陷的图形数据(或坐标数据),根据读出的致命缺陷的数据,和在步骤180、190中读出的关键路径及OPC危险部位的数据,由检查处置方案编制部416决定要用SEM式缺陷评价装置300检查的检查部位,编制为了检查决定的检查部位的处置方案(前已述及)。
[0048]
在本实施方式中,在检查处置方案编制部416决定步骤200的检查部位的处理中,首先抽出包含致命缺陷或包含与致命缺陷部分重叠的关键路径的图形数据(作为检查部位的第一候补)及包含致命缺陷或包含与致命缺陷部分重叠的OPC危险部位的图形数据(作为检查部位的第二候补)。接着,将检查部位的第一候补或第二候补中的某一个列举的图形数据,全部作为最终的检查部位抽出。
[0049]
完成以上的步骤200的处理后,步骤移到步骤210,计算机400将在步骤200中编制的检查处置方案保存到RAM403及存储部404中,向SEM式缺陷评价装置300输出,结束图5的步骤。这样,SEM式缺陷评价装置300按照检查处置方案,取得指定部位的图象,根据SEM式缺陷评价装置300的取得图象,测定缺陷等的形状。
[0050]
(5-2)缺陷CAD过滤处理
下面,讲述图5的步骤120的缺陷CAD过滤处理。
如前所述,计算机400确认在图5的步骤110中,输入光学式检查装置100检出的缺陷的信息(坐标·尺寸)后,由CAD过滤部411实行步骤120的缺陷CAD过滤处理。
[0051]
图6是表示由CAD过滤部411实行的缺陷CAD过滤处理的具体步骤的流程图。
移行到缺陷CAD过滤处理后,CAD过滤部411首先在步骤121中,从图案设计数据库501中读出布局设计数据(CAD数据),将步骤移到步骤122。
[0052]
在接着的步骤122中,CAD过滤部411使布局设计数据和坐标对照后,将输入的由光学式检查装置100检出的检出缺陷属于半导体上的哪个区域加以分类,给各缺陷附加区域数据。
[0053]
图7是在由CAD过滤部411实行的缺陷CAD过滤处理中使用的区域数据的示意图。
在图7中,例示出在配置CPU(Central Processing Unit)60、ALU(Arithmetic and Logic Unit)61、CLK(Clock)63、RAM(Random AccessMemory)64等各功能区域的部位附近,存在光学式检查装置100检出的缺陷(涂黑后示出)的情况。就是说,在步骤122中,根据光学式检查装置100检出的各缺陷的坐标数据,抽出缺陷周边的布局设计数据,判定在设计阶段决定的已知的功能区域(在图7的例中为功能区域60~64)中的哪一个存在缺陷(或者缺陷是否不属于任何区域),给各缺陷附加区域数据。
[0054]
将步骤移到步骤123后,CAD过滤部411解析按照各区域分类的缺陷和图案的位置关系,将解析的和图案的位置关系(接触、交叉、包含等),附加给各缺陷的数据。
[0055]
图8是旨在讲述由CAD过滤部411解析检出缺陷和图案的位置关系而绘制的示意图。
在图8中,将图7用虚线所示的缺陷存在区域X内的布局设计数据(CAD数据),与检出缺陷重叠地显示。另外,在图8的例中,分别存在着缺陷a和图案A部分重叠的位置关系(将该位置关系称作“接触”)、缺陷b完全重叠在图案B上的位置关系(将该位置关系称作“包含”)、缺陷c跨越多个(这时为2个)图案C1、C2的位置关系(将该位置关系称作“交叉”)。还存在着和图案非接触的位置关系,就象缺陷d等那样。CAD过滤部411根据缺陷的坐标及尺寸的数据,如图8所示,解析光学式检查装置100检出的检出缺陷和图案的位置关系,给各缺陷附加和图案的位置关系的种类的数据。
[0056]
将步骤移到步骤124后,CAD过滤部411根据在步骤122中分类的区域数据和在步骤123中分类的图案的位置关系的种类数据,对于各缺陷进行滤波处理,接着筛选用SEM式缺陷检查装置200取得图象的缺陷。该筛选按照事先设定的步骤进行,举例来说,根据按照各区域数据设定的检查的必要性、按照和图案的位置关系的各种类数据设定的检查的必要性,如果附加的区域数据或和图案的位置关系的种类数据的属性是表示检查的必要性高的数据,就作为取得SEM图象的缺陷判定,用除此以外的步骤,筛选取得SEM图象的缺陷。也可以使区域数据及和图案的位置关系的种别数据的两者的组合后,设定检查的必要性。
[0057]
在接着的步骤125中,CAD过滤部411将在步骤124的处理中筛选的缺陷的坐标及尺寸的数据,存储到RAM403或存储部404中,结束缺陷CAD过滤处理的步骤。该缺陷CAD过滤处理的步骤结束后,计算机400将步骤移行到已经讲述过的步骤130(参照图5)。
[0058]
(5-3)抽出关键路径
下面,讲述抽出在图5的步骤180中被计算机400读出的关键路径的处理。
该抽出关键路径的处理,在图5的流程图之外实行,抽出处理的结果,被关键路径数据库505存储的关键路径(严密地说是包含它的图形数据),如前所述,在图5的步骤180中被计算机400读出。在在图4的功能块图中,主要与该抽出关键路径处理有关联的,是图案设计数据库501、电路设计数据库502、时序解析部412、关键路径抽出部413、关键路径数据库505。
[0059]
图9是表示由时序解析部412、关键路径抽出部413实行的抽出关键路径的步骤的流程图。
在抽出电路上的关键路径之际,计算机400首先在步骤310中,由时序解析部412从电路设计数据库502中读出电路设计数据(电路图及表示根据它的半导体电路的布线连接信息的实际列表)。
[0060]
将步骤移到步骤320后,时序解析部412根据读出的电路设计数据,进行时刻模拟(或者编制时刻表),解析电路设计上的信号传输动作,抽出电路上的信号传输动作的精度比其它部位要求高的部位即关键路径。经过时序解析部412处理后抽出的关键路径的实际列表上的信息被RAM403暂时存储。同时,也可以存储到存储部404中。
图10是在电路图上表示出经过该解析后抽出的关键路径(参照虚线)的图形。在电路图的下方,表示出时刻表。
[0061]
关键路径抽出部413,在步骤330中,从图案设计数据库501中读出布局设计数据(CAD数据),接着在步骤340中,对布局设计数据和电路设计数据进行对照(LVS),使节点信息与布局设计数据对应。这样,关键路径抽出部413特定被时序解析部412抽出的关键路径的布局设计数据上的位置(步骤350),解析图案布局上的哪个图形相当于关键路径。
图11是布局设计数据上被特定的关键路径(参照◎)的示意图。
[0062]
然后,将步骤移到步骤360,关键路径抽出部413抽出关键路径的图形数据,将它保存到关键路径数据库505中。在本实施方式中,关键路径抽出部413将包含关键路径的一个图形,最终作为电路性能危险部位抽出,存储到关键路径数据库505中。所谓“包含关键路径的一个图形”,是表示例如布线图案及接触孔等的一个闭合图形。
[0063]
(5-4)抽出OPC危险部位
下面,讲述抽出在图5的步骤190中被计算机400读出的OPC危险部位的抽出的处理。
该抽出OPC危险部位的处理,在图5的流程图之外实行,抽出处理的结果,被OPC危险部位数据库504存储的OPC危险部位,如前所述,在图5的步骤190中被计算机400读出。在图4的功能块图中,主要与该抽出OPC危险部位的处理有关联的,是OPC样板数据库503、图案设计数据库501、OPC模拟部414、OPC危险部位数据库504。
[0064]
图12是表示由OPC模拟部414实行的OPC模拟部抽出步骤的流程图。
在抽出OPC危险部位之际,计算机400首先在步骤410中,由OPC模拟部414从OPC样板数据库503中读出OPC样板(实施了光学接近效应修正的掩模图案的设计数据)。
[0065]
将步骤移到步骤420后,OPC模拟部414根据读出的OPC样板及使用的曝光器及曝光条件(事先设定的值)等,光强度模拟曝光后在晶片上形成的图案形状。然后,根据结果,编制表示光强度的等高线(参照图13),和预先设定的阈值比较,从而编制使用OPC样板曝光时,在晶片上复制的形象(图案的预测形状)的轮廓线。编制的图案的预测形状被RAM403暂时存储。同时,也可以存储到存储部404中。
图13是表示抽出OPC危险部位时利用的光强度的等高线的图形。
[0066]
OPC模拟部414,在步骤430中,从图案设计数据库501中读出布局设计数据(CAD数据)。将步骤移到步骤440后,OPC模拟部414从RAM403中读出模拟结果(在步骤420中编制的图案预测形状的数据)后,使图案预测形状和布局设计数据重叠后进行比较。然后,在步骤450中,将图案预测形状和布局设计数据迥然不同的部位(例如预测形状和设计数据的轮廓线的距离成为事先决定的阈值以上的部位),作为OPC危险部位抽出。
图14是例示在某个图形中将布局设计数据和图案预测形状重叠后进行比较,抽出OPC危险部位的样态的图形。
[0067]
然后,将步骤移到步骤460,OPC模拟部414将抽出的OPC危险部位的坐标数据,传输给OPC危险部位数据库504后存储,结束该步骤。还可以考虑采用将包含抽出的OPC危险部位的图案的图形数据(一个闭合图形),存储到OPC危险部位数据库504中的方法。
[0068]
作用效果
(6-1)事先检出关键路径的效果
采用本实施方式后,根据电路设计数据,抽出由于在电路动作上要求具有很高的信号传输精度,所以对图案的加工精度要求严格的关键路径,在决定用SEM式缺陷评价装置300检查的检查部位的过程中,考虑关键路径后,与也不是附着物却加工成乍一看接近于设计数据的形状无关,有益于早期发现成为动作异常的原因的新的缺陷的制造工艺。
[0069]
例如:在细微的集成电路中,由于平行布线间隔的交调失真,往往受到电磁感应等的影响,信号品质下降。另外,由于布线宽度(布线电阻)的不同,还影响到信号延迟、信号品质、动作可靠性等。起因于这些动作性的要因的缺陷,在最近高度细微化的半导体电路中,难以判别是起因于设计的缺陷还是起因于曝光器及曝光条件等制造工艺的缺陷,即使OPC模拟也难以检出。而且,可以预料伴随着今后的半导体的进一步的高集成化,这种情况就更加显著。
[0070]
本实施方式中的特定考虑了关键路径的检查部位,成为半导体制造工艺中的管理要点的新的参数,我们还期望它能够检出迄今为止在制造过程中未被发现而在制造后的动作测试中才被检出的缺陷。
[0071]
(6-2)筛选缺陷的效果
例如:如果将光学式缺陷检查检出的检查部位和OPC模拟检出的检查部位,都作为SEM式缺陷评价装置的检查部位,那么检查部位就往往非常多。近几年来,伴随着半导体的高集成化,光学式缺陷检查的致命缺陷的检出率,呈现下降趋势,所以必须抑制检出率的下降,提高检出灵敏度,但是这样一来,由于燥声的增大而导致的错误的检查部位的检出数将显著增多。另外,关于用光学式缺陷检查检出的缺陷,例如虽然根据和图案的布局设计数据的比较,可以将致命度低的部位过滤掉,但是在特定依存于曝光后的图案性质的检查部位(致命缺陷)方面,检查部位的准确性尚待解决。
[0072]
与此不同,在本实施方式中,对用光学式缺陷检查抽出的缺陷,通过CAD过滤处理进行筛选,抽出致命缺陷,再将它们进一步筛选成相当于OPC危险部位的部位。这样,能够重点检查重要性特别高的部位。另外,在此之外,还一并检查关键路径而且相当于OPC危险部位的图形,从而能够进行遗漏较少的适当的检查。
[0073]
致命缺陷而且相当于OPC危险部位的部位和关键路径而且相当于OPC危险部位的部位,实际上往往有一部分重复,所以在检查部位上增加后者,并不会使检查部位增加到必要以上,其结果能够抽出检查必要性高的必要最小限度的检查部位。因此,能够将检查部位最佳化,提高测定效率。
[0074]
7、变形例
本发明的本质上的效果,在于能够通过抽出关键路径,在制造阶段检查出在现有技术的制造过程中未被发现而在制造后的动作测试中才被检出的那种缺陷,只要能够获得该本质上的效果——上述(6-1),在决定SEM式缺陷评价装置300的检查部位之际,OPC危险部位及致命缺陷的条件的组合,并不局限于本实施方式的样态。
[0075]
下列,列举几个使用关键路径的SEM式缺陷评价装置300的检查部位的特定方法的变形例。
[0076]
(7-1)变形例1
首先,有时仅仅将关键路径作为SEM式缺陷评价装置300的检查部位。这时,未必能够抽出致命缺陷及OPC危险部位。但是在考虑致命缺陷及OPC危险部位的检查后,另外进行将重点放在关键路径的检查时等,这些方法也特别有用。
[0077]
(7-2)变形例2
在已经讲述的实施方式中,将在相当于关键路径而且是OPC危险部位的图形的基础上,添加了相当于致命缺陷而且是OPC危险部位的部位,作为检查部位。但是也可以考虑采用只将前者作为检查部位的方法。就是说,根据检查目的,在SEM式缺陷评价装置300的检查部位中,采用相当于关键路径而且是OPC危险部位的图形,也很有用。
[0078]
(7-3)变形例3
另外,可以考虑不是将相当于关键路径而且是OPC危险部位的图形,而是将相当于关键路径而且包含致命缺陷的图形,作为检查部位。还可以考虑对致命缺陷不进行CAD过滤处理的情况。这样,虽然简便,却能够抽出考虑了图案形状致命缺陷的部分和动作性的危险部位两者的检查部位。也可以考虑将并非既是关键路径又是OPC危险部位,而是相当于关键路径或OPC危险部位中的某一个的部位或图形,作为检查部位。
[0079]
(7-4)变形例4
在已经讲述的实施方式中,将在相当于关键路径而且是OPC危险部位的图形的基础上,添加了相当于致命缺陷而且是OPC危险部位的部位,作为检查部位。但是也可以考虑采用将在相当于关键路径的图形的基础上,添加相当于致命缺陷而且是OPC危险部位的部位,作为检查部位。还采用了在抽出过程中对致命缺陷进行CAD过滤处理的方法,但也可以采用在CAD过滤处理中不进行过滤处理的方法。
[0080]
(7-5)变形例54
可以考虑在(7-1)或(7-3)中,将添加了相当于致命缺陷而且是OPC危险部位的部位,作为检查部位。采用了在抽出过程中对致命缺陷进行CAD过滤处理的方法,但也可以采用在CAD过滤处理中不进行过滤处理的方法。
[0081]
(7-6)变形例6
还可以考虑采用将具有既是关键路径又是OPC危险部位,进而还相当于致命缺陷的部位,决定成SEM式缺陷评价装置300的检查部位的方法。这时,能够极大地减少检查部位。
[0082]
(7-7)变形例7
还可以考虑采用将(7-1)或(7-3)中的某个检查部位和相当于致命缺陷而且是OPC危险部位的部位,选择性地决定成SEM式缺陷评价装置300的检查部位的方法。采用了在抽出过程中对致命缺陷进行CAD过滤处理的方法,但也可以采用在CAD过滤处理中不进行过滤处理的方法。
[0083]
8、其它
抽出致命缺陷·关键路径·OPC危险部位等,抽出抽出的致命缺陷·关键路径·OPC危险部位的图形数据,未必是计算机400必需具备的功能。也可以采用在其它的运算装置中进行这些处理的结构。就是说,也可以采用将CAD过滤部411、时序解析部412、关键路径抽出部413、OPC模拟部414、缺陷致命度判定部415等的一部分或全部,设置在与计算机400不同地其它的运算装置中。例如还可以采用用检查装置100、100、300的控制处理器控制它们的结构。
[0084]
另外,在以上的各例中,没有特别谈及成品率履历数据库507的存储信息的使用例。但是可以在决定SEM式缺陷评价装置300的检查部位的过程中,从成品率履历数据库507中读出同种半导体图案的过去的成品率履历,将与成品率履历记录的过去的不良部位的图案重复的部位,作为检查部位优先抽出。
[0085]
进而,例如以上讲述了比较模拟后获得的图案的预测形状和图案的布局设计数据(CAD数据),将图案的预测形状和布局设计数据的轮廓线的距离为阈值以上的部位,作为OPC危险部位抽出的情况。但是除了这样地根据运算部410(OPC模拟部414)的判断选出OPC危险部位的结构之外,也可以由操作人员一边观察将图案的预测形状和布局设计数据重叠显示的画面,一边判断OPC危险部位。对用光学式缺陷检查抽出的缺陷,和布局设计数据进行比较后,抽出致命缺陷时,也同样。
Claims (10)
1、一种缺陷检查系统,在半导体制造工艺中检查半导体的缺陷,其特征在于,具备:
电路设计数据存储部,该电路设计数据存储部存储电路设计数据;
布局设计数据存储部,该布局设计数据存储部存储图案布局的设计数据;
时序解析部,该时序解析部从所述电路设计数据存储部中读出电路设计数据,抽出信号传输动作的精度要求比其它的部位高的电路上的关键路径;
关键路径抽出部,该关键路径抽出部对从所述电路设计数据存储部中读出的电路设计数据、与从所述布局设计数据存储部读出的布局设计数据加以对照,抽出包含用所述时序解析部抽出的关键路径的图形数据;
关键路径存储部,该关键路径存储部存储包含用所述关键路径抽出部抽出的关键路径的图形数据;
检查处置方案编制部,该检查处置方案编制部根据所述关键路径存储部存储的图形数据的坐标信息,决定检查部位;以及
SEM式缺陷评价装置,该SEM式缺陷评价装置按照所述检查处置方案编制部编制的检查处置方案,取得晶片上的检查部位的图象。
2、如权利要求1所述的缺陷检查系统,其特征在于:还具备:
OPC模拟部,对根据OPC掩模图案进行光强度模拟而获得的图案预测形状与所述布局设计数据加以比较后,抽出OPC危险部位;
OPC危险部位存储部,存储由所述OPC模拟部所抽出的所述OPC危险部位;
所述检查处置方案编制部,根据从所述关键路径存储部读出的关键路径的信息和从所述OPC危险部位存储部读出的OPC危险部位的信息,将既是包含关键路径的图形数据又属于OPC危险部位的部分,决定为检查部位。
3、如权利要求2所述的缺陷检查系统,其特征在于:还具备:
SEM式缺陷检查装置,取得缺陷图象;
缺陷图象存储部,存储由所述SEM式缺陷检查装置所取得的缺陷图象;
缺陷致命度判定部,对从所述缺陷图象存储部读出的缺陷图象与从所述布局设计数据存储部读出的布局设计数据加以比较,抽出致命缺陷的信息;
致命缺陷存储部,存储由所述缺陷致命度判定部所抽出的致命缺陷的信息;
所述检查处置方案编制部,将从所述致命缺陷存储部读出的致命缺陷附加到检查部位。
4、如权利要求3所述的缺陷检查系统,其特征在于:所述检查处置方案编制部,将附加给检查部位的致命缺陷,筛选成相当于从所述OPC危险部位存储部中读出的OPC危险部位。
5、如权利要求1所述的缺陷检查系统,其特征在于:还具备:
SEM式缺陷检查装置,取得缺陷图象;
缺陷图象存储部,存储由所述SEM式缺陷检查装置所取得的缺陷图象;
缺陷致命度判定部,对从所述缺陷图象存储部读出的缺陷图象与从所述布局设计数据存储部读出的布局设计数据加以比较,抽出致命缺陷的信息;
致命缺陷存储部,存储由所述缺陷致命度判定部所抽出的致命缺陷的信息;
所述检查处置方案编制部,根据从所述关键路径存储部读出的关键路径的信息和从所述致命缺陷存储部读出的致命缺陷的信息,将既是包含关键路径的图形数据又属于致命缺陷的部分,决定为检查部位。
6、如权利要求5所述的缺陷检查系统,其特征在于:还具备:
OPC模拟部,对根据OPC掩模图案进行光强度模拟所获得的图案预测形状与所述布局设计数据加以比较,抽出OPC危险部位;
OPC危险部位存储部,存储由所述OPC模拟部所抽出的所述OPC危险部位;
所述检查处置方案编制部,根据从所述OPC危险部位存储部读出的OPC危险部位的信息和从所述致命缺陷存储部读出的致命缺陷的信息,将既是OPC危险部位又属于致命缺陷的部分,作为检查部位附加。
7、如权利要求1所述的缺陷检查系统,其特征在于,还具备:
SEM式缺陷检查装置,取得缺陷图象;
缺陷图象存储部,存储由所述SEM式缺陷检查装置所取得的缺陷图象;
缺陷致命度判定部,对从所述缺陷图象存储部读出的缺陷图象与从所述布局设计数据存储部读出的布局设计数据加以比较,抽出致命缺陷的信息;
OPC模拟部,对根据OPC掩模图案进行光强度模拟而获得的图案预测形状与所述布局设计数据加以比较后,抽出OPC危险部位;
OPC危险部位存储部,存储由所述OPC模拟部所抽出的所述OPC危险部位;
所述检查处置方案编制部,根据从所述OPC危险部位存储部读出的OPC危险部位的信息和从所述致命缺陷存储部读出的致命缺陷的信息,将既是OPC危险部位又属于致命缺陷的部分,作为其它的检查部位抽出,并从基于所述关键路径存储部存储的图形数据的坐标信息的检查部位和所述其它的检查部位中,选择所述SEM式缺陷评价装置的检查部位。
8、如权利要求1所述的缺陷检查系统,其特征在于,还具备:
SEM式缺陷检查装置,取得缺陷图象;
缺陷图象存储部,存储由所述SEM式缺陷检查装置所取得的缺陷图象;
缺陷致命度判定部,对从所述缺陷图象存储部读出的缺陷图象与从所述布局设计数据存储部读出的布局设计数据加以比较,抽出致命缺陷的信息;
致命缺陷存储部,存储由所述缺陷致命度判定部所抽出的致命缺陷的信息;
OPC模拟部,对根据OPC掩模图案进行光强度模拟而获得的图案预测形状与所述布局设计数据加以比较后,抽出OPC危险部位;
OPC危险部位存储部,存储由所述OPC模拟部所抽出的所述OPC危险部位;
所述检查处置方案编制部,根据从所述关键路径存储部读出的关键路径的信息和从所述致命缺陷存储部读出的致命缺陷的信息,将既是包含关键路径的图形数据又属于致命缺陷的部分,作为一个检查部位抽出,根据从所述OPC危险部位存储部读出的OPC危险部位的信息和从所述致命缺陷存储部读出的致命缺陷的信息,将既是OPC危险部位又属于致命缺陷的部分,作为其它的检查部位抽出,从所述一个检查部位和所述其它的检查部位中,选择所述SEM式缺陷评价装置的检查部位。
9、如权利要求3所述的缺陷检查系统,其特征在于,进而具备:
光学式缺陷检查装置,该光学式缺陷检查装置通过光学式缺陷检查,检出晶片上的缺陷;和
CAD过滤部,该CAD过滤部对所述光学式缺陷检查抽出的缺陷与从所述布局设计数据存储部读出的布局设计数据加以比较,筛选所述SEM式缺陷检查装置的图象取得位置。
10、一种缺陷检查方法,在半导体制造工艺中检查半导体的缺陷,其特征在于,具备:
根据电路设计数据,抽出信号传输动作的精度要求比其它的部位高的电路上的关键路径;
对电路设计数据与图案的布局设计数据加以对照,抽出包含所述关键路径的图形数据;
根据抽出的图形数据的坐标信息,决定检查部位;以及
由SEM式缺陷评价装置取得所决定的晶片上的检查部位的图象。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174399A JP4791267B2 (ja) | 2006-06-23 | 2006-06-23 | 欠陥検査システム |
JP2006174399 | 2006-06-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101093520A CN101093520A (zh) | 2007-12-26 |
CN100562878C true CN100562878C (zh) | 2009-11-25 |
Family
ID=38950694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101122504A Expired - Fee Related CN100562878C (zh) | 2006-06-23 | 2007-06-25 | 缺陷检查系统及缺陷检查方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7681159B2 (zh) |
JP (1) | JP4791267B2 (zh) |
CN (1) | CN100562878C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI676939B (zh) * | 2018-06-22 | 2019-11-11 | 富比庫股份有限公司 | 運用類神經網路進行分類之電子零件封裝分類系統 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7667332B2 (en) * | 2004-11-05 | 2010-02-23 | Kabushiki Kaisha Toshiba | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP4860294B2 (ja) * | 2006-02-16 | 2012-01-25 | 株式会社日立ハイテクノロジーズ | 電子顕微鏡 |
JP4791267B2 (ja) * | 2006-06-23 | 2011-10-12 | 株式会社日立ハイテクノロジーズ | 欠陥検査システム |
JP4946588B2 (ja) * | 2007-04-17 | 2012-06-06 | 富士通株式会社 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
JP4659004B2 (ja) * | 2007-08-10 | 2011-03-30 | 株式会社日立ハイテクノロジーズ | 回路パターン検査方法、及び回路パターン検査システム |
JP5021503B2 (ja) * | 2008-01-15 | 2012-09-12 | 株式会社日立ハイテクノロジーズ | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム |
JP4975661B2 (ja) * | 2008-02-26 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
JP5174498B2 (ja) * | 2008-03-19 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | 荷電粒子ビーム装置 |
WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
JP5641463B2 (ja) * | 2009-01-27 | 2014-12-17 | 株式会社日立ハイテクノロジーズ | 欠陥検査装置及びその方法 |
JP5297261B2 (ja) * | 2009-04-28 | 2013-09-25 | 株式会社日立ハイテクノロジーズ | 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 |
US8201126B1 (en) * | 2009-11-12 | 2012-06-12 | Altera Corporation | Method and apparatus for performing hardware assisted placement |
US8699784B2 (en) * | 2010-08-10 | 2014-04-15 | Camtek Ltd. | Inspection recipe generation and inspection based on an inspection recipe |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
JP5782782B2 (ja) * | 2011-03-30 | 2015-09-24 | 株式会社Sumco | 特定欠陥の検出方法、特定欠陥の検出システムおよびプログラム |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8499263B1 (en) * | 2012-03-29 | 2013-07-30 | Mentor Graphics Corporation | Encrypted profiles for parasitic extraction |
US9595091B2 (en) | 2012-04-19 | 2017-03-14 | Applied Materials Israel, Ltd. | Defect classification using topographical attributes |
US9858658B2 (en) * | 2012-04-19 | 2018-01-02 | Applied Materials Israel Ltd | Defect classification using CAD-based context attributes |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
CN103823329B (zh) * | 2012-11-16 | 2016-09-07 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版及对其进行缺陷检测的方法 |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) * | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
JP6200514B2 (ja) * | 2013-11-07 | 2017-09-20 | 株式会社日立ハイテクノロジーズ | 電子顕微鏡 |
KR102085522B1 (ko) | 2013-11-14 | 2020-03-06 | 삼성전자 주식회사 | 패턴의 결함 탐지 방법 |
US9053288B1 (en) * | 2014-03-31 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout checking system for multiple-patterning group assignment constraints |
US10386950B2 (en) * | 2015-07-22 | 2019-08-20 | Sharp Kabushiki Kaisha | Touch-panel-equipped display device and method for manufacturing touch-panel-equipped display device |
US10163733B2 (en) * | 2016-05-31 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of extracting defects |
US9934564B2 (en) * | 2016-08-04 | 2018-04-03 | The Boeing Company | Methods and systems to analyze optical images for quantification of manufacturing part quality |
CN108362780B (zh) * | 2017-12-07 | 2020-09-22 | 中航复合材料有限责任公司 | 一种评价复合材料结构r区缺陷超声检出概率的方法 |
CN110501626B (zh) * | 2018-05-17 | 2022-09-23 | 瑞昱半导体股份有限公司 | 电子装置测试数据库产生方法 |
JP7053417B2 (ja) * | 2018-09-13 | 2022-04-12 | キオクシア株式会社 | 欠陥検査装置および欠陥検査方法 |
JP7137487B2 (ja) * | 2019-01-22 | 2022-09-14 | 株式会社日立ハイテク | 画像評価装置及び方法 |
US10762618B1 (en) * | 2019-02-14 | 2020-09-01 | United Microelectronics Corp. | Mask weak pattern recognition apparatus and mask weak pattern recognition method |
WO2024036552A1 (en) * | 2022-08-18 | 2024-02-22 | Applied Materials, Inc. | Method for defect review measurement on a substrate, apparatus for imaging a substrate, and method of operating thereof |
CN117531731B (zh) * | 2024-01-09 | 2024-04-05 | 深圳市华拓半导体技术有限公司 | Igbt芯片的检测方法及装置、设备、存储介质 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926489A (en) * | 1983-03-11 | 1990-05-15 | Kla Instruments Corporation | Reticle inspection system |
US6529621B1 (en) * | 1998-12-17 | 2003-03-04 | Kla-Tencor | Mechanisms for making and inspecting reticles |
JP3350477B2 (ja) * | 1999-04-02 | 2002-11-25 | セイコーインスツルメンツ株式会社 | ウエハ検査装置 |
JP3287332B2 (ja) * | 1999-04-28 | 2002-06-04 | 日本電気株式会社 | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 |
US6778695B1 (en) * | 1999-12-23 | 2004-08-17 | Franklin M. Schellenberg | Design-based reticle defect prioritization |
WO2002040980A1 (fr) * | 2000-11-17 | 2002-05-23 | Ebara Corporation | Procede et instrument d'inspection de tranches, et appareil a faisceau electronique |
US7127098B2 (en) * | 2001-09-13 | 2006-10-24 | Hitachi, Ltd. | Image detection method and its apparatus and defect detection method and its apparatus |
US6886153B1 (en) * | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
JP4611602B2 (ja) * | 2002-05-29 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 配線設計方法 |
EP1532670A4 (en) * | 2002-06-07 | 2007-09-12 | Praesagus Inc | CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS |
US7231628B2 (en) * | 2002-07-12 | 2007-06-12 | Cadence Design Systems, Inc. | Method and system for context-specific mask inspection |
US7752581B2 (en) * | 2003-06-10 | 2010-07-06 | International Business Machines Corporation | Design structure and system for identification of defects on circuits or other arrayed products |
US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
US7339388B2 (en) * | 2003-08-25 | 2008-03-04 | Tau-Metrix, Inc. | Intra-clip power and test signal generation for use with test structures on wafers |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
JP2005283326A (ja) * | 2004-03-30 | 2005-10-13 | Hitachi High-Technologies Corp | 欠陥レビュー方法及びその装置 |
US7320115B2 (en) * | 2005-07-12 | 2008-01-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for identifying a physical failure location on an integrated circuit |
US7289933B2 (en) * | 2005-11-04 | 2007-10-30 | Synopsys, Inc. | Simulating topography of a conductive material in a semiconductor wafer |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP4791267B2 (ja) * | 2006-06-23 | 2011-10-12 | 株式会社日立ハイテクノロジーズ | 欠陥検査システム |
-
2006
- 2006-06-23 JP JP2006174399A patent/JP4791267B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-21 US US11/812,774 patent/US7681159B2/en not_active Expired - Fee Related
- 2007-06-25 CN CNB2007101122504A patent/CN100562878C/zh not_active Expired - Fee Related
-
2010
- 2010-02-02 US US12/698,201 patent/US20100138801A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI676939B (zh) * | 2018-06-22 | 2019-11-11 | 富比庫股份有限公司 | 運用類神經網路進行分類之電子零件封裝分類系統 |
Also Published As
Publication number | Publication date |
---|---|
JP2008004840A (ja) | 2008-01-10 |
US20100138801A1 (en) | 2010-06-03 |
US20080016481A1 (en) | 2008-01-17 |
US7681159B2 (en) | 2010-03-16 |
CN101093520A (zh) | 2007-12-26 |
JP4791267B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100562878C (zh) | 缺陷检查系统及缺陷检查方法 | |
US20210231584A1 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
JP6078234B2 (ja) | 荷電粒子線装置 | |
TW490591B (en) | Pattern inspection apparatus, pattern inspection method, and recording medium | |
JP5948262B2 (ja) | 欠陥観察方法および欠陥観察装置 | |
KR102195029B1 (ko) | 결함 분류 장치 및 결함 분류 방법 | |
JP5624660B2 (ja) | 検査レシピ作成システムおよびその方法 | |
CN103748670B (zh) | 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法 | |
US7231079B2 (en) | Method and system for inspecting electronic circuit pattern | |
US10127653B2 (en) | Determining coordinates for an area of interest on a specimen | |
CN107533759B (zh) | 对于关注图案图像群体的异常检测 | |
US8826200B2 (en) | Alteration for wafer inspection | |
JP4521386B2 (ja) | 欠陥データ解析方法およびその装置 | |
KR101594267B1 (ko) | 결함 검사 방법 및 결함 검사 장치 | |
JP4617970B2 (ja) | 欠陥検査装置及び欠陥検査方法 | |
JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
CN105960702A (zh) | 基于从标准参考图像确定的属性的缺陷检测及分类 | |
JP2018502457A (ja) | ビルトインターゲットを用いた検査対デザイン位置揃え | |
CN109616426A (zh) | 智能型的缺陷校正系统与其实施方法 | |
JP7245733B2 (ja) | ウェハ観察装置およびウェハ観察方法 | |
JPH1074812A (ja) | 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法 | |
JP3722757B2 (ja) | 欠陥撮像装置 | |
JP5374225B2 (ja) | ウェハ検査条件決定方法、ウェハ検査条件決定システム及びウェハ検査システム | |
JP2001183810A (ja) | マスクパターン形状評価装置および形状評価方法並びに形状評価プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091125 Termination date: 20190625 |
|
CF01 | Termination of patent right due to non-payment of annual fee |