CN100561679C - 等离子体蚀刻装置和等离子体蚀刻方法 - Google Patents

等离子体蚀刻装置和等离子体蚀刻方法 Download PDF

Info

Publication number
CN100561679C
CN100561679C CNB2007100858027A CN200710085802A CN100561679C CN 100561679 C CN100561679 C CN 100561679C CN B2007100858027 A CNB2007100858027 A CN B2007100858027A CN 200710085802 A CN200710085802 A CN 200710085802A CN 100561679 C CN100561679 C CN 100561679C
Authority
CN
China
Prior art keywords
plasma
etching
shower nozzle
gas
annular convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100858027A
Other languages
English (en)
Other versions
CN101030538A (zh
Inventor
中谷理子
丸山幸儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101030538A publication Critical patent/CN101030538A/zh
Application granted granted Critical
Publication of CN100561679C publication Critical patent/CN100561679C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明的目的在于,在以抗蚀剂作为掩模进行硅蚀刻时,确保蚀刻速率的面内均匀性,同时控制蚀刻形状。在喷头(20)的下面(20b)上设置有多个气体喷出孔(22),在这些气体喷出孔(22)的周围,朝向相对配置的支撑工作台(2)突出设置有环状凸部(40)。另外,将气体喷出孔(22)集中设置在喷头(20)的下面(20b)的中央附近,使得全部气体喷出孔(22)都在面积比晶片(W)的面积小的区域(S)内。

Description

等离子体蚀刻装置和等离子体蚀刻方法
技术领域
本发明涉及等离子体蚀刻装置和等离子体蚀刻方法,详细地说,涉及在使用等离子体对被处理体进行蚀刻时使用的等离子体蚀刻装置和等离子体蚀刻方法。
背景技术
在半导体装置的制造过程中,例如在三维安装器件的制造中,进行在硅基板上形成100μm以上深度的配线用的通孔或者机械结构用的沟槽等的硅蚀刻。
在上述硅蚀刻中,一般采用如下的蚀刻方法:首先,以形成有图案的抗蚀剂作为掩模对SiO2膜等氧化膜进行蚀刻,在剥离抗蚀剂之后,使用例如SF6/O2气体作为蚀刻气体,将SiO2膜作为掩模,对硅进行蚀刻。但是,最近,为了减少工序数,已研究了以抗蚀剂作为掩模直接对硅进行蚀刻的方法。
另外,在三维安装器件的制造过程中,在硅蚀刻后,为了易于进行所必需的在蚀刻孔上形成绝缘膜、形成种子金属(seed metal)层和镀铜等工序,有时需要将蚀刻孔的形状形成为锥状、也就是使侧壁以孔底部的直径比孔上部的直径小的方式倾斜。但是,在以抗蚀剂作为掩模进行硅蚀刻的情况下,存在难以得到作为被处理基板的半导体晶片面内的蚀刻速率(即,孔的深度)的均匀性以及形状的控制性的问题。更具体地说,因为半导体晶片的中央部(中心)的蚀刻速率比周边部(边缘)的蚀刻速率快,所以,中央部的孔具有形成得比周边部的孔要深的趋势,另外,周边部与中央部相比,侧壁不倾斜,而且具有形成接近垂直的孔的趋势。
关于绝缘膜的蚀刻,为了高速地实现微细的蚀刻,已提出了如下的技术:在上部电极的周边的屏蔽环(shield ring)上设置向下方突出的突出部,在防止等离子体的扩散的同时进行蚀刻处理的技术(例如,专利文献1)。
另外,为了控制来自喷头的气体喷出量和气体流动,已提出了涉及包括闸门(shutter)装置的喷头的技术,该闸门装置具有能够自由地缩小和扩大开口直径的开口(例如,专利文献2)。
专利文献1:日本特开平8-335568号公报(例如,图2)
专利文献2:日本特开平10-60673号公报(例如,图1)
在上述专利文献1、专利文献2中,已提出了屏蔽环的突出部、喷头的闸门装置,但是在使用抗蚀剂作为掩模的硅蚀刻中,完全没有考虑实现蚀刻速率的均匀性、以及将蚀刻形状控制为锥状。
发明内容
本发明的目的在于,在以抗蚀剂作为掩模进行硅蚀刻时,确保蚀刻速率的面内均匀性,同时控制蚀刻形状。
为了解决上述问题,本发明的第一方面提供一种等离子体蚀刻装置,其特征在于,包括:用于对被处理体进行等离子体蚀刻处理的、能够减压排气的处理室;
在上述处理室内载置被处理体的载置台;
与上述载置台相对配置、将用于生成等离子体的处理气体导入上述处理室内的喷头;
在上述喷头的下面、向上述载置台呈环状突出设置的环状凸部;和
在上述喷头的下面的上述环状凸部的内侧中央部,分布配设在面积比被处理体的面积小的区域内的多个气体喷出孔。
在第一方面的等离子体蚀刻装置中,在喷头的下面设置向载置台呈环状突出设置的环状凸部,并且在该环状凸部的内侧中央部集中地配设气体喷出孔,因此,利用环状凸部使其内侧的等离子体形成空间的压力均匀化,由此,主要控制环状凸部附近的等离子体密度以及堆积物的量,并且,通过将气体喷出孔集中在中央部,使被处理体中央部上方的气体流速提高,抑制中央部的蚀刻剂的生成量。结果,能够实现蚀刻速率的面内均匀性和控制蚀刻形状。
在上述第一方面中,优选:以上述载置台作为下部电极,以上述喷头作为上部电极,构成一对相对电极。另外,优选相对于被处理体的直径L,上述环状凸部的外径为1.1L~1.5L,优选上述环状凸部的内径大于被处理体的直径L。由此,在被处理体的上部形成覆盖其全体的等离子体形成空间,从而确保蚀刻的面内均匀性。
另外,优选上述环状凸部的高度是从上述载置台到上述喷头的距离的0.4倍以上。由此,能够得到使气流的流导(conductance)降低、并使由环状凸部包围的空间的压力均匀的效果。
另外,优选:相对于被处理体的直径L,上述气体喷出孔在具有0.3L×0.3L~0.7L×0.7L的面积的区域内形成。由此,能够使被处理基板的中央部的上方空间的气体流速足够大。
本发明的第二方面提供一种等离子体蚀刻方法,其特征在于:
使用上述第一方面的等离子体蚀刻装置,
对于具有以硅为主要成分的被蚀刻层、和在该被蚀刻层的上层形成的预先被图案化的抗蚀剂层的被处理体,作用由含有SF6和O2的处理气体生成的等离子体,以上述抗蚀剂为掩模,对被蚀刻层进行等离子体蚀刻处理。
在上述第二方面中,优选上述被蚀刻层是硅基板或硅层。
本发明的第三方面提供一种控制程序,其特征在于:在计算机上运行时,控制上述等离子体蚀刻装置,实施上述第二方面的等离子体蚀刻方法。
本发明的第四方面提供一种计算机可读取的存储介质,其为存储有在计算机上运行的控制程序的计算机可读取的存储介质,其特征在于:
上述控制程序在运行时,控制上述等离子体蚀刻装置,实施上述第二方面的等离子体蚀刻方法。
本发明的等离子体蚀刻装置包括:在喷头的下面、向载置台呈环状突出设置的环状凸部;和在该环状凸部的内侧中央部、分布配设在面积比被处理体的面积小的区域内的多个气体喷出孔,因此,通过使用该等离子体蚀刻装置,能够进行被处理体面内的蚀刻深度的均匀性、和例如锥状的形成等蚀刻形状的控制性优异的蚀刻。因此,该等离子体蚀刻装置在制造可靠性高的半导体装置方面能够进行有利地利用,也能够应对半导体装置的设计规则的微细化以及高集成化。
附图说明
图1是表示适于实施本发明的蚀刻方法的磁控管RIE等离子体蚀刻装置的截面图。
图2是示意性地表示配置在图1的装置的腔室周围的状态下的偶极环形磁铁(dipole ring magnet)的水平截面图。
图3是用于说明在腔室内形成的电场和磁场的示意图。
图4是用于说明环状凸部和气体喷出孔的配置的图。
图5是用于说明环状凸部和气体喷出孔的配置的、喷头下面的平面图。
图6是表示正在进行等离子体蚀刻的状态的半导体晶片的表面附近的示意截面图。
图7是表示等离子体蚀刻后的半导体晶片的表面附近的示意截面图。
符号说明
1     腔室(处理容器)
2     支撑工作台(电极)
12    排气系统
15    高频电源
17    制冷剂室
18    气体导入机构
20    喷头(电极)
22    气体喷出孔
23    处理气体供给系统
24    偶极环形磁铁
40    环状凸部
101   硅基板
102   抗蚀剂
W     晶片
具体实施方式
下面,参照附图,对本发明的优选实施方式进行说明。图1是表示本发明的第一实施方式的磁控管RIE等离子体蚀刻装置100的截面图。该等离子体蚀刻装置100气密地构成,形成由小直径的上部1a和大直径的下部1b构成的带有台阶的圆筒状,具有壁部例如由铝制成的腔室(处理容器)1。
在该腔室1内设置有支撑工作台2,其水平地支撑作为单晶Si基板的晶片W,作为被处理体。支撑工作台2例如由铝构成,通过绝缘板3被导体的支撑台4支撑。另外,在支撑工作台2的上方的外周,设置有由Si以外的材料、例如石英形成的聚焦环5。上述支撑工作台2和支撑台4能够利用包含滚珠丝杠7的滚珠丝杠机构进行升降,支撑台4的下方的驱动部分由不锈钢(SUS)制的波纹管(bellows)8覆盖。在波纹管8的外侧设置有波纹管罩(bellows cover)9。此外,上述聚焦环5的外侧设置有挡板(baffle plate)10,通过该挡板10、支撑台4和波纹管8,与腔室1导通。腔室1被接地。
在腔室1的下部1b的侧壁上形成有排气口11,排气系统12与该排气口11连接。于是,通过使排气系统12的真空泵工作,能够将腔室1内减压至规定的真空度。另一方面,在腔室1的下部1b的侧壁上侧,设置有用于开关晶片W的搬入搬出口的闸阀13。
等离子体形成用的高频电源15通过匹配器14与支撑工作台2连接,从该高频电源15向支撑工作台2供给规定频率的高频电力。另一方面,在支撑工作台2的上方,与其相对并且与其相互平行地设置有后面将详细说明的喷头20,该喷头20被接地。从而,支撑工作台2与喷头20作为一对电极发挥作用。
在支撑工作台2的表面上设置有用于静电吸附并保持晶片W的静电卡盘6。该静电卡盘6构成为在绝缘体6b之间存在电极6a,直流电源16与电极6a连接。于是,从电源16向电极6a施加电压,由此,利用静电力、例如库仑力吸附晶片W。
在支撑工作台2的内部设置有制冷剂室17,在该制冷剂室17中,制冷剂从制冷剂导入管17a导入,从制冷剂排出管17b排出,从而进行循环,其冷热通过支撑工作台2向晶片W进行传递,由此,将晶片W的处理面控制为期望的温度。
另外,利用气体导入机构18通过其气体供给管线19将冷却气体导入静电卡盘6的表面与晶片W的背面之间,使得即使腔室1由排气系统12排气而被保持在真空下,也能够利用在制冷剂室17内循环的制冷剂,对晶片W进行有效地冷却。通过这样导入冷却气体,能够有效地向晶片W传递制冷剂的冷热,提高晶片W的冷却效率。作为冷却气体,例如可以使用He等。
上述喷头20在腔室1的顶壁部分,与支撑工作台2相对地设置。在该喷头20的下面20b上设置有多个气体喷出孔22,在这些气体喷出孔22的周围设置有朝向相对配置的支撑工作台2突出设置的由圆筒状的壁体构成的环状凸部40。环状凸部40可以与喷头20一体地设置,也可以在喷头20的下面安装与喷头20不同的环状部件。环状凸部40由与喷头20相同的材质、例如铝等构成。另外,可以根据需要,在环状凸部40的表面上,与喷头20同样地进行氧化铝膜处理、或形成Y2O3等陶瓷喷镀膜。
另外,在喷头20的上部具有气体导入部20a。而且,在其内部形成有空间21。气体供给配管23a与气体导入部20a连接,该气体供给配管23a的另一端与供给由蚀刻气体和稀释气体构成的处理气体的处理气体供给系统23连接。
作为蚀刻气体,优选使用含有SF6和O2的气体。就SF6气体而言,等离子体中生成的F原子的密度比其它的氟系气体大几倍,并且SF6中含有的S原子具有防止Si表面的氧化、促进蚀刻的作用,因此,能够适用于硅蚀刻。
另外,O2气体与硅基板中的硅反应,在侧壁上形成硅氧化膜(SiOX),具有促进向垂直方向的各向异性蚀刻的作用。
此外,作为上述以外的蚀刻气体,可以使用例如S2F10、NF3、SiF4等。
这样的处理气体从处理气体供给系统23经由气体供给配管23a和气体导入部20a到达喷头20的空间21,从气体喷出孔22喷出。
另一方面,在腔室1的上部1a的周围,同心状地配置有偶极环形磁铁24。如图2的水平截面图所示,偶极环形磁铁24通过将多个各向异性分段(segment)柱状磁铁31安装在环状的磁性体的外壳(casing)32上而构成。在该例子中,形成为圆柱状的16个各向异性分段柱状磁铁31被配置为环状。在图2中,在各向异性分段柱状磁铁31中显示的箭头表示磁化的方向,如该图所示,将多个各向异性分段柱状磁铁31的磁化方向一点一点地错开,作为整体,形成朝向一个方向的均匀的水平磁场B。
从而,如图3示意性地所示,在支撑工作台2与喷头20之间的空间中,利用高频电源15形成铅垂方向的电场EL,并且利用偶极环形磁铁24形成水平磁场B,利用这样形成的正交电磁场生成磁控管放电。由此,形成高能量状态的蚀刻气体的等离子体,晶片W被蚀刻。
另外,等离子体蚀刻装置100的各构成部分形成与具备CPU的处理控制器(process controller)50连接并受其控制的结构。由工序管理者为了管理等离子体蚀刻装置100而进行命令的输入操作等的键盘、和将等离子体蚀刻装置100的运转状况可视化并进行显示的显示器等构成的用户接口51,与处理控制器50连接。
另外,存储部52与处理控制器50连接,该存储部52储存有方案(recipe),该方案中记录有用于在处理控制器50的控制下实现由等离子体蚀刻装置100进行的各种处理的控制程序、和处理条件数据等。
于是,根据需要,根据来自用户接口51的指示等,从存储部52中调出任意的方案,并使其在处理控制器50中运行,由此,在处理控制器50的控制下,在等离子体蚀刻装置100中进行期望的处理。另外,上述方案可以在存储在例如CD-ROM、硬盘、软盘、以及闪速存储器(flash memory)等计算机可读取的存储介质中的状态下利用,或者,也可以从其它装置、例如通过专用线路随时传送并利用。
接着,参照图4和图5,对喷头20的环状凸部40与气体喷出孔22的配置进行说明。
通过在喷头20的下面设置环状凸部40,能够使从喷头20的气体喷出孔22喷出的气流的流导降低,并能够使由环状凸部40包围的空间内的压力分布均匀。结果,在由环状凸部40包围的空间内,尤其是在凸部附近,通过控制等离子体密度以及作为堆积物的来源的硅反应生成物的量,能够控制蚀刻孔内的侧壁保护膜的量,从而能够将硅的蚀刻形状控制为正锥状。
环状凸部40的突出量(高度:H)优选为上下的电极间距离(间隙)G、即支撑工作台2的上面(在图1的情况下,是静电卡盘6的上面)与喷头20的下面20b之间的距离的0.4倍以上,例如0.4~0.8倍。如果环状凸部40的突出量H小于间隙G的0.4倍,则不能充分地降低气流的流导,使由环状凸部40包围的空间的压力均匀化的效果小。另外,如果突出量H超过间隙G的0.8倍,则气流的流导过低,蚀刻气体成分的离解过度地进行,蚀刻特性有可能恶化。此外,间隙G优选为例如25~50mm。
另外,从使晶片W上方的气流的流导降低的观点考虑,相对于晶片W的直径L,环状凸部40的外径L1优选为1.1L~1.5L。另外,优选将外径L1设定为小于在支撑工作台2中载置晶片W的水平的载置面的直径。此外,在支撑工作台2上设置有聚焦环5的情况下,优选将环状凸部40的外径L1设定为小于聚焦环5的外径L4
另一方面,从在晶片W的上方形成均匀的等离子体空间的观点考虑,优选将环状凸部40的内径L2设定为大于晶片W的直径L。
另外,在本实施方式中,如图5所示,在喷头20的下面20b的中央部附近,集中设置有气体喷出孔22。即,在喷头20的下面20b中,相对于晶片W的直径L,优选使气体喷出孔22集中分布在一边(L3)为大致0.3L~0.7L的四边形的区域S(即S=L3×L3)内,在喷头20的下面20b中,在与晶片W的周边部相对的区域内没有设置气体喷出孔22。这样,在本实施方式中,使气体喷出孔22集中在喷头20的下面20b的中央附近,使得所有的气体喷出孔22都存在于面积比晶片W的面积小的区域S内。此外,在图5中,为了做参照,用假想线表示在具有通常配置的气体喷出孔22的喷头中,应该在区域S的外侧形成的气体喷出孔22。
通过将气体喷出孔22集中形成在喷头20的中央部,能够增大晶片W的中央部的上方空间的气体流量。于是,在晶片W的中央部上方空间,气体的流速加快,结果,自由基的停留时间(residence time)缩短,因此,在该空间中,向作为蚀刻剂的F自由基的离解被抑制,硅的蚀刻速率降低,晶片W的面内的均匀性得到改善。
此外,喷头20的气体喷出孔22的分布,可以通过填塞能够嵌入与晶片W的周边部相对的区域的气体喷出孔22中的部件以使其闭塞,由此进行调节。例如,通过使在图5中用假想线表示的位置的气体喷出孔22闭塞,能够调节气体喷出孔的配置(分布区域),使其集中在喷头20的中央。
接着,说明使用这样构成的等离子体蚀刻装置,对硅(单晶硅基板或者多晶硅层)进行等离子体蚀刻的本发明的蚀刻方法。
首先,打开闸阀13,将晶片W搬入腔室1内、并载置在支撑工作台2上之后,使支撑工作台2上升至图示的位置,利用排气系统12的真空泵,通过排气口11对腔室1内进行排气。
然后,从处理气体供给系统23,以规定的流量,将包含蚀刻气体和稀释气体的处理气体导入腔室1内,使腔室1内达到规定的压力,在该状态下,从高频电源15向支撑工作台2供给规定的高频电力。此时,通过从直流电源16向静电卡盘6的电极6a施加规定的电压,利用例如库仑力将晶片W吸附保持在静电卡盘6上,并且,在作为上部电极的喷头20与作为下部电极的支撑工作台2之间形成高频电场。因为利用偶极环形磁铁24在喷头20与支撑工作台2之间形成有水平磁场B,所以,在晶片W存在的电极间的处理空间内形成正交电磁场,利用由此而产生的电子的漂移(drift),生成磁控管放电。于是,利用由该磁控管放电而形成的蚀刻气体的等离子体,对晶片W进行蚀刻。此时,由于如上所述环状凸部40的内侧空间的压力上升、和由气体喷出孔22集中配置在中央附近而引起的气体流速的上升,蚀刻速率在晶片面内的均匀性和蚀刻形状的控制性变得良好。
为了使蚀刻的形状良好,调节晶片W的温度也是有效的。因此,设置有制冷剂室17,使制冷剂在该制冷剂室17内循环,其冷热通过支撑工作台2向晶片W传递,由此,将晶片W的处理面控制为期望的温度。
就等离子体生成用的高频电源15而言,为了形成期望的等离子体而适当设定其频率和输出。在硅蚀刻中,从提高晶片W的正上方的等离子体密度的观点考虑,优选将频率设定为例如40MHz或者其以上。
偶极环形磁铁24为了提高晶片W的正上方的等离子体密度而向作为相对电极的支撑工作台2和喷头20之间的处理空间施加磁场,但是,为了有效地发挥其效果,优选该偶极环形磁铁为在处理空间内形成10000μT(100G)以上的磁场的强度的磁铁。虽然认为磁场越强,提高等离子体密度的效果越增加,但是从安全性的观点考虑,优选磁场强度为100000μT(1kG)以下。
用于使用等离子体蚀刻装置100进行硅蚀刻的优选条件如下。就蚀刻气体的流量而言,SF6=100~1000mL/min(sccm)、O2=0~500mL/min(sccm),从蚀刻形状控制的观点考虑,优选使其流量比为SF6/O2=3/1~2/1。
从确保充分的蚀刻速率和掩模选择比的观点考虑,优选使处理压力为10~60Pa(75mTorr~450mTorr)。
另外,为了得到充分的蚀刻速率和掩模选择比,优选使高频电源15的高频的频率为40MHz以上、使高频功率为0.5~2.0kW。
另外,优选使由偶极环形磁铁24形成的磁场的强度为10000μT~30000μT。
另外,从良好地控制蚀刻形状、即各向异性的观点考虑,优选将晶片W的温度调整为例如-15~30℃左右。
图6和图7是为了说明使用本发明的等离子体蚀刻装置100的等离子体蚀刻方法而示意性地表示晶片W等被处理体110的表面附近的截面结构。
如图6所示,在被处理体110中,在硅基板101上具有预先形成有图案的抗蚀剂102。此外,也可以在抗蚀剂102的正下方设置未图示的反射防止膜。于是,使用等离子体蚀刻装置100,以抗蚀剂102作为掩模,并基于其图案,使处理气体的等离子体作用于被处理体110,从而对其实施硅蚀刻。作为处理气体,可以使用例如SF6/O2。此时的蚀刻条件如上所述。
通过该硅蚀刻,如图7所示,在硅基板101上形成与抗蚀剂102的图案形状对应的规定深度D的孔121。
在此,如果将孔121的上部的开口直径L5与底部的直径L6进行比较,则底部的直径L6比较小,由此可以理解,孔121的侧壁倾斜地形成。即,孔121形成为截面视图是锥状。优选孔121的侧壁与水平方向所成的角度(180°-θ,以下记为“侧壁角度”)形成为例如83°~87°。
这样,使用喷头20具有环状凸部40、并且将气体喷出孔22集中设置在喷头20的下面20b的中央部附近的等离子体蚀刻装置100,以抗蚀剂102作为掩模,进行硅基板101的蚀刻,由此,能够实现蚀刻速率在晶片W的面内的均匀性以及蚀刻形状的控制和在晶片W的面内的均匀化。从而,能够使晶片W的面内的孔的深度一致,能够一边控制成规定的侧壁角度一边形成均匀的形状的孔。
接着,举出试验例、实施例和比较例,进一步详细地说明本发明,但是本发明并不受它们的限制。此外,在以下的试验例等中,使用了8英寸直径(200mm直径)的晶片W。
试验例1
使用下述所示的设置有A、B两种尺寸的环状凸部40的喷头20,将上下的电极间距离(间隙G)设定为22mm、27mm或32mm,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。此外,作为喷头20,使用对表面进行了氧化铝膜处理的喷头。
环状凸部A:
突出量(H)=15mm
外径(L1)=260mm
内径(L2)=240mm
宽度[(L1-L2)×1/2]=10mm
环状凸部B:
突出量(H)=21mm
外径(L1)=270mm
内径(L2)=240mm
宽度[(L1-L2)×1/2]=15mm
蚀刻条件如下所述。
抗蚀剂:膜厚=7μm
处理气体:SF6/O2=170/50mL/min(sccm)
压力=37.3Pa(280mTorr)
RF频率(高频电源15)=40MHz
RF功率=840W(2.68W/cm2)
磁场=17000μT(170G)
背压(中心部/边缘部)=1333/4000Pa(10/30Torr、He气体)
温度(下部电极/上部电极/腔室侧壁)=0℃/40℃/40℃
蚀刻时间=4分11秒
对于利用上述条件的等离子体蚀刻形成的孔121的截面形状(蚀刻形状),评价了其在晶片W的面内的均匀性。将其结果表示在表1中。在表中,○符号表示将蚀刻形状控制为锥状的控制性良好,×符号表示控制性不好。
表1
Figure C20071008580200141
由表1可知,在使用突出量(H)为15mm的短的环状凸部A的情况下,甚至在间隙G最短的22mm时也不能得到蚀刻形状的控制性。因此认为,为了得到良好的蚀刻形状的控制性,需要超过最低15mm的突出量H。
试验例2
接着,作为喷头20,使用在其下面20b的中央部分的108.7mm×108.7mm的区域S内具备49个气体喷出孔22的喷头,将上下电极间的距离(间隙G)设定为22mm、27mm、32mm或者33mm,在与试验例1同样的条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。然后,对于孔121的蚀刻深度D,评价了其在晶片W的面内的均匀性。将其结果表示在表2中。在表中,○符号表示蚀刻深度的晶片面内均匀性良好,×符号表示蚀刻深度的晶片面内均匀性不好。
表2
由表2可知,在108.7mm×108.7mm的区域S内具备49个气体喷出孔22的喷头20中,环状凸部A与环状凸部B两者在间隙G为27mm~32mm的范围内,都能够在晶片面内得到均匀的蚀刻深度,但是,当间隙G为33mm时,即使使用突出量H为21mm的环状凸部B,也不能得到蚀刻深度在晶片面内的均匀性。从该结果可推测,为了得到蚀刻深度的晶片面内均匀性,需要按照与间隙G的关系选择环状凸部40的突出高度H。
试验例3
接着,使用在表面上形成有Y2O3喷镀膜的喷头20,使其下面20b的中央部的气体喷出孔分布的区域S的面积、与在其内侧形成的气体喷出孔22的个数按表3所示变化,在与试验例1同样的条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。然后,对于孔121的蚀刻深度,评价了其在晶片W的面内的均匀性。此外,在本试验中,将上下的电极间距离(间隙G)设定为37mm,不设置环状凸部40。将其结果一起表示在表3中。在表中,○符号表示蚀刻深度的晶片面内均匀性良好,×符号表示蚀刻深度的晶片面内均匀性不好。
表3
根据表3,相对于200mm直径的晶片W,在61.7mm×61.7mm的区域S内形成有25个气体喷出孔22的喷头20、以及在96.96mm×96.96mm的区域S内形成有37个气体喷出孔22的喷头20,能够在晶片面内得到均匀的蚀刻深度,与此相对,在120.5mm×120.5mm的区域S内具有81个气体喷出孔22的喷头20,不能得到蚀刻深度的晶片面内均匀性。从该结果可认为,为了得到蚀刻深度的晶片面内均匀性,需要选择气体喷出孔22的配置和个数。
根据上述试验结果,实施下述比较例1~3以及实施例1。
比较例1
使用不设置环状凸部40、在210mm×210mm的区域S内配设有153个气体喷出孔22的现有结构的喷头,在下述条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。
蚀刻条件如下所述。
抗蚀剂:膜厚=7μm
处理气体:SF6/O2=170/50mL/min(sccm)
压力=37.3Pa(280mTorr)
RF频率(高频电源15)=40MHz
RF功率=840W(2.68W/cm2)
磁场=17000μT(170G)
间隙=37mm
背压(中心部/边缘部)=1333/4000Pa(10/30Torr、He气体)
温度(下部电极/上部电极/腔室侧壁)=0℃/40℃/40℃
蚀刻时间=4分11秒
比较例2
使用包括突出量(H)=21mm、外径(L1)=270mm、内径(L2)=240mm、宽度[(L1-L2)×1/2]=15mm的形状的环状凸部40,并且在210mm×210mm的区域S内配设有153个气体喷出孔22的喷淋板(shower plate),在下述条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。
蚀刻条件如下所述。
抗蚀剂:膜厚=7μm
处理气体:SF6/O2=170/50mL/min(sccm)
压力=37.3Pa(280mTorr)
RF频率(高频电源15)=40MHz
RF功率=700W(2.23W/cm2)
磁场=17000μT(170G)
间隙=37mm
背压(中心部/边缘部)=1333/4000Pa(10/30Torr、He气体)
温度(下部电极/上部电极/腔室侧壁)=0℃/40℃/40℃
蚀刻时间=4分11秒
比较例3
使用不设置环状凸部40、在喷淋板下面的中央部的61.7mm×61.7mm的区域S内集中配置有25个气体喷出孔22的喷淋板,在下述条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。
蚀刻条件如下所述。
抗蚀剂:膜厚=7μm
处理气体:SF6/O2=170/50mL/min(sccm)
压力=37.3Pa(280mTorr)
RF频率(高频电源15)=40MHz
RF功率=840W(2.68W/cm2)
磁场=17000μT(170G)
间隙=37mm
背压(中心部/边缘部)=1333/4000Pa(10/30Torr、He气体)
温度(下部电极/上部电极/腔室侧壁)=0℃/40℃/40℃
蚀刻时间=4分11秒
实施例1
使用包括突出量(H)=21mm、外径(L1)=270mm、内径(L2)=240mm、宽度[(L1-L2)×1/2]=15mm的形状的环状凸部40,并且在喷淋板下面的中央部的108.7mm×108.7mm的区域S内集中配设有49个气体喷出孔22的喷淋板,在下述条件下,对与图6同样结构的被处理体110实施等离子体蚀刻处理,在硅基板101上形成孔121。
蚀刻条件如下所述。
抗蚀剂:膜厚=7μm
处理气体:SF6/O2=170/50mL/min(sccm)
压力=33.3Pa(250mTorr)
RF频率(高频电源15)=40MHz
RF功率=500W(1.59W/cm2)
磁场=17000μT(170G)
间隙=32mm
背压(中心部/边缘部)=1333/4000Pa(10/30Torr、He气体)
温度(下部电极/上部电极/腔室侧壁)=0℃/40℃/40℃
蚀刻时间=4分30秒
在上述比较例1~3、实施例1的等离子体蚀刻之后,在各晶片W的面内的多个点,根据透射式电子显微镜的照片,测量孔121的蚀刻深度和蚀刻形状(侧壁角度)。测定点为晶片W的面内中央(中心)、边缘50mm、边缘30mm、边缘20mm、以及边缘10mm。在此,“边缘50mm”是指从晶片的周端部向面内中央进入50mm的位置。同样,“边缘30mm”、“边缘20mm”、和“边缘10mm”分别是指从晶片的周端部向面内中央进入30mm、20mm、和10mm的位置。将比较例1~3、实施例1的结果汇总并表示在表4中。
Figure C20071008580200181
如表4所示,在使用不设置环状凸部40、气体喷出孔22的形成区域宽广的现有结构的喷头的比较例1的等离子体蚀刻结果中,晶片面内的蚀刻深度(孔121的深度)的波动大。另外,尤其是在晶片W的边缘部,孔121的侧壁角度接近90°,不能将截面视图控制为锥形。
在使用设置有环状凸部40、气体喷出孔22的形成区域与现有结构的喷头同样宽广的喷头的比较例2的等离子体蚀刻结果中,孔121的侧壁角度与比较例1相比得到改善,能够使侧壁倾斜少许,但是晶片面内的蚀刻深度(孔121的深度)的波动依然很大。
在使用不设置环状凸部40、只在气体喷出孔22的形成区域内狭窄地形成的喷头的比较例3的等离子体蚀刻结果中,与比较例1、2相比,晶片面内的蚀刻深度(孔121的深度)的波动得到改善。但是,孔121的侧壁角度与比较例1同样接近90°,不能将截面视图控制为锥形。
在使用设置有环状凸部40、并且在喷淋板下面的中央部集中配设有气体喷出孔22的喷淋板的实施例1的等离子体蚀刻结果中,与比较例1~3相比,晶片面内的蚀刻深度(孔121的深度)的波动被大幅改善。另外,孔121的侧壁角度达到83°~85°,能够在整个晶片面内将截面视图控制为锥形。
从比较例1和比较例2的对比可知,为了使孔121的侧壁倾斜、从而将蚀刻截面控制为锥形,通过使用具有环状凸部40的喷淋板,能够得到大致的效果。
另外,从比较例1和比较例3的对比可知,通过使用在喷淋板下面的中央部集中设置有气体喷出孔22的喷淋板,可看到蚀刻深度的晶片面内均匀性大致改善。
但是,从比较例2、3与实施例1的对比可知,在使用设置有环状凸部40、并且在中央部集中配设有气体喷出孔22的喷淋板的实施例1中,在蚀刻深度的晶片面内均匀性和孔121的侧壁角度的控制性两方面,明显比比较例1、2优异。即,实施例1的结果不是比较例1、2的结果的总和,蚀刻深度的晶片面内均匀性和蚀刻形状的控制性两方面都被改善得更加优异。
以上,叙述了本发明的实施方式,但是本发明并不限制于上述实施方式,能够进行各种变形。例如,在上述实施方式中,作为磁控管RIE等离子体蚀刻装置的磁场形成装置,使用了偶极环形磁铁,但是并不限定于此,磁场的形成也不是必须的。另外,只要能够利用本发明的气体种形成等离子体,装置没有限制,能够使用电容耦合型、电感耦合型等各种等离子体蚀刻装置。
产业上的可利用性
本发明能够适于在制造例如晶体管等各种半导体装置的过程中利用。

Claims (5)

1.一种等离子体蚀刻装置,其特征在于,包括:
用于对被处理体进行等离子体蚀刻处理的、能够减压排气的处理室;
在所述处理室内载置被处理体的载置台;
与所述载置台相对配置、将用于生成等离子体的处理气体导入所述处理室内的喷头;
在所述喷头的下面、向所述载置台呈环状突出设置的环状凸部;和
在所述喷头的下面的所述环状凸部的内侧中央部,分布配设在面积比被处理体的面积小的区域内的多个气体喷出孔,
相对于被处理体的直径L,所述环状凸部的外径为1.1L~1.5L,
所述环状凸部的高度是从所述载置台到所述喷头的距离的0.4倍以上,
相对于被处理体的直径L,所述气体喷出孔在具有0.3L×0.3L~0.7L×0.7L的面积的区域内形成。
2.根据权利要求1所述的等离子体蚀刻装置,其特征在于:
以所述载置台作为下部电极,以所述喷头作为上部电极,构成一对相对电极。
3.根据权利要求1所述的等离子体蚀刻装置,其特征在于:
所述环状凸部的内径大于被处理体的直径L。
4.一种等离子体蚀刻方法,其特征在于:
使用权利要求1~3中任一项所述的等离子体蚀刻装置,
对于具有以硅为主要成分的被蚀刻层、和在该被蚀刻层的上层形成的预先被图案化的抗蚀剂层的被处理体,作用由含有SF6和O2的处理气体生成的等离子体,以所述抗蚀剂层为掩模,对被蚀刻层进行等离子体蚀刻处理。
5.根据权利要求4所述的等离子体蚀刻方法,其特征在于:
所述被蚀刻层是硅基板或硅层。
CNB2007100858027A 2006-02-27 2007-02-27 等离子体蚀刻装置和等离子体蚀刻方法 Expired - Fee Related CN100561679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049639 2006-02-27
JP2006049639A JP4827083B2 (ja) 2006-02-27 2006-02-27 プラズマエッチング装置およびプラズマエッチング方法

Publications (2)

Publication Number Publication Date
CN101030538A CN101030538A (zh) 2007-09-05
CN100561679C true CN100561679C (zh) 2009-11-18

Family

ID=38549305

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100858027A Expired - Fee Related CN100561679C (zh) 2006-02-27 2007-02-27 等离子体蚀刻装置和等离子体蚀刻方法

Country Status (2)

Country Link
JP (1) JP4827083B2 (zh)
CN (1) CN100561679C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683924B (zh) * 2014-12-22 2020-02-01 日商東京威力科創股份有限公司 成膜裝置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188257A (ja) 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP5457109B2 (ja) * 2009-09-02 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置
JP2011124295A (ja) * 2009-12-09 2011-06-23 Hitachi High-Technologies Corp プラズマ処理装置
JP5830275B2 (ja) * 2011-06-15 2015-12-09 東京エレクトロン株式会社 プラズマエッチング方法
JPWO2013183437A1 (ja) * 2012-06-08 2016-01-28 東京エレクトロン株式会社 ガス処理方法
CN102797012A (zh) * 2012-07-27 2012-11-28 京东方科技集团股份有限公司 一种刻蚀设备及其上部电极
WO2015170676A1 (ja) * 2014-05-07 2015-11-12 東京エレクトロン株式会社 プラズマエッチング処理方法
TWI641016B (zh) * 2016-06-28 2018-11-11 周業投資股份有限公司 Upper electrode device
CN107516625A (zh) * 2017-07-13 2017-12-26 江苏鲁汶仪器有限公司 一种等离子体刻蚀系统的喷淋头
CN107393802A (zh) * 2017-07-17 2017-11-24 江苏鲁汶仪器有限公司 一种等离子体刻蚀系统的喷淋头
CN108321101B (zh) * 2018-02-24 2020-09-11 惠科股份有限公司 一种电极组件和蚀刻设备
CN110867365B (zh) * 2019-11-04 2022-05-27 北京北方华创微电子装备有限公司 等离子体系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408994B2 (ja) * 1999-05-24 2003-05-19 株式会社日立製作所 プラズマ処理装置及びプラズマ処理装置の制御方法
JP2004087738A (ja) * 2002-08-26 2004-03-18 Tokyo Electron Ltd Siエッチング方法
JP2004247454A (ja) * 2003-02-13 2004-09-02 Disco Abrasive Syst Ltd プラズマエッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683924B (zh) * 2014-12-22 2020-02-01 日商東京威力科創股份有限公司 成膜裝置

Also Published As

Publication number Publication date
CN101030538A (zh) 2007-09-05
JP4827083B2 (ja) 2011-11-30
JP2007227829A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
CN100561679C (zh) 等离子体蚀刻装置和等离子体蚀刻方法
US10410877B2 (en) Etching method
CN100521105C (zh) 等离子体蚀刻方法
TWI505753B (zh) Inductively Coupled Plasma Processing Unit
KR101742324B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 에칭 장치
KR101677239B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN102939657B (zh) 具有增强的离子化和rf功率耦合的低电阻率钨pvd
TWI430360B (zh) Plasma etching method and plasma etching device
US7226868B2 (en) Method of etching high aspect ratio features
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
CN104867827A (zh) 蚀刻方法
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
KR101888717B1 (ko) 플라즈마 에칭 방법
KR102307417B1 (ko) 에칭 방법
KR20150015408A (ko) 반도체 장치의 제조 방법
TWI667501B (zh) 光波分離結構與形成光波分離結構的方法
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20150130920A (ko) 피에칭층을 에칭하는 방법
TWI809086B (zh) 蝕刻方法及電漿處理裝置
KR102058592B1 (ko) 에칭 방법
KR20140082685A (ko) 반도체 장치의 제조 방법
JP2016213427A (ja) エッチング方法及びエッチング装置
JP2007214299A (ja) エッチング方法
WO2004097909A2 (en) Method and apparatus for deep trench silicon etch
JP6785101B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20160227