KR102307417B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102307417B1
KR102307417B1 KR1020140157914A KR20140157914A KR102307417B1 KR 102307417 B1 KR102307417 B1 KR 102307417B1 KR 1020140157914 A KR1020140157914 A KR 1020140157914A KR 20140157914 A KR20140157914 A KR 20140157914A KR 102307417 B1 KR102307417 B1 KR 102307417B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
substrate
plasma
etching
Prior art date
Application number
KR1020140157914A
Other languages
English (en)
Other versions
KR20150069514A (ko
Inventor
마즈 도무라
히카루 와타나베
후미야 고바야시
가즈히로 구보타
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150069514A publication Critical patent/KR20150069514A/ko
Application granted granted Critical
Publication of KR102307417B1 publication Critical patent/KR102307417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

실리콘 산화막을 하드마스크를 통해 에칭함으로써, 피처리체에 50 이상의 애스펙트비를 갖는 공간을 형성하는 에칭 방법이 제공된다. 이 방법은, (a) 하부 전극을 구성하는 배치대와 상부 전극을 갖는 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 피처리체를 플루오로카본계의 가스의 플라즈마에 노출시키는 제1 공정과, (b) 하부 전극을 구성하는 배치대와 상부 전극을 갖는 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 플루오로카본계의 가스의 플라즈마에 피처리체를 더 노출시키는 제2 공정을 포함한다. 이 방법에서는, 제2 공정에서의 배치대와 상부 전극 사이의 거리는, 제1 공정에서의 배치대와 상부 전극 사이의 거리의 5/3배 이상으로 설정된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시형태는 에칭 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 플라즈마 에칭에 의해 실리콘 산화막에 깊은 홀이 형성되는 경우가 있다. 이러한 반도체 디바이스의 일례로는, 다이나믹 랜덤 액세스 메모리가 있다.
또한, 반도체 디바이스의 고집적화에 따라서, 실리콘 산화막에 형성되는 홀의 애스펙트비는 점점 높아지고 있다. 이러한 고애스펙트비를 달성하는 방법으로는, 미국 특허 제7977390호 명세서에 기재된 방법이 알려져 있다. 이 방법에서는, 마스크 및 실리콘 산화막의 측벽에 실리콘을 포함하는 보호막을 퇴적시키는 공정과, 실리콘 산화막을 에칭하는 공정이 교대로 반복된다. 이 방법은, 보호막을 퇴적시킴으로써 마스크를 보호하는 것에 의해, 깊은 홀을 형성하는 것을 가능하게 하고 있다.
특허문헌 1 : 미국 특허 제7977390호 명세서
그런데, 실리콘 산화막의 에칭에 의해 피처리체에 형성되는 홀의 애스펙트비는, 50 이상의 영역에 도달하고 있다. 그러나, 이러한 영역의 애스펙트비를 갖는 홀의 형성에 전술한 종래의 방법을 이용하면, 보호막이 마스크의 개구를 막아 버리는 경우가 있다. 또한, 활성종이 홀의 심부(深部)까지 도달하지 않게 되어, 에칭이 진행되지 않게 되는 사태가 생긴다.
따라서, 실리콘 산화막을 에칭함으로써, 50 이상의 애스펙트비의 공간을 피처리체에 형성하는 에칭 방법이 필요로 되고 있다.
일측면에 있어서는, 실리콘 산화막을 하드마스크를 통해 에칭함으로써, 상기 실리콘 산화막 및 상기 하드마스크를 갖는 피처리체에 50 이상의 애스펙트비를 갖는 공간을 형성하는 에칭 방법이 제공된다. 즉, 하드마스크의 표면으로부터 실리콘 산화막까지 계속되는 50 이상의 애스펙트비의 공간을 형성하기 위해, 실리콘 산화막을 에칭하는 방법이 제공된다. 이 방법은, (a) 하부 전극을 구성하는 배치대와 상부 전극을 갖는 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 상기 피처리체를 플루오로카본계의 가스의 플라즈마에 노출시키는 제1 공정과, (b) 하부 전극을 구성하는 배치대와 상부 전극을 갖는 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 플루오로카본계의 가스의 플라즈마에 상기 피처리체를 더 노출시키는 제2 공정을 포함한다. 이 방법에서는, 제2 공정에서의 배치대와 상부 전극 사이의 거리는, 제1 공정에서의 배치대와 상부 전극 사이의 거리의 5/3배 이상으로 설정된다. 일형태에 있어서는, 제2 공정에서의 배치대와 상부 전극 사이의 거리는 50 mm 이상이다.
제1 공정에서는, 어떤 일정한 깊이의 공간이 피처리체에 형성될 때까지, 예컨대, 피처리체에 형성되는 공간이 40 이하의 애스펙트비의 일정한 깊이에 도달할 때까지, 실리콘 산화막이 에칭된다. 계속되는 제2 공정에서는, 제1 공정에서의 배치대와 상부 전극 사이의 거리보다 큰, 배치대와 상부 전극 사이의 거리하에서, 실리콘 산화막이 더 에칭된다. 배치대와 상부 전극 사이의 거리를 크게 하면, 생성되는 활성종의 종별의 변동을 억제하면서, 즉, 저차의 활성종의 생성을 유지하면서, 이온 에너지를 크게 하고 이온 플럭스를 적게 하는 것이 가능하다. 여기서, 하드마스크의 에칭률은, 이온의 에너지와 이온의 플럭스에 따라서 증가한다. 또한, 높은 애스펙트비의 공간의 심부에서의 에칭률은, 주로 이온 에너지에 따라서 증가한다. 따라서, 본 방법에 의하면, 하드마스크의 에칭을 억제하면서, 50 이상의 높은 애스펙트비의 공간을 실리콘 산화막에 형성할 수 있다. 또한, 고차의 활성종은, 홀의 심부까지 도달할 수 없고, 가로 방향, 즉 공간의 깊이 방향에 직교하는 방향에 있어서 실리콘 산화막의 상부를 에칭하지만, 저차의 활성종은 그 공간의 심부까지 도달할 수 있다. 따라서, 본 방법에 의하면, 실리콘 산화막에 형성되는 공간이, 깊이 방향의 일부에 있어서 가로 방향으로 넓어지는 현상, 즉 보잉(bowing)을 억제할 수 있다.
일형태에 있어서는, 제1 공정 및 제2 공정에 걸친 기간에 있어서 처리 용기 내에 공급되는 가스의 가스종이 변경되지 않는다. 또한, 일형태에 있어서는, 제1 공정 및 제2 공정에 걸친 기간에 있어서 실리콘 함유 가스가 처리 용기 내에 공급되지 않는다. 즉, 실리콘을 함유하는 보호막 형성용의 가스의 플라즈마를 생성하지 않고, 제1 공정 및 제2 공정의 에칭이 행해져도 좋다. 이에 따라, 하드마스크의 개구의 폐색을 억제하는 것이 가능해진다.
이상 설명한 바와 같이, 실리콘 산화막을 에칭함으로써, 50 이상의 애스펙트비의 공간을 피처리체에 형성하는 에칭 방법이 제공된다.
도 1은 일실시형태에 따른 에칭 방법을 나타내는 흐름도이다.
도 2는 피처리체의 일례를 나타내는 단면도이다.
도 3은 일실시형태의 각 공정에 의해 작성되는 피처리체의 단면을 예시하는 도면이다.
도 4는 일실시형태의 처리 시스템을 나타내는 도면이다.
도 5는 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 6은 도 5에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세히 나타내는 도면이다.
도 7은 용량 결합형 플라즈마 처리 장치를 이용한 경우의 애스펙트비와 이온 및 라디칼의 플럭스의 관계를 나타내는 그래프이다.
도 8은 홀 내에서의 라디칼과 이온의 거동을 나타내는 도면이다.
도 9는 제1 고주파 전원의 고주파 전력, 즉 HF Power에 따른 플라즈마의 특성의 변화, 및, 배치대와 상부 전극 사이의 거리에 따른 플라즈마의 특성의 변화를 나타내는 그래프이다.
이하, 도면을 참조하여 여러가지 실시형태에 관해 상세히 설명한다. 또, 각 도면에서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은, 일실시형태에 따른 에칭 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법 MT는, 피처리체(이하 「웨이퍼」라고 함)의 실리콘 산화막을 에칭하는 방법이다. 도 2는, 피처리체의 일례를 나타내는 단면도이다. 도 2에는, 에칭전의 상태의 웨이퍼(W)가 나타나 있다. 도 2에 나타낸 바와 같이, 웨이퍼(W)는, 하지(下地)층(UL), 실리콘 산화막(OX) 및 하드마스크(HM)를 갖고 있다. 실리콘 산화막(OX)은 하지층(UL) 상에 형성되어 있다. 실리콘 산화막은, 예컨대 1500 nm의 두께를 갖는다. 하드마스크(HM)는 실리콘 산화막(OX) 상에 설치되어 있다. 하드마스크(HM)는, 일례에 있어서는 다결정 실리콘으로 구성되어 있다. 하드마스크(HM)는, 예컨대 700 nm의 두께를 갖는다. 또한, 하드마스크(HM)에는 약 38 nm의 직경의 개구가 형성되어 있다.
도 1에 나타내는 방법 MT에서는, 하드마스크(HM)를 통해 실리콘 산화막(OX)이 에칭됨으로써, 웨이퍼(W)에 애스펙트비가 50 이상인 공간이 형성된다. 이하, 웨이퍼(W)에 형성되는 공간이 홀인 것으로 하여 설명을 계속한다.
도 1과 함께 도 3을 참조한다. 도 3은, 일실시형태의 각 공정에 의해 작성되는 피처리체의 단면을 예시하는 도면이다. 방법 MT는, 공정 ST1(제1 공정) 및 공정 ST2(제2 공정)를 포함하고 있다. 공정 ST1에서는, 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 플루오로카본계 가스의 플라즈마에 웨이퍼(W)가 노출됨으로써 실리콘 산화막(OX)이 에칭된다. 도 3의 (a)에 나타낸 바와 같이, 공정 ST1에 의해, 웨이퍼(W)에는 막두께 방향에 있어서 실리콘 산화막(OX)의 도중까지 도달하는 홀(HL)이 형성된다. 구체적으로는, 공정 ST1은, 홀(HL)이 40 이하의 애스펙트비가 될 때까지, 즉 어떤 깊이가 될 때까지 행해진다. 여기서, 홀(HL)의 폭을 DM으로 하고, 홀(HL)의 깊이, 즉 하드마스크(HM)의 표면으로부터 홀(HL)의 바닥까지의 거리를 DP로 하면, 애스펙트비는 DP/DM로 정의된다.
계속되는 공정 ST2에서는, 용량 결합형의 플라즈마 처리 장치의 처리 용기 내에 있어서, 플루오로카본계 가스의 플라즈마에 웨이퍼(W)가 더 노출된다. 공정 ST2에 있어서는, 플라즈마 처리 장치의 배치대와 상부 전극 사이의 거리 L2가, 공정 ST1의 배치대와 상부 전극 사이의 거리 L1의 5/3배 이상으로 설정된다. 즉, 방법 MT에서는, 공정 ST1의 배치대와 상부 전극 사이의 거리 L1에 대한 공정 ST2의 배치대와 상부 전극 사이의 거리 L2의 비가 5/3 이상으로 설정된다. 이 방법 MT에 의하면, 공정 ST1에 계속해서 공정 ST2를 실행함으로써, 도 3의 (b)에 나타낸 바와 같이, 50 이상의 애스펙트비의 홀(HL)을 형성하는 것이 가능해진다.
이하, 방법 MT의 실시에 이용하는 것이 가능한 처리 시스템에 관해 설명한다. 도 4는, 일실시형태의 처리 시스템을 나타내는 도면이다. 도 4에 나타내는 처리 시스템(100)은, 대(臺)(102a∼102d), 수용 용기(104a∼104d), 로더 모듈(LM), 로드록 챔버(LL1, LL2), 프로세스 모듈(PM1, PM2) 및 트랜스퍼 챔버(110)를 구비하고 있다.
대(102a∼102d)는, 로더 모듈(LM)의 일 가장자리를 따라서 배열되어 있다. 이들 대(102a∼102d) 상에는 수용 용기(104a∼104d)가 각각 재치되어 있다. 수용 용기(104a∼104d) 내에는 웨이퍼(W)가 수용된다.
로더 모듈(LM) 내에는 반송 로봇(Rb1)이 설치되어 있다. 반송 로봇(Rb1)은, 수용 용기(104a∼104d) 중 어느 하나에 수용되어 있는 웨이퍼(W)를 꺼내어, 그 웨이퍼(W)를 로드록 챔버(LL1) 또는 로드록 챔버(LL2)에 반송한다.
로드록 챔버(LL1) 및 로드록 챔버(LL2)는, 로더 모듈(LM)의 다른 일 가장자리를 따라서 설치되어 있고, 예비 감압실을 구성하고 있다. 로드록 챔버(LL1) 및 로드록 챔버(LL2)는, 트랜스퍼 챔버(110)에 게이트 밸브를 통해 각각 접속되어 있다.
트랜스퍼 챔버(110)는 감압 가능한 챔버이며, 그 챔버 내에는 반송 로봇(Rb2)이 설치되어 있다. 트랜스퍼 챔버(110)에는, 프로세스 모듈(PM1) 및 프로세스 모듈(PM2)이 게이트 밸브를 통해 각각 접속되어 있다. 반송 로봇(Rb2)은, 로드록 챔버(LL1) 또는 로드록 챔버(LL2)로부터 웨이퍼(W)를 꺼내어, 프로세스 모듈(PM1), 프로세스 모듈(PM2)에 순서대로 반송한다.
프로세스 모듈(PM1) 및 프로세스 모듈(PM2)은 용량 결합형의 플라즈마 처리 장치이다. 도 5는, 프로세스 모듈(PM1) 및 프로세스 모듈(PM2)로서 이용되는 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 또, 프로세스 모듈(PM2)의 플라즈마 처리 장치는, 그 배치대와 상부 전극 사이의 거리가, 프로세스 모듈(PM1)의 배치대와 상부 전극 사이의 거리보다 긴 점에서 상이하지만, 이들 플라즈마 처리 장치는 대략 동일한 구성을 갖는다. 따라서, 이하에서는, 프로세스 모듈(PM1) 및 프로세스 모듈(PM2)에 관해 개별적인 설명은 하지 않고, 도 5에 나타내는 플라즈마 처리 장치(10)에 관해 설명한다.
플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 양극(陽極) 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 절연 재료로 구성된 대략 원통형의 지지부(14)가 설치되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연장되어 있다. 지지부(14)는, 처리 용기(12) 내에 설치된 배치대(PD)를 지지하고 있다. 구체적으로는, 도 5에 나타낸 바와 같이, 지지부(14)는 그 지지부(14)의 내벽면에 있어서 배치대(PD)를 지지할 수 있다.
배치대(PD)는 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(LE) 및 정전척(ESC)을 갖고 있다. 하부 전극(LE)은 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 설치되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전척(ESC)이 설치되어 있다. 정전척(ESC)은, 도전막인 전극을 한쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전척(ESC)의 전극에는 직류 전원(22)이 전기적으로 접속되어 있다. 정전척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착함으로써, 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 둘레 가장자리 상에는, 웨이퍼(W)의 엣지 및 정전척(ESC)을 둘러싸도록 포커스링(FR)이 배치되어 있다. 포커스링(FR)은 에칭의 균일성을 향상시키기 위해 설치되어 있다. 포커스링(FR)은, 에칭 대상의 막의 재료에 따라 적절하게 선택되는 재료로 구성되어 있고, 예컨대 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는 냉매 유로(24)가 설치되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 외부에 설치된 칠러 유닛으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 통해 칠러 유닛으로 복귀된다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를 정전척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 위쪽에 있어서 그 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(LE) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해 처리 용기(12)의 상부에 지지되어 있다. 이 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은, 처리 공간(S)에 면해 있고, 복수의 가스 토출 구멍(34a)을 구획하고 있다. 이 전극판(34)은, 일실시형태에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는, 전극판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 도 6은, 도 5에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세히 나타내는 도면이다. 도 6에 나타낸 바와 같이, 가스 소스군(40)은 가스 소스(401∼404)를 포함하고 있다. 가스 소스(401∼404)는 각각, 플루오로카본계 가스의 소스, 다른 플루오로카본계 가스의 소스, 희가스의 소스 및 산소 가스의 소스이다. 가스 소스(401)에 의해 공급되는 플루오로카본계 가스는, 예컨대 C4F6 가스, C5F8 가스 또는 C6F6 가스이다. 가스 소스(402)에 의해 공급되는 플루오로카본계 가스는, 예컨대 C5F8 가스, C3F8 가스, CF4 가스 또는 CHF3 가스이다. 또한, 가스 소스(403)에 의해 공급되는 희가스는 Ar 가스, Xe 가스 또는 He 가스이다. 또, 가스 소스(404)는 산소 가스 대신에 N2 가스를 공급해도 좋다.
유량 제어기군(44)은 유량 제어기(441∼444)를 포함하고 있다. 유량 제어기(441∼444)는, 대응하는 가스 소스로부터 공급되는 가스의 유량을 제어한다. 이들 유량 제어기(441∼444)는 매스 플로우 컨트롤러(MFC)이어도 좋고 FCS이어도 좋다. 밸브군(42)은 밸브(421∼424)를 포함하고 있다. 가스 소스(401∼404)는 각각, 유량 제어기(441∼444) 및 밸브(421∼424)를 통해 가스 공급관(38)에 접속되어 있다. 가스 소스(401∼404)의 가스는 가스 공급관(38)으로부터 가스 확산실(36a)에 이르러, 가스 통류 구멍(36b) 및 가스 토출 구멍(34a)을 통해 처리 공간(S)에 토출된다.
도 5로 되돌아가, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통형을 이루고 있고, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 위쪽으로 연장되도록 설치되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라서 데포 실드(depo shield)(46)가 착탈 가능하게 설치되어 있다. 데포 실드(46)는 지지부(14)의 외측 둘레에도 설치되어 있다. 데포 실드(46)는 처리 용기(12)에 에칭 부생물(데포)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽 사이에 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 아래쪽에 있어서 처리 용기(12)에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 반출구(12g)가 형성되어 있고, 이 반입 반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 설치되어 있다. 도전성 부재(56)는, 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록 처리 용기(12)의 내벽에 부착되어 있다. 이 도전성 부재(56)는 그라운드에 DC적으로 접속되어 있어, 이상 방전 방지 효과를 발휘한다. 또, 도전성 부재(56)는 플라즈마 생성 영역에 설치되어 있으면 되고, 그 설치 위치는 도 5에 나타내는 위치에 한정되는 것은 아니다.
또한, 플라즈마 처리 장치(10)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은 플라즈마 생성용의 제1 고주파(RF : Radio Frequency) 전력을 발생시키는 전원이며, 27∼100 MHz의 주파수, 일례에 있어서는 40 MHz의 고주파 전력을 발생시킨다. 제1 고주파 전원(62)은, 정합기(66)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
제2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제2 고주파 전력, 즉 고주파 바이어스 전력을 발생시키는 전원이며, 400 kHz∼13.56 MHz의 범위내의 주파수, 일례에 있어서는 3.2 MHz의 고주파 전력을 발생시킨다. 제2 고주파 전원(64)은, 정합기(68)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 직류 전원(70)을 더 구비하고 있다. 직류 전원(70)은 상부 전극(30)에 접속되어 있다. 직류 전원(70)은, 마이너스의 직류 전압을 발생시키고, 그 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다. 상부 전극(30)에 부의 직류 전압이 부여되면, 처리 공간(S)에 존재하는 플러스 이온이 전극판(34)에 충돌한다. 이에 따라, 전극판(34)으로부터 실리콘이 방출된다. 방출된 실리콘은, 웨이퍼(W)의 표면에 퇴적되어 하드마스크(HM)를 보호할 수 있다.
또한, 일실시형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있고, 또한, 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라서 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
구체적으로, 제어부(Cnt)는, 유량 제어기(441∼444), 밸브(421∼424), 배기 장치(50)에 제어 신호를 송출하여, 공정 ST1 및 공정 ST2의 에칭시에 처리 가스가 처리 용기(12) 내에 공급되고, 또한, 그 처리 용기(12) 내의 압력이 설정된 압력이 되도록 제어를 실행한다.
또한, 제어부(Cnt)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64) 및 직류 전원(70)에 제어 신호를 송출하여, 제1 고주파 전원(62)의 고주파 전력의 크기, 제2 고주파 전원(64)의 고주파 전력의 크기, 직류 전원(70)의 직류 전압의 크기를 제어할 수 있다.
플라즈마 처리 장치(10)를 프로세스 모듈(PM1) 및 프로세스 모듈(PM2)로서 갖는 처리 시스템(100)에 의하면, 공정 ST1을 프로세스 모듈(PM1)에 의해 실행하고, 이어서 진공 환경하에 있어서, 즉, 트랜스퍼 챔버(110)를 통해 프로세스 모듈(PM2)에 웨이퍼(W)를 반송하고, 그 프로세스 모듈(PM2)에 의해 공정 ST2를 실행할 수 있다. 또, 플라즈마 처리 장치가, 배치대(PD)를 상부 전극(30)에 대하여 연직 방향으로 상대적으로 이동시키는 구동 장치를 갖고 있는 경우에는, 처리 시스템(100)에 상관없이, 하나의 플라즈마 처리 장치를 이용하여 방법 MT를 실시하는 것이 가능하다.
이하, 방법 MT에 관해 더욱 상세히 설명한다. 도 7은, 용량 결합형 플라즈마 처리 장치를 이용한 경우의 애스펙트비와 플루오로카본계 가스의 플라즈마의 이온 및 라디칼의 플럭스의 관계를 나타내는 그래프이다. 도 7에 나타내는 그래프는, 계산 시뮬레이션에 의해 취득된 데이터로부터 작성된 것이다. 도 7의 그래프의 횡축은, 홀의 애스펙트비를 나타내고 있고, 종축은, 홀의 바닥에서의 이온 또는 라디칼의 플럭스를, 하드마스크의 표면에서의 이온 또는 라디칼의 플럭스로 나눈 값을 나타내고 있다.
도 7에 나타낸 바와 같이, 용량 결합형의 플라즈마 처리 장치에 있어서는, 홀의 애스펙트비가 낮더라도, 라디칼은 홀의 심부에 도달하지 않게 된다. 또한, 홀을 구획하는 측벽면에 대한 흡착 확률이 작은 저차의 라디칼은, 고차의 라디칼에 비해 홀의 심부까지 도달할 수 있다. 즉, 도 8의 (a)에 나타낸 바와 같이, 고차의 라디칼(도면 중 원으로 둘러싸인 「a」로 나타내고 있음)은, 홀(HL)을 구획하는 하드마스크(HM)의 측벽면 또는 실리콘 산화막(OX)의 측벽면의 상부에 흡착하고, 홀(HL)의 심부에 도달하지 않는다. 한편, 저차의 라디칼(도면 중 원으로 둘러싸인 「b」로 나타내고 있음)은, 비교적 깊은 곳까지 홀(HL)의 내부에 진입할 수 있다.
한편, 도 7에 나타낸 바와 같이, 이온은, 애스펙트비가 40 이하인 홀이라면 그 심부까지 도달한다. 그러나, 애스펙트비가 40을 넘으면, 홀의 심부까지 도달하는 이온의 양이 감소한다. 또한, 고주파 바이어스 전력의 전압, 즉 LF Vpp가 클수록 홀의 심부까지 도달하는 이온의 양이 많아진다. 이것은, LF Vpp가 클수록 이온의 에너지가 커지고, 연직 방향에 대한 이온의 입사 각도(도 8의 (b)에 나타내는 각도θ)의 분포가 작아지기 때문이다.
따라서, 이온의 에너지를 증가시키고 이온의 플럭스를 증가시킴으로써, 50 이상의 높은 애스펙트비의 홀을 웨이퍼(W)에 형성하는 것이 가능하다고 생각된다. 그러나, 하드마스크(HM)의 에칭률은, 이온의 에너지와 이온의 플럭스에 따라서 증가한다. 따라서, 이온의 에너지와 이온의 플럭스의 쌍방을 증가시키면, 하드마스크(HM)의 에칭률이 높아진다. 즉, 하드마스크(HM)의 에칭에 대한 실리콘 산화막(OX)의 에칭의 선택비가 저하된다. 한편, 실리콘 산화막(OX)의 에칭률은, 주로 이온 에너지에 따라서 증가한다. 따라서, 하드마스크(HM)의 에칭을 억제하면서, 50 이상의 높은 애스펙트비의 홀을 웨이퍼(W)에 형성하기 위해서는, 이온의 에너지를 높이고 이온 플럭스를 감소시킬 필요가 있다.
이온의 에너지를 높이고 이온 플럭스를 감소시키는 방법으로는, 플라즈마 생성용의 고주파 바이어스 전력을 작게 하는 방법, 및, 배치대와 상부 전극 사이의 거리를 크게 하는 방법이 고려된다. 도 9는, 제1 고주파 전원의 고주파 전력, 즉, HF Power에 따른 플라즈마의 특성의 변화, 및, 배치대와 상부 전극 사이의 거리에 따른 플라즈마의 특성의 변화를 나타내는 그래프를 나타내고 있다.
구체적으로, 도 9의 (a)에는, HF Power(횡축)와, 제1 고주파 전원(62)에 의해 발생되는 고주파 전력에 기초하는 고주파 전압(HF Vpp), 제2 고주파 전원(64)에 의해 발생된 고주파 바이어스 전력에 기초하는 고주파 전압(LF Vpp), 및 상부 전극(30)으로부터 직류 전원(70)에 유입되는 전류 DCI의 각각과의 관계가 나타나 있다. 전류 DCI는 이온 플럭스를 반영한다. 즉, 이온 플럭스가 많을수록 DCI는 커진다. 또한, 도 9의 (b)에는, HF Power(횡축)와, CF2 라디칼(CF2 *)의 발광 강도, CF 라디칼(CF*)의 발광 강도, 및 불소 라디칼(F*)의 발광 강도의 각각과의 관계가 나타나 있다. 도 9의 (b)의 각 라디칼의 발광 강도는, 발광 분광 계측(OES)에 의해 취득된 것이다. 도 9의 (b)의 종축의 발광 강도는, HF Power가 2000 W일 때에 계측된 발광 강도로 규격화한 발광 강도이다.
도 9의 (c)에는, 배치대(PD)(정전척(ESC)의 상면)와 상부 전극(30) 사이의 거리(횡축 : Gap)와, 고주파 전압 HF Vpp, 고주파 전압 LF Vpp 및 전류 DCI의 각각과의 관계가 나타나 있다. 또한, 도 9의 (d)에는, 배치대(PD)(정전척(ESC)의 상면)와 상부 전극(30) 사이의 거리(횡축 : Gap)와, CF2 라디칼(CF2 *)의 발광 강도, CF 라디칼(CF*)의 발광 강도, 및 불소 라디칼(F*)의 발광 강도의 각각과의 관계가 나타나 있다. 도 9의 (d)의 각 발광 강도는, 발광 분광 계측(OES)에 의해 취득된 것이다. 도 9의 (d)의 종축의 발광 강도는, 거리(Gap)가 40 mm일 때에 계측된 발광 강도로 규격화한 발광 강도이다.
도 9의 (a)에 나타낸 바와 같이, 고주파 전력 HF Power를 감소시키면, 고주파 전압 LF Vpp가 커지는 것, 즉 이온의 에너지가 커지는 것이 확인된다. 또한, 고주파 전력 HF Power를 감소시키면, 전류 DCI가 작아지는 것, 즉, 이온 플럭스가 적어지는 것이 확인된다. 그러나, 도 9의 (a)에 나타낸 바와 같이, 고주파 전력 HF Power를 감소시키면, 고주파 전압 HF Vpp이 감소하여 처리 공간(S) 내의 전자 온도가 변화한다. 그 결과, 도 9의 (b)에 나타낸 바와 같이, CF2 라디칼과 같은 고차의 라디칼이 증가하고, 불소 라디칼과 같은 저차의 라디칼이 감소한다. 고차의 라디칼은 분자량이 크기 때문에 부착 계수가 높고, 홀(HL)의 내부까지 도달할 때까지 소비되어 버린다. 따라서, 고차의 라디칼의 증가는 CF(플루오로카본) 퇴적물에 의한 홀 내부의 측벽 보호의 효과를 약하게 하여, 결과적으로 보잉의 악화로 이어진다. 따라서, 고주파 전력 HF Power를 감소시킴으로써, 홀(HL)의 애스펙트비를 높이는 것은 가능하지만, 하드마스크(HM)의 바로 아래에 있어서 보잉이 발생하게 된다.
한편, 도 9의 (c)에 나타낸 바와 같이, 배치대(PD)와 상부 전극(30) 사이의 거리(Gap)를 증가시키면, 고주파 전압 HF Vpp의 변화를 억제하면서, 고주파 전압 LF Vpp을 증가시키고, 전류 DCI를 감소시킬 수 있다. 보다 구체적으로는, 거리(Gap)를 50 mm 이상으로 함으로써, 5000 V를 넘는 LF Vpp를 얻을 수 있고, 1A보다 작은 DCI를 얻을 수 있다. 따라서, 거리(Gap)를 50 mm 이상으로 함으로써, 이온의 에너지를 높이고 이온의 플럭스를 적게 할 수 있다. 또한, 도 9의 (d)에 나타낸 바와 같이, 거리(Gap)를 50 mm 이상으로 함으로써, 고차의 라디칼을 감소시키고, 저차의 라디칼을 증가시키는 것이 가능해진다. 저차의 라디칼은 분자량이 작기 때문에 부착 계수가 낮고, 홀(HL)의 내부까지 도달할 수 있기 때문에, 저차의 라디칼의 증가는 CF 퇴적물에 의한 홀 내부의 측벽 보호의 효과는 홀 바닥부까지 미쳐, 결과적으로 보잉의 억제가 가능해진다. 따라서, 상부 전극(30)과 배치대(PD) 사이의 거리(Gap)를 50 mm 이상으로 함으로써, 하드마스크(HM)의 에칭에 대한 실리콘 산화막(OX)의 에칭의 선택비의 저하를 억제하면서, 50 이상의 애스펙트비의 홀을 형성하는 것이 가능해지고, 보잉의 발생을 억제하는 것이 가능해진다.
방법 MT는, 이상 설명한 원리에 기초하는 것이며, 애스펙트비가 작은 홀(HL)을 형성하고 있는 기간에는, 이온과 라디칼의 쌍방에 의해 실리콘 산화막(OX)의 에칭을 행하여 에칭률을 높인다. 즉, 홀의 애스펙트비가 40 이하인 기간에는, 공정 ST1에 의해 실리콘 산화막(OX)의 에칭이 행해진다. 예컨대, 웨이퍼(W)의 직경이 300 mm인 경우에는, 공정 ST1에 있어서, 배치대, 즉 정전척의 표면과 상부 전극 사이의 거리는 30 mm로 설정된다. 계속되는 공정 ST2에서는, 배치대와 상부 전극 사이의 거리가, 공정 ST1에서의 배치대와 상부 전극의 거리보다 5/3배 이상의 거리로 설정되어, 실리콘 산화막(OX)이 에칭된다. 예컨대, 웨이퍼(W)의 직경이 300 mm인 경우에는, 공정 ST2에서는, 배치대와 상부 전극의 거리는 50 mm 이상으로 설정된다. 이에 따라, 50 이상의 애스펙트비의 홀(HL)을, 하드마스크(HM)의 에칭에 대한 실리콘 산화막(OX)의 에칭의 선택비의 저하를 억제하면서 형성하는 것이 가능해진다. 또한, 보잉의 발생을 억제하는 것이 가능해진다. 또, 전술한 바와 같이, 공정 ST1의 배치대와 상부 전극의 거리에 대한 공정 ST2의 배치대와 상부 전극 사이의 거리의 비는 5/3배 이상이지만, 공정 ST2의 배치대와 상부 전극 사이의 거리의 하한치는 50 mm에 한정되는 것은 아니며, 예컨대 웨이퍼(W)의 직경에 따라서 적절하게 설정될 수 있다.
또한, 방법 MT에서는, 공정 ST1 및 공정 ST2에 걸친 기간에 있어서, 가스종을 변경하지 않고 플라즈마가 생성된다. 즉, 방법 MT에서는, 공정 ST1 및 공정 ST2에 걸친 기간에 있어서, 실리콘 함유 가스를 이용하여 웨이퍼(W)의 표면에 보호막을 형성하는 처리를 행하지 않고 홀(HL)을 형성할 수 있다. 따라서, 보호막에 의한 하드마스크(HM)의 개구의 폐색을 억제하는 것이 가능하다.
10 : 플라즈마 처리 장치, 12 : 처리 용기, 22 : 직류 전원, 30 : 상부 전극, 34 : 전극판, 62 : 제1 고주파 전원, 64 : 제2 고주파 전원, 70 : 직류 전원, PD : 배치대, ESC : 정전척, LE : 하부 전극, 100 : 처리 시스템, 110 : 트랜스퍼 챔버, PM1, PM2 : 프로세스 모듈, W : 웨이퍼, HM : 하드마스크, OX : 실리콘 산화막, HL : 홀.

Claims (8)

  1. 기판 상에 형성된 실리콘 산화막의 에칭 방법으로서,
    상기 실리콘 산화막 상에 하드마스크를 형성하는 단계;
    상기 실리콘 산화막의 표면이 노출되도록 상기 하드마스크에 개구를 형성하기 위해 상기 하드마스크를 에칭하는 단계;
    용량 결합형의 플라즈마 처리 장치의 처리 용기 - 상기 용량 결합형의 플라즈마 처리 장치의 처리 용기는, 하부 전극을 구성하는 배치대와 상기 하부 전극으로부터 미리결정된 거리만큼 이격된 상부 전극을 포함함 - 내에서 상기 개구를 갖는 하드마스크 및 상기 실리콘 산화막이 형성된 기판을 플루오로카본계의 가스의 플라즈마에 노출시켜, 상기 실리콘 산화막 내에 홀을 형성하기 위해 상기 하드마스크의 개구를 통해 상기 실리콘 산화막을 에칭하는 단계;
    상기 하부 전극과 상기 상부 전극 사이의 거리가 상기 미리결정된 거리의 적어도 5/3이 되도록, 상기 하부 전극과 상기 상부 전극 사이의 상기 미리결정된 거리를 변경하는 단계;
    상기 배치대와 상기 상부 전극 사이의 거리를 상기 미리결정된 거리의 적어도 5/3으로 하여, 상기 실리콘 산화막과 상기 하드마스크 사이의 선택비 저하 및 보잉(bowing) 발생을 억제하면서 상기 홀의 애스펙트비가 50 이상이 될 때까지 상기 홀을 통해 상기 실리콘 산화막을 더 에칭하기 위해, 상기 실리콘 산화막 내의 상기 홀을 갖도록 형성된 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 더 노출시키는 단계 - 상기 홀의 애스펙트비는 상기 홀의 폭으로 나눈 상기 홀의 깊이로서 규정됨 - 를 포함하는, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  2. 제1항에 있어서, 상기 변경하는 단계 후의 상기 배치대와 상기 상부 전극 사이의 거리는 50 mm 이상인 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  3. 제2항에 있어서, 상기 기판을 상기 플라즈마에 더 노출시키는 단계에서의 상기 배치대와 상기 상부 전극 사이의 거리는, CF2 라디칼들을 포함하는 고차의 라디칼들을 감소시키고 상기 고차의 라디칼들 중 하나보다 낮은 부착 계수를 갖는 불소 라디칼들을 포함하는 저차의 라디칼들을 증가시키기 위해 50 mm 이상이 되도록 설정되고, 이에 의해 상기 저차의 라디칼들에 의해 생성된 플루오로카본 퇴적물에 의한 상기 홀 내의 측벽 보호 효과가 상기 홀의 바닥부까지 연장되어, 상기 하드마스크 아래에서 보잉 발생을 억제하는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  4. 제1항에 있어서, 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 노출시키는 단계는, 상기 실리콘 산화막 내에 40 이하의 애스펙트비를 갖는 공간이 형성될 때까지 수행되는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  5. 제1항에 있어서, 상기 처리 용기 내로 공급되는 가스의 가스종은, 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 노출시키는 단계로부터 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 더 노출시키는 단계까지의 기간 동안 변경되지 않는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  6. 제1항에 있어서, 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 노출시키는 단계로부터 상기 기판을 상기 플루오로카본계의 가스의 플라즈마에 더 노출시키는 단계까지의 기간 동안, 상기 처리 용기 내로 실리콘 함유 가스가 공급되지 않는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  7. 제1항에 있어서, 상기 기판을 상기 플라즈마에 더 노출시키는 단계는, 제1 고주파(radio frequency) 전원에 의해 발생된 고주파 전력에 기초한 고주파 전압의 변화를 억제하면서 제2 고주파 전원에 의해 발생된 고주파 바이어스 전력에 기초한 고주파 전압이 증가되고 상기 상부 전극으로부터 유입되는 전류가 감소되는 조건에서 수행되는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
  8. 제1항에 있어서, 상기 기판을 상기 플라즈마에 더 노출시키는 단계는, 제2 고주파 전원에 의해 발생된 고주파 바이어스 전력에 기초한 고주파 전압이 증가되고 상기 상부 전극으로부터 유입된 전류가 감소되는 조건에서 수행되는 것인, 기판 상에 형성된 실리콘 산화막의 에칭 방법.
KR1020140157914A 2013-12-13 2014-11-13 에칭 방법 KR102307417B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013258327A JP6230898B2 (ja) 2013-12-13 2013-12-13 エッチング方法
JPJP-P-2013-258327 2013-12-13

Publications (2)

Publication Number Publication Date
KR20150069514A KR20150069514A (ko) 2015-06-23
KR102307417B1 true KR102307417B1 (ko) 2021-09-29

Family

ID=53369373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157914A KR102307417B1 (ko) 2013-12-13 2014-11-13 에칭 방법

Country Status (4)

Country Link
US (1) US9390935B2 (ko)
JP (1) JP6230898B2 (ko)
KR (1) KR102307417B1 (ko)
CN (1) CN104716025B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
US10684407B2 (en) 2017-10-30 2020-06-16 Facebook Technologies, Llc Reactivity enhancement in ion beam etcher
US10502958B2 (en) * 2017-10-30 2019-12-10 Facebook Technologies, Llc H2-assisted slanted etching of high refractive index material
US11137536B2 (en) 2018-07-26 2021-10-05 Facebook Technologies, Llc Bragg-like gratings on high refractive index material
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
CN112530873B (zh) * 2019-09-18 2023-09-26 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备
JP7386683B2 (ja) 2019-12-02 2023-11-27 東京エレクトロン株式会社 プラズマ処理装置及び電極消耗量測定方法
US11226446B2 (en) 2020-05-06 2022-01-18 Facebook Technologies, Llc Hydrogen/nitrogen doping and chemically assisted etching of high refractive index gratings

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595069B1 (ko) * 2001-06-15 2006-06-30 동경 엘렉트론 주식회사 드라이 에칭 방법
KR100757652B1 (ko) * 2000-09-29 2007-09-10 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
JP2010267670A (ja) 2009-05-12 2010-11-25 Hitachi High-Technologies Corp プラズマ処理方法
JP2012204367A (ja) 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268886A (ja) * 1988-04-18 1989-10-26 Fujitsu Ltd プラズマドライエッチング方法
JPH04100230A (ja) * 1990-08-20 1992-04-02 Seiko Epson Corp 半導体装置の製造方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
JP2011192664A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
KR102170144B1 (ko) * 2013-08-23 2020-10-27 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757652B1 (ko) * 2000-09-29 2007-09-10 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
KR100595069B1 (ko) * 2001-06-15 2006-06-30 동경 엘렉트론 주식회사 드라이 에칭 방법
JP2010267670A (ja) 2009-05-12 2010-11-25 Hitachi High-Technologies Corp プラズマ処理方法
JP2012204367A (ja) 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
JP2015115541A (ja) 2015-06-22
US9390935B2 (en) 2016-07-12
JP6230898B2 (ja) 2017-11-15
US20150170932A1 (en) 2015-06-18
KR20150069514A (ko) 2015-06-23
CN104716025A (zh) 2015-06-17
CN104716025B (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
KR102307417B1 (ko) 에칭 방법
KR102426264B1 (ko) 에칭 방법
KR102356211B1 (ko) 에칭 방법
US9449838B2 (en) Semiconductor device manufacturing method
JP6423643B2 (ja) 多層膜をエッチングする方法
KR102260339B1 (ko) 반도체 장치의 제조 방법
US9337056B2 (en) Semiconductor device manufacturing method
KR102482619B1 (ko) 에칭 방법
US20070186952A1 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
KR102175860B1 (ko) 실리콘 산화막을 에칭하는 방법
JP6454492B2 (ja) 多層膜をエッチングする方法
US10192750B2 (en) Plasma processing method
US9418863B2 (en) Method for etching etching target layer
KR102505154B1 (ko) 에칭 방법
KR102170584B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102208931B1 (ko) 에칭 방법
JP2017084938A (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant