CN100556010C - 用于数字传输系统的紧凑电磁耦合器 - Google Patents

用于数字传输系统的紧凑电磁耦合器 Download PDF

Info

Publication number
CN100556010C
CN100556010C CNB2003101215892A CN200310121589A CN100556010C CN 100556010 C CN100556010 C CN 100556010C CN B2003101215892 A CNB2003101215892 A CN B2003101215892A CN 200310121589 A CN200310121589 A CN 200310121589A CN 100556010 C CN100556010 C CN 100556010C
Authority
CN
China
Prior art keywords
transmission structure
coupler
coupled
conductive trace
geometry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101215892A
Other languages
English (en)
Other versions
CN1574799A (zh
Inventor
约翰·R·贝纳姆
约翰·L·克里奇洛
亮·陶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1574799A publication Critical patent/CN1574799A/zh
Application granted granted Critical
Publication of CN100556010C publication Critical patent/CN100556010C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Structure Of Printed Boards (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Waveguides (AREA)

Abstract

本发明描述了一种用于数字传输系统的紧凑电磁耦合器。在一个实施例中，该装置包括第一传输线结构，该传输结构包括具有几何形状的部分。第二传输结构，具有所述几何形状，并且位置贴近所述第一传输结构的具有所述几何形状的部分以与所述第一传输结构的所述部分形成紧凑电磁耦合器，电磁耦合器的几何形状使得能够放置在标准卡连接器的覆盖区域内。这样形成的紧凑电磁耦合器使得沿着所述第一传输结构传输的信号的逻辑状态和时序能够被重建。

Description

用于数字传输系统的紧凑电磁耦合器
技术领域
本发明的一个或多个实施例一般地涉及电磁耦合设备领域。更具体地，本发明的一个或多个实施例涉及用于数字传输系统的紧凑电磁耦合器。
背景技术
计算机系统内的设备之间的通信一般使用一个或多个互连设备的总线来执行。这些总线可以是耦合两个设备的专用总线或者是被许多单元或设备(例如，总线代理)多路复用的非专用总线。而且，计算机系统内的总线可以专门传送特定路径的信息。例如，由加利福尼亚州圣克拉拉的英特尔公司开发的X86微处理器体系结构包括具有分别用于传送数据、地址和控制信号的地址、数据和控制总线的三个总线系统。
大量的研究和系统体系结构设计致力于增加计算机系统内的数据吞吐量。许多年来，连接数字系统的流行的方法是多引出线(multi-drop)总线。在多引出线总线中，几个模块，通常是多个PC板，通过配线短截线(wiring stub)中的收发机连接到总线。在时间上任意给定的点，一个模块被授权传输，而其他模块监听。从理论的观点看，因为多引出线总线构造允许任何模块与其他任何模块通信，所以该构造是便利的。
不幸的是，由于短截线严重限制了总线可以工作的带宽，所以多引出线总线目前很少在高性能数字系统中使用。换句话说，在工作在高频时钟率的高性能系统内，沿着总线的信号由于各短截线连接的存在而持续劣化。结果，当工作在高频率时，传输线反射和随之而来的符号间干扰经常发生。因此，为了避免多引出线总线中固有的限制，高性能数字系统一般利用任一个对于设备的点对点连接。
结果，可以附接到高性能数字系统的系统卡的数目急剧下降并且通常限于只有一个卡的附接，例如存储器卡。本领域技术人员一般将附接卡(attachment card)称为子卡(daughter card)。换句话说，当前的系统不能提供连接以将可用的子卡插入到日益高速的母板内存总线而不损害系统性能。结果，在传统的系统内提供子卡要求对于每个附接的子卡的点对点连接，所述子卡包括例如存储器卡、I/O卡、视频卡等等。
发明内容
根据本发明的第一个方面，提供了一种装置，包括第一传输结构，包括具有几何形状的部分；和第二传输结构，具有所述几何形状，并且位置贴近所述第一传输结构的具有所述几何形状的所述部分以与所述第一传输结构的所述部分形成电磁耦合器，所述电磁耦合器的几何形状使得能够放置在标准卡连接器的覆盖区域内。
根据本发明的另一个方面，提供了一种装置，包括电路板；在所述电路板上的第一导电迹线，所述导电迹线包括具有几何形状的部分；和第二导电迹线，具有所述几何形状并且位于所述电路板上贴近所述第一导电迹线的所述部分，用以与所述第一导电迹线的所述部分形成电磁耦合器，所述电磁耦合器的几何形状使得能够放置在标准卡连接器的覆盖区域内。
根据本发明的另一个方面，提供了一种系统，包括第一传输结构，包括具有几何形状的部分；第二传输结构，具有所述几何形状，并且位置贴近所述第一传输结构的所述部分以与所述第一传输结构形成电磁耦合器，所述电磁耦合器的几何形状使得能够放置在标准卡连接器的覆盖区域内；卡连接器，被耦合到所述第二传输结构的至少一个焊盘以接收重建的信号；和存储器卡，被耦合到所述卡连接器。
附图说明
在附图中，本发明的各种实施例通过示例而非限制的方式来图示，其中：
图1A是图示了本领域公知的传统微带的结构图。
图1B是图示了本领域公知的传统带状线的结构图。
图2A和图2B描述图示了根据本发明的一个实施例的弯曲线耦合器的结构图。
图3A和图3B是图示了根据本发明的另一个实施例的差分信号弯曲线耦合器的结构图。
图4根据本发明的另一个实施例描述了平行差分信号弯曲线耦合器构成的一个实施例。
图5是图示了根据本发明的一个实施例的形成差分弯曲线耦合器的简图。
图6是图示了根据本发明的一个实施例的制造相邻弯曲线耦合器的简图。
图7是图示了根据本发明的另一个实施例端接的多引出线内的弯曲线耦合器的结构图。
图8是图示了根据本发明的一个实施例包括弯曲线耦合器的计算机系统。
具体实施方式
用于数字传输系统的紧凑电磁耦合器将被描述。在一个实施例中，紧凑电磁耦合器包括第一传输结构，该结构包括具有几何形状的部分。具有该几何形状的第二传输结构的位置与具有该几何形状的第一传输线结构贴近，以与第一传输线结构形成电磁耦合器以使沿着第一传输结构传输的信号能够被重建。
在下面的描述中，为了提供更透彻的理解，给出了诸如逻辑实现、信号和总线的大小和名称、系统元件的类型和相互关系以及逻辑划分/集成选择的许多特定细节。但是，本领域的技术人员应该意识到，不需要这些特定的细节也可以实现本发明。在其他情况下，为了不使本发明模糊，控制结构和门电平电路未详细示出。本领域的普通技术人员，根据所包括的说明，将能够实现合适的逻辑电路，而不需要过多的实验。
电磁耦合设备使能量能够通过相互作用的电场和磁场在系统的元件之间传送。这些相互作用使用耦合系数来量化。电容耦合系数(KC)是单位长度耦合电容(CM)与两个耦合线的单位长度电容的几何平均(CL)的比值。类似的，电感耦合系数(KL)是单位长度互感(LM)与两个耦合线的单位长度电感的几何平均(LL)的比值。
如本领域技术人员所知的，任何平行耦合的传输线对会产生反向的行波，本领域的技术人员经常将其称为串扰(crosstalk)。换句话说，串扰是可以干扰或不干扰另一个信号的来自一个信号的信息传送。
表1
  K<sub>C</sub>电容耦合系数   K<sub>L</sub>电感耦合系数   脉冲V<sub>out</sub>(峰值)(伏)   脉冲宽度(V<sub>out</sub>/2)(秒)   电压与时间乘积(伏秒)   方向性(V<sub>near</sub>/V<sub>far</sub>)
  0.093522   0.178   0.1165   9.68E-11   1.09E-11   2.08
图1是图示了本领域公知的直线边缘耦合微带100的结构图。该结构100的耦合脉冲的宽度由耦合器的长度与线长度(A-B)110的传播速度的比值的两倍给出。耦合微带线宽度(W)是1英寸的千分之五(5密耳)，线间隔离(S)为5密耳，线厚度(T)为2.1密耳、线长度(A-B)为196密耳，介电常数为4.3的电介质130厚度为4密耳。基于这些参数，假定输入激励是周期为2.90秒，上升时间为0.1纳秒的1伏的脉冲，则微带100产生如表1提供的脉冲输出数据。
表2
  K<sub>C</sub>电容耦合系数   K<sub>L</sub>电感耦合系数   脉冲V<sub>out</sub>(峰值)(伏)   脉冲宽度(V<sub>out</sub>/2)(秒)   电压与时间乘积(伏秒)   方向性(V<sub>near</sub>/V<sub>far</sub>)
  0.198838   0.183626   0.2114   1.41e-10   2.57E-11   6.67
通过比较，如果图1A的传输结构在非对称带状线系统150(图1B)中实现，其中，带状线电介质厚度182为4.3密耳，电介质厚度172为36密耳加上4.3密耳(＝40.3密耳)，所有其他尺度与前面的传输结构相同，则可获得如表2中提供的性能结果。如这里所描述的，在计算机系统点之间传送数据的各种构造被称为传输结构，这里所描述的包括微带、带状线、镜像线、细线(thin line)、反转微带(inverted microstrip)、槽线、陷波反转微带线(trap inverted microstrip)、共面波导(CPW)、共面带(CPS)、带状线等等。
如表1所示，图1A的微带100提供了有益的耦合系数(KC)。不幸的是，输出脉冲宽度被其物理长度和微带传输结构100中所获得的低效介电常数大大限制。与此对比，等价的带状线传输结构提供了如表2所示的更大的耦合系数、更大的脉冲宽度和更好的方向性。不幸的是，传统的带状线传输结构要求使用内部金属，这与四层印刷电路板层叠不兼容。
因此，本发明的一个实施例提供了在信号传输方案中使用的电磁耦合器，以在多个设备之间以数字数据的形式传送能量，同时最小化由耦合能量传送产生的传输线反射和随之而来的符号间干扰。根据例如参照图2A和2B所描述的一个实施例，本发明的一个实施例描述了弯曲线耦合器，使得沿着信号线传输的数据信号能够重建。
以前的方法已经讨论了使用蛇形带状线结构固有的折叠作为使四分之一波长方向性耦合器适合更小的物理长度的一种方法的可能性。不幸的是，现有技术未能认明弯曲线传输结构的性能中的限制，尤其是当输入信号是时域脉冲时。另外，发现以前技术的优选的实现中，传输结构的折叠的物理长度允许相邻弯曲之间的距离(L)252是导体宽度的许多倍，例如参照图2B所示。
在这些条件下，以前的技术认为相邻弯曲段之间很少或者没有耦合，并且传输结构与电长度等于伸直的弯曲曲线的长度的耦合器表现相同。同样的，在这些条件下，以前的技术认为，传输结构的方向性不受折叠的影响。但是，如果尺度252(L)很小，例如，是导体宽度的2到5倍和电介质厚度的2到5倍，则在带状线传输结构的情况下，相邻弯曲段之间会出现明显的耦合。虽然电容耦合系数有益地升高了，但是随之而来的电感耦合系数的降低导致耦合器方向性的显著降低。
此外，当尺度L 252相对较小时，在纵向和横向的方向242(Vl)和240(Vt)上都发生传播，反之，如果(L)252相对较大，则横向模式传送的功率是不显著的(图2B)。但是，如果传输结构将用于群速度是临界的时候的传输数字脉冲，则双重传播模式的存在是重要的。具体地说，为了最小化脉冲失真，必须控制纵向和横向传播模式之间的传播时间差。
因此，传播时间常数可以限定如下：
T(纵向)ABC-T(横向)AC＜＜Tr    (1)
其中T(纵向)ABC是在路径ABC上的纵向模式的传播时间，T(横向)AC是在路径AC上的横向传播模式的传播延迟，Tr是脉冲上升/下降时间。从而，等式(1)中所提供的约束产生对于任何给定的脉冲上升时间，对W250和L 252的尺度的比值上的有效的限制。同样地，为了满足等式(1)，本发明的一个实施例提供了弯曲线耦合器200，如图2A所示。
如图2A所示，在一个实施例中，耦合器200通过将例如图1中所示的传统的传输结构的简单的直线元素替换为弯曲的慢波传输结构来形成。如图所示，端点AB和端点A’B’之间的距离与图1中的直线耦合器中的相同。同样地，与图1中所示的直线耦合器100相同的导体和电介质宽度、厚度和材料被用于形成图2A和2B的弯曲线耦合器200。但是，弯曲线耦合器200的线是折叠的以获得2密耳的蛇形的内半径254，这给出了当前批量生产印刷电路板(PCB)所允许的最紧密的半径。从而，纵向和横向传播延迟之间的偏差(见等式(1))被制约了。
表3
  K<sub>C</sub>电容耦合系数   K<sub>L</sub>电感耦合系数   脉冲V<sub>out</sub>(峰值)(伏)   脉冲宽度(V<sub>out</sub>/2)(秒)   电压与时间乘积(伏秒)   方向性(V<sub>near</sub>/V<sub>far</sub>)
  0.1214   0.117   0.1364   1.15E-10   1.54E-11   15.9
同样地，使用如图2A所示的微带弯曲线耦合器，获得了如表3所示的相比较的性能结果。耦合器的性能数据的比较表明，因为线的弯曲导致耦合器之间的有效互电容的升高，所以耦合器200的弯曲线传输结构的折叠有益地增加了耦合系数KC的值。相应地，因为沿着耦合器长度的相邻的环之间的耦合降低了互感并且有效电容耦合系数被升高了，所以电感耦合系数值KL被降低了。
在一个实施例中，对于表面微带弯曲线耦合器，这种对KC和KL值的均衡的改进对于显著改进传输结构方向性具有有益的效果。当用于耦合信号时，因为在耦合器远端终端中浪费了较少的能量，所以这又引起总线功率效率的提高。另外，如所示的，与具有相同的终端间距离A-B、A’-B’的直线耦合器相比，弯曲线耦合器提供的电压时间乘积有有益的改进。通过提高耦合脉冲的电压时间乘积，弯曲耦合器降低了对相关联的接收机的性能要求。
同样地，图2A图示了弯曲线耦合器200的印刷电路实现。据此，如图2A所示的弯曲线耦合器200包括第一传输结构(信号传输线)210，该结构包括具有几何形状的部分216。在图示的实施例中，几何形状是蛇形或弯曲线几何形状。同样地，在图示的实施例中，第一传输结构210是例如母板信号线，它包括非直线部分216。位置贴近第一传输结构210的部分216的是第二传输结构(耦合线)220，它具有与第一传输结构210相同的几何形状以形成弯曲线耦合器200。
在一个实施例中，第二传输结构220包括在点A和B的焊盘222和224。在一个实施例中，在点A和点B的焊盘被用于连接到例如传统的子卡连接器。因此，利用如图2A所示的弯曲线耦合器200，沿第一传输结构210传输的信号被重建并且提供到子卡或从子卡被提供。换句话说，第二传输结构220的布置与第一传输结构210的所述部分形成了耦合器以使能信号检测。
例如，沿着第一传输结构210的方波脉冲的传输引起沿着第二传输结构220的三角波脉冲的形成，该三角波脉冲具有与沿着第一传输结构210传输的方波脉冲相同的极性。使用在第二传输结构220中产生的各种峰的极性，线210上的逻辑状态转换的时序和方向可以被确定。从而，使用所检测的峰的时序和极性，沿着第一传输结构210传输的信号可以被重建。一旦被重建，信号可以通过连接器被提供给附接的设备，例如子卡。
此外，在所述的实施例中，子卡到第二传输结构(耦合线)220的焊盘的连接不向第一传输结构210引入电气寄生，它可以是例如主总线线路信号。通过将子卡耦合到第二传输结构220的焊盘，任何由连接针引入的电气干扰都被局部化到子卡信号，对整个总线的信号完整性性能的影响较小。在一个实施例中，如图2A和图2B所示的弯曲线耦合器200可以在差分信号线内被利用。
如本领域的技术人员所知，差分信号传输是指可以通过以信号驱动一个导体，并且以所述信号的逻辑补驱动第二导体，在一对导体上差分地发送二进制信号的技术。不幸的是，差分信号传输要求比单端信号传输更多的针和线。但是，作为对增加的针数的回报，差分信号提供了若干优点，例如通过使得若干噪声源对于差分接收机看起来就像共模噪声来消除它们的能力、提供了给出两倍的噪声容限的信号摆幅、提供了本质上是恒定直流(DC)值的回流以及降低了自身引入的电源噪声。
因此，图3A和3B示出了差分弯曲线耦合器300，它包括沿着耦合线(第二传输结构)340(A-B)和310(AA-BB)的总线信号线(第一传输结构)330(A’-B’)和320(AA’-BB’)。例如，在实现多点(multipoint)总线实施例中，线320和线330形成母板总线线路的一部分，并且串连到信号线上的其他耦合器。此外，耦合的线310和耦合的线340可以通过在焊盘312、314、342和344的孔连接器被连接到子卡。可选地，焊盘312、314、342和344可以被改造以允许使用表面安装连接器来提供对子卡的连接。
换句话说，与图2A相比，图3A和图3B包括作为差分信号线的第一传输结构(320和330)。沿着差分信号线提供了具有几何形状的部分。在具有几何形状的部分内，差分信号线根据它们的蛇形或弯曲线几何形状而彼此成镜像。类似地，第二传输结构包括形成于第一传输结构的成镜像的部分的外部的耦合线(310和340)。同样地，这里描述的蛇形或弯曲线耦合器通过提供耦合线作为第二传输结构(310和340)，以使沿着差分信号线传输的差分信号的逻辑状态和时序能够被重建，可以适于检测沿着差分总线信号线传输的信号。
假定PCB制造工艺在线宽度和线间隔上施加了5密耳/5密耳的限制，如图3A所示的差分弯曲线耦合器300的制造可以被进行。在一个实施例中，当尺寸适合放入与单个针行被去除的100密耳×100密耳的连接器引脚网格相兼容的196密耳×90密耳(5mm×2mm)的覆盖区域(footprint)的时候，类似于图2A所示的耦合器200的弯曲线耦合器可以由五个弯曲段形成，而图2所示的为三个。
在一个实施例中，可以提供差分弯曲线耦合器或者用于单总线线路的弯曲线耦合器的实现，同时在从耦合器获得的所需的方向性性能中允许某个宽容度。在一个实施例中，如果耦合器被设计为提供在总线信号接口提供低反射系数，则从弯曲线耦合器获得好的方向性性能对于成功的总线操作不是必须的。例如，导体宽度随着它们伸出点334(A’)、点324(AA’)、点332(B’)和点BB’(322)而稍微增加。
在一个实施例中，当考虑了由于耦合的导体310和340引入的附加的负载时，进行导体宽度的增加，以便沿着长度320和330的导体的阻抗与上述的点上的阻抗相匹配。在另一个实施例中，可能放宽这些导体阻抗匹配的容差，并且使用以高方向性设计的耦合器传输结构以最小化增加的反射对在被耦合的负载端口看到的波形的影响的程度。
图3B图示了图3A所示的差分弯曲线耦合器300的实现的一个实施例。在所图示的实施例中，提供了以英寸为单位的各种尺寸构造，使得基于所图示的弯曲线耦合器的构造，弯曲线耦合器具有覆盖区域以使得能够与诸如在用于存储器模块的双倍数据速率(DDR)或RIMM的标准卡连接器的覆盖区域下的子卡耦合。
在一个实施例中，参照图3A所描述的差分弯曲线耦合器可以与另外的差分弯曲线耦合器并行形成；例如，如参照图4所描述的，包括成对的导体段360、370、380和390。如图3A所示，在成对导体段310和320以及330和340中的对称性被用于最小化包括差分对的导体之间的传播偏斜时间(skew time)，并且允许总线信号线320和330相邻放置并较好地耦合以降低线间串扰和辐射的可能性。
此外，如参照图4所描述的，由到达点C’的信号引入的电流(IS)352导致依照楞次定律的耦合电流354(IC)与电流IS方向相反，并且由电感串扰系数缩放。因此，与线370和线380被安排在耦合线360和390的外面的弯曲线结构相比，对位于点AA和点AB的导体的最后得到的磁场耦合以因子(1-KL)被降低。按照类似的考虑，电场耦合以因子1-KC被降低。同样地，在一个实施例中，图3A、图3B和图4中所示的该差分传输结构因此被认为好于其他可能的构造。
图5图示了根据本发明的一个实施例的制造差分弯曲线耦合器400的实施例。如图所示的，如图3A和图3B所示的差分弯曲线耦合器300在电介质420上被制造。电介质包括接地层410。在一个实施例中，耦合器400的各种传输结构被制造在电介质420上，例如通过如铜迹线的线路的制造。换句话说，通常沿着母板形成为直线迹线的差分信号线320和330被替换为具有蛇形或弯曲线几何形状的部分。
在一个实施例中，贴近这些弯曲线几何形状形成如耦合线310和340的导电迹线，包括在它们的近端或远端部分的焊盘。一旦耦合器400的传输结构形成于电介质420上，则电介质420可以涂上阻焊膜430的保护层。在一个实施例中，阻焊膜430包括环氧树脂或类似的材料，并且可以具有0.2密耳到4密耳之间的厚度。在一个实施例中，耦合器400的设计由阻焊膜430改进。另外，在另一个实施例中，如图5所示，也有可能增加另外的丝网屏蔽贴花补片(silk screened applique patch)440的材料以加强耦合器400内的耦合。
在一个实施例中，用于形成补片440的材料包括合适的电介质，例如环氧树脂，或者可以是合成材料，例如加入铁氧体粉末的环氧树脂或者加入二氧化钛或其他用于增强耦合器区域的介电常数和导磁率的类似材料的环氧树脂。在一个实施例中，厚度例如为0.7毫米，介电常数(ER)＝3.8的环氧树脂贴花补片使电容耦合系数增加大约百分之十七。
图6图示了使用例如通孔连接器针场(pin field)的具有蛇形或弯曲线几何形状的耦合器的传输结构的布局布置。传输结构的布置与通孔连接器针场成斜线方向而不是垂直方向进行。通过减少一些连接器针场来允许传输结构适合在卡连接器的覆盖区域的下面，以便于斜线布置。但是，在如图6所描述的设计中，可能需要进一步的修改以平衡耦合导体的连接器长度。同样地，利用图6中所描述的实施例，可以类似地利用表面安装连接器，而具有相关联的电气寄生现象的有益的降低。
图7图示了另一个多引出线实现，其中耦合方案所需的导体针的数目降低了。如图所示的，耦合器顺序排列并且沿着信号线串连。尽管多个负载被放置在信号线上，但是利用这里所描述的弯曲线耦合器来执行耦合器对在信号线上传输的信号的解译，而不破坏信号。在前面描述的实施例中，耦合线310和340的远端(点312、322、332和342)(图3)以及耦合线310和340的近端点(点314、324、334和344)都例如通过连接器或焊盘被连接到子卡。结果，由耦合器产生的远端电压以终端网络或者放置在子卡上的电阻来端接。
与此对比，在图7中所示的实施例中，每组耦合器的远端电压与例如安装在母板560上的电阻端接。在一个实施例中，终端电阻570以由子卡提供的逻辑基准电压为基准。结果，耦合到子卡所需的针的数目降低几乎二分之一，并且允许空闲的针用于其他用途，例如电源或地分配。
换句话说，如参考图7所示的，包括具有预定的蛇形或弯曲线几何形状的传输结构的耦合器使用例如表面安装电阻终端来端接，所述电阻可以被端接到地或者合适的基准电压。同样地，在所示的实施例中，8位总线包括沿着同一总线信号线的根据本发明实施例的各种弯曲线耦合器，同时最小化通常以串扰的形式从耦合发生的传输线的反射和随之而来的符号间干扰。
表4
  情况   线宽度(密耳)   线间隔(密耳)   金属厚度(密耳)   电介质厚度(密耳)   介电常数(E<sub>r</sub>)
  正常   5.0   5.0   2.0   4.0   4.3
  最强   5.5   4.5   2.3   4.3   3.8
  最弱   4.5   5.5   1.7   3.7   4.8
表5
  情况   K<sub>C</sub>电容耦合系数   K<sub>L</sub>电感耦合系数   脉冲V<sub>out</sub>(峰值)(伏)   脉冲宽度(V<sub>out</sub>/2)(秒)   电压与时间乘积(伏秒   方向性(V<sub>near</sub>/V<sub>far</sub>)
  正常   0.1214   0.117   0.1364   1.15E-10   1.54E-11   15.9
  最强   0.1658   0.1405   0.1488   1.11E-10   1.57E-11   11.56
  最弱   0.0981   0.107   0.1212   1.23E-10   1.42E-11   11.43
这里在实施例中所描述的弯曲线耦合器由于KC和KL值大体相等，所以随着导体宽度、厚度的变化和电介质的厚度和介电常数的变化，性能相对稳定。例如，在一个实施例中，名义最强和最弱耦合的情况的机械属性的列表如表4所示。同样地，基于表4中所提供的耦合情况，参照表5提供了对于每个耦合情况的所计算的电气性能的变化。
如图所示，假定方向性的降低和随之而来的总线电源传输效率中的微小损耗是可接受的，则包括具有几何形状的传输结构的弯曲线耦合器的带状线形式具有类似的有益的传播特性。因此这里所描述的单端线和差分弯曲线耦合器可以被结合在弯曲线微带传输结构以及弯曲线带状线传输结构内。
图8图示了根据本发明的实施例的计算机系统600的结构图，所述计算机系统600包括例如弯曲线微带耦合器、弯曲线带状线耦合器和其他类似的传输结构。如图所示，母板610包括差分总线信号线610、620和630。在形成差分信号线期间，差分信号线的一部分根据几何形状被选择和取代或者初步制造。在所述的实施例中，几何形状是弯曲或蛇形几何形状。
对于蛇形几何形状部分，提供了第二传输结构，包括位于贴近差分总线的具有所述几何形状的部分的耦合线612、614、622、624、632和634。如图所示，耦合线包括在它们的近端或远端的焊盘，使得连接器640和子卡650能够耦合，子卡被插入连接器。同样地，弯曲线耦合器通过具有使得弯曲线耦合器的小覆盖区域(W)提供了与诸如子卡的传统的连接器的连接器尺度的机械兼容性的尺寸，从而使能数字脉冲传输和通孔或者表面安装连接器结合。
同样地，包括具有根据本发明的实施例的几何形状的耦合器可以用于信号传输方案，所述信号传输方案利用电磁耦合结构来以信号数据的形式在多个设备之间传送能量，同时最小化传输线反射和随之而来的从该能量传输产生的符号间干扰。这里所描述的耦合器满足多个用于这样的信号传输方案的电气约束。所描述的耦合器传输结构在导体之间提供耦合，所述耦合足以保证所传送的信号幅度足够被接收设备可靠地识别。
另外，这样的耦合器内的耦合脉冲的宽度足以允许接收机充分地响应输入信号并且重建输入信号。类似地，这里描述的耦合器传输结构在数据带宽上表现出有益的方向性性能。此外，这里描述的耦合器传输结构与低成本的个人计算机母板中使用的四层金属/电介质层叠兼容。因此，这里描述的弯曲线耦合器可以结合到微带或带状线耦合器传输结构，所述结构当在耦合器结构的增强的方向性方面提供额外的好处的情况下，使用紧凑的、节省空间的形状因素具有允许要被满足的最小的耦合长度的几何结构。
在所描述的实施例中，所描述的耦合器传输结构被配置为适合在覆盖区域下的可用空间之内，该覆盖区域是诸如用于存储器模块的DDR或RAM的标准子卡连接器的覆盖区域。尽管这些连接器上的针一般放置在0.1英寸矩形网格上，两个网格交迭使得针间的有效距离是0.05英寸，但是所描述的耦合器传输结构的构造，例如如图3B所描述的，允许放置在传统连接器的覆盖区域下。换句话说，所描述的传输结构耦合器利用耦合器的合适方向以及移去不必要的连接器针，安装在具有一般是5毫米×2毫米(196密耳×90密耳)的小的覆盖范围的连接器下面。耦合器可以用于通过组合的连接器向子卡传送信号。
其他实施例
用于提供在被耦合的总线上传输的信号的重建的传输结构的一个实现的几个方面已经被描述。但是，各种传输结构的实现提供了包括、补充、增补和/或替代上述特征的许多特征。在不同的实施例实现中，特征可以实现为存储器的一部分或者任何I/O或硬件总线的一部分。此外，前述的描述，为了解释的目的，使用了特定的术语以提供对本发明实施例的透彻的理解。但是，本领域技术人员应该清楚，为了实现本发明的实施例，这些特定细节不是必须的。
另外，尽管这里所描述的实施例是针对于传输结构的，但是本领域技术人员应该意识到本发明的实施例可以被应用域其他系统。实际上，用于使用所述传输结构的多引出线总线的系统落入本发明的实施例之内，如所附权利要求所定义的。为了最好地解释本发明实施例的原理和它的实际应用，选择和描述了上述实施例。选择这些实施例，从而使得本领域技术人员能够通过适于所期望的具体使用的各种修改，最好的利用本发明和各种实施例。
应该理解尽管本发明的各种实施例的许多特性和优点已经在前面的描述中与本发明的各种实施例的结构和功能的细节一起提出了，但是该公开只是描述性的。在某些情况下，某些部件只是在一个实施例中详细描述。然而，应该认识到其意思是这样的部件将可以用于本发明的其他实施例。细节上可以做出改变，尤其本发明的实施例的原理内的结构和多个部分的处理，所述原理的完整的范围由权利要求的条款的广泛的含义所指示。
虽然已经公开了示例实施例和最好的模式，但是可以对所公开的实施例做出修改和变化，而仍然不脱离由权利要求所定义的本发明的实施例的范围。

Claims (31)

1.一种用于电磁耦合的装置，包括：
第一传输结构，包括具有一非直线几何形状的部分；和
第二传输结构，具有所述非直线几何形状，其被设置成沿着且位置贴近所述第一传输结构的具有所述非直线几何形状的所述部分，以与所述第一传输结构的所述部分形成电磁耦合器，其中所述电磁耦合器的几何形状被设置成使其能够置于在卡连接器的覆盖区域内。
2.如权利要求1所述的用于电磁耦合的装置，其中，所述第一传输结构是总线信号传输线。
3.如权利要求1所述的用于电磁耦合的装置，其中，所述电磁耦合器的几何形状是蛇形几何形状。
4.如权利要求1所述的用于电磁耦合的装置，其中，所述第二传输结构和所述第一传输结构的所述部分包括弯曲线微带耦合器。
5.如权利要求1所述的用于电磁耦合的装置，其中，所述第二传输结构和所述第一传输结构的所述部分包括弯曲线带状线耦合器。
6.如权利要求1所述的用于电磁耦合的装置，其中，所述第二传输结构包括：
第一焊盘，被耦合到所述第二传输结构的远端；和
第二焊盘，被耦合到所述第二传输结构的近端。
7.如权利要求1所述的用于电磁耦合的装置，其中，所述第二传输结构包括：
焊盘，被耦合到所述第二传输结构的近端；和
终端电阻器，被耦合到所述第二传输结构的远端。
8.如权利要求1所述的用于电磁耦合的装置，其中，所述第一传输结构包括差分信号线对，每个差分信号线包括具有所述非直线几何形状的部分，使得所述差分信号线对的具有所述非直线几何形状的所述部分彼此成镜像。
9.如权利要求8所述的用于电磁耦合的装置，其中，所述第二传输结构包括设置于所述差分信号线对的所述成镜像的部分外部的耦合线。
10.如权利要求1所述的用于电磁耦合的装置，还包括子卡，该子卡插入所述卡连接器，而且其中所述卡连接器被耦合到在所述第二传输结构的近端和远端的焊盘。
11.一种具有电磁耦合器的装置，包括：
电路板；
在所述电路板上的第一导电迹线，所述第一导电迹线包括具有一非直线几何形状的部分；和
第二导电迹线，具有所述非直线几何形状，并且被设置成沿着且位置贴近所述第一导电迹线的所述部分，用以与所述第一导电迹线的所述部分形成电磁耦合器，其中所述电磁耦合器的几何形状被配置成使其能够放置在卡连接器的覆盖区域内。
12.如权利要求11所述的具有电磁耦合器的装置，还包括：
设置于所述第一和第二导电迹线和所述电路板上的电介质掩蔽膜；和
设置于所述第一导电迹线和所述第二导电迹线上的所述电介质掩蔽膜上的电介质补片。
13.如权利要求12所述的具有电磁耦合器的装置，其中，所述电介质掩蔽膜是包括环氧树脂的阻焊膜。
14.如权利要求12所述的具有电磁耦合器的装置，其中，所述电介质补片是丝网屏蔽贴花补片，用以增强所述第一导电迹线和所述第二导电迹线之间的耦合。
15.如权利要求11所述的具有电磁耦合器的装置，其中，所述电磁耦合器的几何结构是蛇形几何结构。
16.如权利要求11所述的具有电磁耦合器的装置，其中，所述第二导电迹线和所述第一导电迹线的所述部分包括弯曲线微带耦合器。
17、如权利要求11所述的具有电磁耦合器的装置，所述第二导电迹线和所述第一导电迹线的所述部分包括弯曲线带状线耦合器。
18.如权利要求11所述的具有电磁耦合器的装置，其中，所述第二导电迹线包括：
第一焊盘，被耦合到所述第二导电迹线的近端；和
终端电阻器，被耦合到所述第二导电迹线的远端。
19.如权利要求11所述的具有电磁耦合器的装置，其中，所述第一导电迹线包括差分导电迹线对，且每个差分导电迹线包括具有所述非直线几何形状的部分，使得所述差分导电迹线对的具有所述非直线几何形状的所述部分彼此成镜像。
20.如权利要求19所述的具有电磁耦合器的装置，其中，所述第二导电迹线包括设置于所述差分导电迹线对的所述成镜像的部分外部的耦合导电迹线。
21.如权利要求11所述的装置，还包括子卡，该子卡插入所述卡连接器，而且其中所述卡连接器被耦合到在所述第二导电迹线的近端和远端的焊盘，其中，所述第一导电迹线是总线信号传输线。
22.一种具有电磁耦合器的系统，包括：
第一传输结构，包括具有一非直线几何形状的部分；
第二传输结构，具有所述非直线几何形状，并且被设置成沿着且位置贴近所述第一传输结构的所述部分，以与所述第一传输结构形成电磁耦合器，其中所述电磁耦合器的几何形状被配置成使其能够放置在卡连接器的覆盖区域内；
卡连接器，被耦合到所述第二传输结构的至少一个焊盘以接收重建的信号；和
存储器卡，被耦合到所述卡连接器。
23.如权利要求22所述的具有电磁耦合器的系统，其中，所述第一传输结构是总线信号传输线。
24.如权利要求22所述的具有电磁耦合器的系统，其中，所述电磁耦合器的几何形状是蛇形几何形状。
25.如权利要求22所述的具有电磁耦合器的系统，其中，所述第二传输结构和所述第一传输结构的所述部分包括弯曲线微带耦合器。
26.如权利要求22所述的具有电磁耦合器的系统，其中，所述第二传输结构和所述第一传输结构的所述部分包括弯曲线带状线耦合器。
27.如权利要求22所述的具有电磁耦合器的系统，其中，所述第二传输结构包括：
第一焊盘，被耦合到所述第二传输结构的远端；和
第二焊盘，被耦合到所述第二传输结构的近端。
28.如权利要求22所述的具有电磁耦合器的系统，其中，所述第二传输结构包括：
焊盘，被耦合到所述第二传输结构的近端；和
终端电阻器，被耦合到所述第二传输结构的远端。
29.如权利要求22所述的具有电磁耦合器的系统，其中，所述第一传输结构包括差分信号线对，且每个所述差分信号线包括具有所述非直线几何形状的部分，使得所述差分信号线对的具有所述非直线几何形状的所述部分彼此成镜像。
30.如权利要求29所述的具有电磁耦合器的系统，其中，所述第二传输结构包括设置于所述差分信号线对的所述成镜像的部分外部的耦合线。
31.如权利要求22所述的具有电磁耦合器的系统，其中，所述卡连接器是被耦合到在所述第二传输结构的近端和远端的焊盘的子卡连接器。
CNB2003101215892A 2003-05-30 2003-12-29 用于数字传输系统的紧凑电磁耦合器 Expired - Fee Related CN100556010C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/449,215 2003-05-30
US10/449,215 US7002430B2 (en) 2003-05-30 2003-05-30 Compact non-linear geometry electromagnetic coupler for use with digital transmission systems

Publications (2)

Publication Number Publication Date
CN1574799A CN1574799A (zh) 2005-02-02
CN100556010C true CN100556010C (zh) 2009-10-28

Family

ID=33451711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101215892A Expired - Fee Related CN100556010C (zh) 2003-05-30 2003-12-29 用于数字传输系统的紧凑电磁耦合器

Country Status (8)

Country Link
US (1) US7002430B2 (zh)
EP (1) EP1629391B1 (zh)
JP (1) JP2007525862A (zh)
KR (1) KR100750038B1 (zh)
CN (1) CN100556010C (zh)
AT (1) ATE394740T1 (zh)
DE (1) DE602004013579D1 (zh)
WO (1) WO2004109922A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156913A (ja) * 2004-12-01 2006-06-15 Ricoh Co Ltd プリント配線基板
JP4672389B2 (ja) * 2005-02-24 2011-04-20 富士通株式会社 アンテナ装置
US7342466B2 (en) * 2005-08-10 2008-03-11 Intel Corporation Hybrid coupler having resistive coupling and electromagnetic coupling
US20070153490A1 (en) * 2005-12-30 2007-07-05 Benham John R Methods and apparatus for electromagnetically sampling signals using socket-package interface based interposer
US7365532B2 (en) 2006-03-31 2008-04-29 Intel Corporation Apparatus to receive signals from electromagnetic coupler
JP4834611B2 (ja) * 2007-06-05 2011-12-14 京セラミタ株式会社 配線基板及びこれを備えた画像形成装置
US7605671B2 (en) * 2007-09-26 2009-10-20 Intel Corporation Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling
US20090085697A1 (en) * 2007-09-27 2009-04-02 Todd Hinck Method and apparatus for analog validation of high speed buses using electromagnetic couplers
KR100923928B1 (ko) * 2007-10-29 2009-10-28 포항공과대학교 산학협력단 서펜타인 형태의 마이크로 스트립 전송선 구조
CN101626658B (zh) * 2008-07-08 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2011053354A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 光電気配線フィルムおよび光電気配線モジュール
US8278752B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
JP5578440B2 (ja) * 2011-03-11 2014-08-27 独立行政法人国立高等専門学校機構 差動伝送線路
CN103151594B (zh) * 2013-03-26 2015-09-09 成都安擎微波科技有限责任公司 一种定向耦合器
US9655232B2 (en) * 2013-11-05 2017-05-16 Cisco Technology, Inc. Spanning tree protocol (STP) optimization techniques
EP3101562A4 (en) * 2014-01-28 2017-08-30 Kabushiki Kaisha Zuken Design assistance device, design assistance method, program, and memory medium
CN107732397B (zh) * 2014-04-26 2019-12-10 瑞安市职业中等专业教育集团学校 一种带屏蔽线的c波段正交电桥
CN103943931B (zh) * 2014-04-26 2017-12-01 重庆市木越机械制造有限公司 一种带屏蔽线的c波段耦合器
WO2015200163A1 (en) * 2014-06-23 2015-12-30 Blue Danube Systems, Inc. Transmission of signals on multi-layer substrates with minimum interference
US9479362B2 (en) 2014-08-29 2016-10-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Differential transmission line with common mode notch filter
US9118516B1 (en) * 2014-08-29 2015-08-25 International Business Machines Corporation Differential transmission line with common mode notch filter
CN104538720B (zh) * 2014-09-26 2017-10-13 中国人民解放军总参谋部第六十三研究所 一种带状线90°混合接头
CN105226366B (zh) * 2015-10-09 2018-09-21 武汉中元通信股份有限公司 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构
CN105338732A (zh) * 2015-12-09 2016-02-17 浪潮电子信息产业股份有限公司 一种提高高速差分信号的绕线方法
US10009711B2 (en) * 2016-09-06 2018-06-26 Tivo Solutions Inc. Multi-input directional coupler printed circuit
CN106535464A (zh) * 2016-10-31 2017-03-22 努比亚技术有限公司 一种基于蛇形线的静电防护系统及移动终端
JP6851813B2 (ja) * 2016-12-22 2021-03-31 東洋アルミニウム株式会社 配線基板
US11209401B2 (en) * 2017-03-02 2021-12-28 Quest Integrated, Llc Electromagnetic acoustic transducer (EMAT) for corrosion mapping
WO2021147054A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种集成电路
CN113497326B (zh) * 2021-06-30 2022-06-10 华为技术有限公司 耦合器、射频电路板、射频放大器及电子设备
US11985760B2 (en) * 2022-04-19 2024-05-14 Dell Products L.P. Reduction of crosstalk and impedance sensitivity for a microstrip in a printed circuit board of an information handling system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3164790A (en) * 1963-02-12 1965-01-05 Boeing Co Sinuously folded quarter wave stripline directional coupler
JP3252605B2 (ja) * 1994-07-04 2002-02-04 株式会社村田製作所 電子部品及びその製造方法
US6449308B1 (en) * 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6697420B1 (en) * 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6498305B1 (en) * 1999-05-25 2002-12-24 Intel Corporation Interconnect mechanics for electromagnetic coupler
US6625682B1 (en) * 1999-05-25 2003-09-23 Intel Corporation Electromagnetically-coupled bus system
US6573801B1 (en) * 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler

Also Published As

Publication number Publication date
US20040239438A1 (en) 2004-12-02
KR20060009375A (ko) 2006-01-31
EP1629391B1 (en) 2008-05-07
KR100750038B1 (ko) 2007-08-16
EP1629391A2 (en) 2006-03-01
WO2004109922A2 (en) 2004-12-16
ATE394740T1 (de) 2008-05-15
WO2004109922A3 (en) 2005-03-31
US7002430B2 (en) 2006-02-21
JP2007525862A (ja) 2007-09-06
CN1574799A (zh) 2005-02-02
DE602004013579D1 (de) 2008-06-19

Similar Documents

Publication Publication Date Title
CN100556010C (zh) 用于数字传输系统的紧凑电磁耦合器
CN104471865B (zh) 定向耦合式通信装置
US5700167A (en) Connector cross-talk compensation
US5618185A (en) Crosstalk noise reduction connector for telecommunication system
CN100379089C (zh) 具有模块化结构的高密度阻抗调谐连接器
US8050042B2 (en) Clock routing in multiple channel modules and bus systems and method for routing the same
US6700823B1 (en) Programmable common mode termination for input/output circuits
US9093791B2 (en) Communications connectors having crosstalk stages that are implemented using a plurality of discrete, time-delayed capacitive and/or inductive components that may provide enhanced insertion loss and/or return loss performance
US6300846B1 (en) Flat flexible cable with ground conductors
CN107112244A (zh) 衬底中的垂直沟槽布线
CN105191016A (zh) 具有模式转换控制电路的通信插头和跳线
CN109473805A (zh) 一种连接器及背板互连系统
CN101142756A (zh) 带有对差模到差模和差模到共模串扰补偿的通信插座
CN1319424C (zh) 数字网络
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
CN103390818B (zh) 一种超高速通信用抗串扰接口电路及包含该接口电路的插座
US20150064938A1 (en) Pin module of rj connector
CN104619116B (zh) 通孔布局结构、线路板及电子总成
US6891731B1 (en) Crosstalk cancellation for integrated circuit package configuration
TW589541B (en) Low cross-talk design and related method for co-layout of different buses in an electric board
CN2527062Y (zh) 电路板信号传输线的布线结构
CN104838487B (zh) 用于差分远端串扰降低的装置
CN111129681A (zh) 一种平衡-不平衡变换装置、通信器件及通信系统
CN103682718B (zh) Rj连接器的端子结构、应用其的rj连接器模块及rj连接器系统
JPH0884124A (ja) ノイズ低減方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20181229