CN104838487B - 用于差分远端串扰降低的装置 - Google Patents

用于差分远端串扰降低的装置 Download PDF

Info

Publication number
CN104838487B
CN104838487B CN201380061010.XA CN201380061010A CN104838487B CN 104838487 B CN104838487 B CN 104838487B CN 201380061010 A CN201380061010 A CN 201380061010A CN 104838487 B CN104838487 B CN 104838487B
Authority
CN
China
Prior art keywords
contact
vertical conductor
crosstalk
polarity
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380061010.XA
Other languages
English (en)
Other versions
CN104838487A (zh
Inventor
R·恩里克斯斯巴亚玛
X·叶
K·肖
B·洛佩斯加西亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104838487A publication Critical patent/CN104838487A/zh
Application granted granted Critical
Publication of CN104838487B publication Critical patent/CN104838487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种降低串扰的方法。该方法可以包括在第一垂直导体上方形成第一触头。该方法可以包括在第二垂直导体上方形成第二触头。该方法可以包括在第一触头和第二触头之间形成电容耦合器，其中电容耦合器用于消除在第二垂直导体处从第一垂直导体接收的串扰。

Description

用于差分远端串扰降低的装置
技术领域
本公开概括而言涉及用于降低差分信令中远端串扰的技术。具体地，本公开涉及通过从相邻通道(channel)引入相反极性的额外串扰来降低差分远端串扰。
背景技术
计算设备可以包括主板，例如，印刷电路板(PCB)。主板可以保存计算设备的各种部件，例如，中央处理单元(CPU)和存储器，并且可以提供用于其他外围部件的连接。CPU可以经由封装技术(例如，平面网格阵列(LGA)、管脚网格阵列(PGA)等)耦合至主板。LGA是用于特别是在插槽上具有管脚的集成电路而不是可能在其他封装(例如，PGA)中存在的集成电路的封装。在很多封装技术中，在封装内生成串扰。串扰在通道中以及在通过通道传输的信号中产生失真。
附图说明
图1是示出了用于接收电子部件的印刷电路板和封装的框图。
图2是示出了包括第一触头和第二触头的封装的一部分的透视图。
图3是示出了包括在第一触头和第二触头之间的电容耦合器在内的封装的一部分的侧视图。
图4是示出了经由第三触头在第一触头和第二触头之间的电容耦合器的顶视图。
图5是示出了制作用于降低触头之间串扰的印刷电路板的方法的框图。
贯穿本公开和附图，使用相同的附图标记表示类似的部件和特征。100系列中的附图标记指最初在图1中出现的特征；在200系列中的附图标记指最初在图2中出现的特征；以此类推。
具体实施方式
本公开概括而言涉及用于降低通道之间串扰的技术。通道是形成差分信号对的一对导体。在被配置为将各部件耦合至印刷电路板(PCB)的封装中第一通道可以与第二通道相邻。第一通道和第二通道可能遭受在封装内的垂直导体处第一通道和第二通道之间产生的串扰。串扰可能在第一通道或第二通道中产生信号噪音。可以通过从第一通道的第一触头到第二通道处的第二触头形成电容耦合器来降低串扰。第一触头可以被配置为传输具有第一极性的信号，以及第二触头可以被配置为传输具有第二极性的信号。电容耦合器能够降低或者消除串扰，这是由于信号的反向极性分别与第一和第二触头相关联。
图1是示出了用于接收电子部件的印刷电路板100(PCB)和封装102的框图。封装102可以是被配置为接收电子部件并且将电子部件电耦合至PCB 100的表面安装封装。封装102可以经由由虚线圈104指示的导电元件通信地耦合至PCB 100。导电元件104可以包括用于与PCB 100传输电信号的任何合适的物体。封装102可以被配置为接收电子部件，例如，微芯片、处理器等。
图2是示出了包括第一触头202和第二触头204的封装102的一部分的透视图。第一触头202可以耦合至第一垂直导体206。第二触头204可以耦合至第二垂直导体208。第一触头202可以与第一通道相关联，以及第二触头204可以与第二通道相关联。
本文提及的“通道”，是差分信号对。第一触头202可以是第一对触头中的一个触头，由虚线圈210指示，用于关于彼此传输差分信号。第二触头204可以是第二对触头中的一个触头，由虚线区圈212指示，用于关于彼此传输差分信号。
换句话说，第一对触头210和第二对触头212中的每一个都可以是触头的差分对。例如，第一对触头210可以与被配置为传输数据信号A-和A+的通道“A”相关联。相似地，第二对触头212可以与被配置为传输数据信号B-和B+的通道“B”相关联。
串扰可能在第一通道和第二通道之间产生。串扰可以基于第一垂直导体206到第二垂直导体208的接近度而产生。在一些实施例中，串扰基于第一垂直导体206到第二垂直导体208的接近度，在第一垂直导体206和第二垂直导体208之间产生。
电容耦合器200被设置在第一触头202和第二触头204之间。电容耦合器200可以被配置为通过引入具有相反极性的串扰作为所产生的串扰来消除第一垂直导体206和第二垂直导体208之间产生的串扰。如图2中所示，第一垂直导体206产生具有第一极性(例如，正极性)的不希望的串扰“A”，如虚线方框209所指示的。电容耦合器200可以在第二触头204引入具有与第一极性相反极性(例如，负极性)的第二极性的信号“B”，如虚线方框211所指示的。在第二触头204处引入具有相反极性的串扰可以降低在第一垂直导体206和第二垂直导体208之间产生的不希望的串扰。
图3是示出了包括在第一触头202和第二触头204之间的电容耦合器200在内的封装102的一部分的侧视图。电容耦合器200可以包括设置在第二触头204上方的导电板301，用于与第二触头204一起形成平行板电容器，如虚线302所指示的。在一些实施例中，介质材料可以包括在导电板301和第二触头204之间。如虚线的椭圆形214所指示的，串扰在垂直导体206、208之间产生。如216处的箭头所指示的，从第一垂直导体206向第二垂直导体208提供串扰，并且反之亦然。电容耦合器200可以被配置为引入串扰以降低或消除在垂直导体206、208之间产生的串扰。通过由电容耦合器200引入串扰，第一极性中的第一通道串扰可以降低或消除具有与第一极性相反的第二极性的第二通道的串扰。
封装102可以包括由任意合适的传导材料构成的互连308、310。互连308、310可以被配置为将信号提供至封装102内的附加的触头。在一些实施例中，互连308、310可以被配置为通信耦合至电子部件(未示出)，例如，微芯片、处理器等。
图4是示出了第一触头202和第二触头204之间的电容耦合器200的顶视图。在一些实施例中，上文参考图3讨论的第一对触头210的垂直导体206可以引入串扰。该串扰可以具有与相邻触头205相关联的信号相同的极性。在该实施例中，第二触头204不与第一触头202相邻，如图3中所示。为了使该极性反向，通过在第一对触头210的第三触头402上方布线电容耦合器200，来将第一触头202的电容耦合器200耦合至第二触头204。因此，第一对触头210的第二触头402的电容耦合器201耦合至相邻的触头205而非第三触头204。
图5是示出了制造印刷电路板以用于降低触头之间的串扰的方法500的框图。方法500可以包括，在框502处，在第一垂直导体上方形成第一触头。该方法500可以包括，在框504处，在第二垂直导体上方形成第二触头。该方法500可以包括，在框506处，在第一触头和第二触头之间形成电容耦合器，其中电容耦合器用于消除在第二垂直导体处从第一垂直导体接收的串扰。
第一触头和第二触头可以与关于彼此相反的极性相关联。例如，第一触头可以与第一极性相关联，以及第二触头可以与同第一极性相反的第二极性相关联。形成电容耦合器以产生耦合至第一触头的电导和耦合至第二触头的电容。电容耦合器可以包括设置在第二触头上方的导电板以形成平板电容器。电容耦合器可以在第一触头和第二触头之间引入串扰，这可以降低或消除在第一垂直导体和第二垂直导体之间的串扰。
在一些实施例中，方法500可以包括在第一垂直导体上方形成第三触头。在该实施例中，第一触头和第三触头与第一通道相关联。第一触头和第三触头可以被配置为关于彼此传输差分信号。在一些实施例中，方法500可以包括当第一触头和第二触头彼此不相邻时在第三触头上方形成布线。
在一些实施例中，方法500可以包括在第二垂直导体上方形成第四触头，其中第二触头和第四触头与第二通道相关联。在该实施例中，第二触头和第四触头可以被配置为关于彼此传输差分信号。
实施例是实现或者示例。说明书中所指“实施例”、“一个实施例”、“一些实施例”、“各实施例”或者“其他实施例”的意指结合实施例描述的特定特征、结构或者特性包括在本技术的至少一些实施例中，但是不必是本技术的所有实施例。多处出现的“实施例”、“一个实施例”或“一些实施例”不必全部指向同一实施例。
不是本文描述和示出的所有部件、特征、特性等都必须包括在特定的一个实施例或多个实施例中。如果例如说明书陈述了部件、特征、结构或者特性“可以”、“可能”、“能够”或者“能”被包括，则不要求必须包括该特定的部件、特征、结构或者特性。如果说明书或权利要求书提及“一”或“一个”元件，则这不意味着只存在该元件中的一个。如果说明书或权利要求书提及“附加的”元件，则这不排除存在多于一个附加的元件。
应注意，尽管已经参考特定的实现描述了一些实施例，但是根据一些实施例，其他实现也是可能的。此外，图中示出的和/或本文描述的电路元件的布置和/或顺序或其他特征不必以所示出和所描述的特定方式进行布置。根据一些实施例，很多其他布置是可能的。
在图中示出的每个系统中，在一些情况下，元件可以具有相同的附图标记或不同的附图标记，以暗示所表示的元件可以不同和/或相似。但是，元件可以足够灵活以具有不同的实现并且与所示出的或者本文所述的一些或者所有系统共同协作。图中示出的各元件可以相同或不同。将哪一个称作第一元件和将哪个称作第二元件是任意的。
应该理解，前述示例中的细节可以在一个或多个实施例中的任何地方使用。例如，上文所述的计算设备的所有任选特征也可以关于本文描述的方法或者计算机可读介质中的任一个实施。此外，尽管本文已经使用流程图和/或状态图来描述实施例，但是该技术不限于这些图或者本文的相对应的描述。例如，流程不必经过每一个所示出的框或者状态，或者不必按照与本文所示或所描述的完全相同的顺序。
本技术不限于本文所列的特定细节。实际上，得益于本公开的本领域的技术人员将意识到，在本技术范围内可以根据前述描述和附图做出很多其他变形。因此，由包括对其进行的任意修改的所附的权利要求来限定本技术的范围。

Claims (20)

1.一种装置，包括：
第一触头，其耦合至第一垂直导体；
第二触头，其耦合至第二垂直导体；以及
在所述第一触头和所述第二触头之间的电容耦合器，其中，所述电容耦合器用于消除在所述第二垂直导体处从所述第一垂直导体接收的串扰，并且其中，所述电容耦合器包括设置在所述第二触头上方的导电板，以用于与所述第二触头形成平行板电容器。
2.如权利要求1所述的装置，其中，所述第一触头与第一通道相关联，并且其中，所述第一触头是用于相对于彼此来传输差分信号的第一对触头中的一个触头。
3.如权利要求2所述的装置，其中，所述第二触头与第二通道相关联，并且其中，所述第二触头是用于相对于彼此来传输差分信号的第二对触头中的一个触头。
4.如权利要求2所述的装置，其中，所述电容耦合器在第三触头上方布线，并且其中，所述第三触头是所述第一对触头的成员。
5.如权利要求1所述的装置，其中，所述第一垂直导体和所述第二垂直导体与第一串扰极性相关联，并且在所述第一触头和所述第二触头之间的电容耦合器与同所述第一串扰极性相反的第二串扰极性相关联。
6.如权利要求1所述的装置，其中，所述电容耦合器导电地耦合至所述第一触头，并且电容地耦合至所述第二触头。
7.如权利要求1所述的装置，还包括位于所述导电板和所述第二触头之间的介质材料。
8.一种印刷电路板，包括：
通信地耦合至第一对垂直导体的触头的第一差分对中的第一触头；
通信地耦合至第二对垂直导体的触头的第二差分对中的第二触头；
在所述第一触头和所述第二触头之间的耦合器，其用于降低所述第一差分对和所述第二差分对之间的串扰，其中，所述耦合器包括设置在所述第二触头上方以与所述第二触头形成平行板电容器的导电板。
9.如权利要求8所述的印刷电路板，包括：
所述第一对垂直导体中的第一垂直导体，其通信地耦合至所述第一触头并且延伸到所述印刷电路板中；以及
所述第二对垂直导体中的第二垂直导体，其通信地耦合至所述第二触头并且延伸到所述印刷电路板中，其中，所述第一垂直导体和所述第二垂直导体使得能够产生所述串扰。
10.如权利要求9所述的印刷电路板，其中，所述第一垂直导体和所述第二垂直导体与第一串扰极性相关联，并且在所述第一触头和所述第二触头之间的耦合器与同所述第一串扰极性相反的第二串扰极性相关联。
11.如权利要求8所述的印刷电路板，还包括位于所述导电板和所述第二触头之间的介质材料。
12.如权利要求8所述的印刷电路板，其中，所述第一触头与第一通道相关联并且所述第二触头与第二通道相关联，并且其中，所述第一通道在第一电路中并且所述第二通道在第二电路中。
13.如权利要求8所述的印刷电路板，其中，所述第一触头与所述第二触头相邻，并且其中，相邻的触头被配置为在不同的通道中传输具有彼此相反的极性的信号。
14.一种方法，包括：
在第一垂直导体上方形成第一触头；
在第二垂直导体上方形成第二触头；
在所述第一触头和所述第二触头之间形成电容耦合器，其中，所述电容耦合器用于消除在所述第二垂直导体处从所述第一垂直导体接收的串扰，并且其中，所述电容耦合器包括导电板，所述导电板被设置在所述第二触头上方，用于与所述第二触头形成平行板电容器。
15.如权利要求14所述的方法，所述方法包括：在第三垂直导体上方形成第三触头，其中，所述第一触头和所述第三触头与第一通道相关联，并且其中，所述第一触头和所述第三触头用于相对于彼此来传输差分信号。
16.如权利要求15所述的方法，所述方法包括：在第四垂直导体上方形成第四触头，其中，所述第二触头和第四触头与第二通道相关联，并且其中，所述第二触头和第四触头用于相对于彼此来传输差分信号。
17.如权利要求15所述的方法，所述方法包括：当所述第一触头和所述第二触头彼此不相邻时，在所述第三触头上方形成布线。
18.如权利要求14所述的方法，其中，所述第一垂直导体和所述第二垂直导体与第一串扰极性相关联，并且在所述第一触头和所述第二触头之间的电容耦合器与同所述第一串扰极性相反的第二串扰极性相关联。
19.如权利要求14所述的方法，其中，形成所述电容耦合器以用于创建至所述第一触头的导电耦合和至所述第二触头的电容耦合。
20.如权利要求14所述的方法，还包括在所述导电板和所述第二触头之间设置介质材料。
CN201380061010.XA 2012-12-21 2013-12-16 用于差分远端串扰降低的装置 Active CN104838487B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/725,556 2012-12-21
US13/725,556 US9113555B2 (en) 2012-12-21 2012-12-21 Apparatus for differential far-end crosstalk reduction
PCT/US2013/075408 WO2014099793A1 (en) 2012-12-21 2013-12-16 An apparatus for differential far-end crosstalk reduction

Publications (2)

Publication Number Publication Date
CN104838487A CN104838487A (zh) 2015-08-12
CN104838487B true CN104838487B (zh) 2017-12-05

Family

ID=50975129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061010.XA Active CN104838487B (zh) 2012-12-21 2013-12-16 用于差分远端串扰降低的装置

Country Status (4)

Country Link
US (1) US9113555B2 (zh)
CN (1) CN104838487B (zh)
TW (1) TWI587754B (zh)
WO (1) WO2014099793A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9113555B2 (en) 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
US10317932B2 (en) * 2016-07-02 2019-06-11 Intel Corporation Capacitive structures for crosstalk reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369563A (zh) * 2007-06-13 2009-02-18 肖特太阳有限责任公司 用于生产金属半导体接触的半导体元件和方法
CN102254896A (zh) * 2010-05-21 2011-11-23 纳普拉有限公司 电子器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203470A (ja) 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
US6507495B1 (en) * 2000-06-28 2003-01-14 Dell Products L.P. Three-dimensional technique for improving the EMC characteristics of a printed circuit board
US6784531B2 (en) 2002-06-13 2004-08-31 Hewlett-Packard Development Company, L.P. Power distribution plane layout for VLSI packages
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
KR20040058583A (ko) 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
US7335976B2 (en) * 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
US7538438B2 (en) * 2005-06-30 2009-05-26 Sandisk Corporation Substrate warpage control and continuous electrical enhancement
US20070275607A1 (en) * 2006-05-04 2007-11-29 Kwark Young H Compensation for far end crosstalk in data buses
US8288657B2 (en) * 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
TWI415560B (zh) * 2011-01-24 2013-11-11 Univ Nat Taiwan 降低電磁輻射的結構與方法，以及電性物件與其製造方法
US9113555B2 (en) 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369563A (zh) * 2007-06-13 2009-02-18 肖特太阳有限责任公司 用于生产金属半导体接触的半导体元件和方法
CN102254896A (zh) * 2010-05-21 2011-11-23 纳普拉有限公司 电子器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Twisted Differential on-chip interconnect Architecture for Inductive/Capacitive Crosstalk Noise Cancellation;I. Hatirnaz等;《System on chip, 2003. Proceedings. International Symposium on》;20031121;摘要，第1－4页，图1 *

Also Published As

Publication number Publication date
TW201436658A (zh) 2014-09-16
US20140179162A1 (en) 2014-06-26
TWI587754B (zh) 2017-06-11
WO2014099793A1 (en) 2014-06-26
US9113555B2 (en) 2015-08-18
CN104838487A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
CN106129672B (zh) 金手指连接器、电路板、母座连接器及其相关组件及设备
JP6543415B2 (ja) アダプタを有するコネクタシステム
US20060113109A1 (en) Circuit board
CN102969621A (zh) 差分接触件模块及使用该模块的差分连接器和连接器组件
US7262974B2 (en) Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
CN113261097B (zh) 一种芯片封装装置、终端设备
CN107241857B (zh) 一种印刷电路板和通信设备
CN108575044A (zh) 印刷电路板及其组件
CN102238797A (zh) 软性电路板
CN104838487B (zh) 用于差分远端串扰降低的装置
TW201138565A (en) Flexible printed circuit board
CN1259775C (zh) 分接微分信号的电路的设计、布局和制造方法
CN103338582A (zh) 软性电路板以及使用该软性电路板的电子装置
CN101931856B (zh) 信号传输装置
US9924595B2 (en) Cable for alternative interconnect attachement
CN104854573A (zh) 减小板到板电子通信中的串扰
CN203574934U (zh) 一种pcb板
CN206061373U (zh) 电源模块的组装结构
CN203015291U (zh) 一种电路板
WO2021057857A1 (zh) 一种电路板及通信设备
CN104969343B (zh) 在单端信号传输中降低远端串扰的方法及装置
CN104283067B (zh) 高速电连接器组合及其耦接的电路板
KR20160067571A (ko) 인쇄회로기판
CN106604520B (zh) 印刷电路板结构
CN110098055A (zh) 一种多芯陶瓷电容器

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant