TW201436658A - 用於差動遠端串擾減少之裝置 - Google Patents
用於差動遠端串擾減少之裝置 Download PDFInfo
- Publication number
- TW201436658A TW201436658A TW102142978A TW102142978A TW201436658A TW 201436658 A TW201436658 A TW 201436658A TW 102142978 A TW102142978 A TW 102142978A TW 102142978 A TW102142978 A TW 102142978A TW 201436658 A TW201436658 A TW 201436658A
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- vertical conductor
- contact body
- crosstalk
- capacitive coupler
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一種減少串擾之方法。該方法可包含在一第一垂直導體上形成一第一接觸體。該方法可包含在一第二垂直導體上形成一第二接觸體。該方法可包含在介於該第一接觸體及該第二接觸體之間形成一電容耦合器,其中該電容耦合器係用於在該第二垂直導體處消滅從該第一垂直導體所接收到的串擾。
Description
本揭露大致涉及一種用於減少差動信號的遠端串擾之技術。特別是,本揭露涉及一種藉由自相鄰通道引入相反極性的附加串擾以減少差動遠端串擾之技術。
計算裝置可包含一主機板,諸如一印刷電路板(Printed Circuit board,PCB)。該主機板可容納該計算裝置之不同的元件,諸如中央處理單元(CPU)及記憶體,並且可提供用於其他周邊元件之連接。該CPU可經由封裝技術耦合至該主機板,封裝技術諸如平面網格陣列(Land Grid Array,LGA)、插針網格陣列(Pin Grid Array,PGA),及其類似之封裝技術。LGA為用於積體電路之封裝,應注意該電路具有針腳位於插座上而非目前其他封裝技術之針腳是位於積體電路上,諸如PGA封裝技術。在許多封裝技術中,串擾係在封裝中產生。串擾在通道中及在透過通道傳遞訊號中產生失真。
依據本發明之一實施例,係特地提出一種裝置,包含:耦合至一第一垂直導體的一第一接觸體;耦合至一第二垂直導體的一第二接觸體;以及介於該第一接觸體及該第二接觸體之間的一電容耦合器,其中該電容耦合器用於在該第二垂直導體處消滅從該第一垂直導體所接收到的串擾。
100‧‧‧印刷電路板
102‧‧‧封裝體
104‧‧‧導電元件
200‧‧‧電容耦合器
201‧‧‧電容耦合器
202‧‧‧第一接觸體
204‧‧‧第二接觸體
205‧‧‧相鄰接觸體
206‧‧‧第一垂直導體
208‧‧‧第二垂直導體
209‧‧‧不需要的串擾
210‧‧‧第一對接觸體
211‧‧‧訊號
212‧‧‧第二對接觸體
214‧‧‧串擾
216‧‧‧串擾
301‧‧‧導電板
302‧‧‧平行板電容器
308‧‧‧互連體
310‧‧‧互連體
402‧‧‧第三接觸體
500‧‧‧方法
502‧‧‧方塊
504‧‧‧方塊
506‧‧‧方塊
圖1是一方塊圖,表示用於接收電子元件之一印刷電路板及一封裝體;圖2是一透視圖,表示該封裝體之一部份包含一第一接觸體及一第二接觸體;圖3是一側視圖,表示該封裝體之一部份包含該第一接觸體與該第二接觸體之間的該電容耦合器;圖4是一俯視圖,表示該第一及第二接觸體之間經由一第三接觸體的一電容耦合器;以及圖5是一方塊圖,表示用以減少接觸體之間的串擾的一印刷電路板之一製造方法。
相同編號在整個揭示內容及附圖中係用來參照類似的元件或特徵。在100系列之編號所指為最初在圖1中所發現的特徵;在200系列之編號所指為最初在圖2中所發現的特徵;以此類推。
本揭示內容係一般相關於用於減少通道之間的串擾技術。一通道為用於形成一差動訊號對的一對導體。在經組配以將元件耦合至一印刷電路板(PCB)的一封裝體中,一第一通道可相鄰一第二通道。在該封裝體中的垂直導體處,該第一通道及該第二通道可經歷在其之間所產生的串擾。無論在該第一通道或該第二通道,該串擾可產生訊號雜訊。該串擾可藉由自該第一通道的一第一接觸體至該第二通道的一第二接觸體所形成的一電容耦合器所減少。該第一接觸體可經組配以通訊具有一第一極性的一訊號,且該第二接觸體可經組配以傳達具有一第二極性的一訊號。由於分別相關於該等第一及第二接觸體的該等訊號之逆極性,該電容耦合器可使該串擾減少或消滅。
圖1是一方塊圖,表示用於接收電子元件之一印刷電路板100(PCB)及一封裝體102。該封裝體102可以是一表面安裝封裝體,其經組配以接收一電子元件及將該電子元件電性耦合至該PCB100。該封裝體102經由由圓形虛線104所示的導電元件可通訊地耦合至該PCB100。該導電元件104可包含與該PCB100通訊電子訊號之任何合適對象。該封裝體102經組配以接收一電子元件,諸如一微晶片、一處理器,及其他類似元件。
圖2是一透視圖,表示該封裝體102之一部份包含一第一接觸體202及一第二接觸體204。該第一接觸體202可耦合至一第一垂直導體206。該第二接觸體204可耦合至一第二垂直導體208。該第一接觸體202可相關聯於一第一通
道,且該第二接觸體204可相關於一第二通道。
如在此所指的一“通道”係為一差動對訊號。該第一接觸體202可為由圓形虛線210所示的一第一對接觸體中的其中一接觸體,其用以相對於彼此通訊差動訊號。該第二接觸體204可為由圓形虛線210所示的一第二對接觸體中的其中一接觸體,其用以相對於彼此通訊差動訊號。
換句話說,第一對接觸體210與每一第二對接觸體212中每一者可為一差動對接觸體。舉例以說,該第一對接觸體210可相關聯於通道“A”,其經組配以通訊資料訊號A-以及A+。同樣地,該第二對接觸體212可相關聯於通道“B”,其經組配以通訊資料訊號B-以及B+。
串擾可在該第一通道與該第二通道之間產生。該串擾可基於在該第一垂直導體206至該第二垂直導體208的附近而產生。在一些實施例中,該串擾係基於在該第一垂直導體206至該第二垂直導體208的附近,而在該第一垂直導體206與該第二垂直導體208之間產生。
該電容耦合器(capacitive coupler)200係設置在該第一接觸體202與該第二接觸體204間。藉由引入如產生的串擾之具有一相反極性的串擾,該電容耦合器200可經組配以消滅該第一垂直導體206與該第二垂直導體208之間產生的串擾。如圖2所示,該第一垂直導體206產生如方形虛線209所指示的一不需要的串擾”A”,其具有一第一極性,如正極性。該電容耦合器200可引入如方形虛線211所指示
的該訊號“B”,其在該第二接觸體204具有與該第一極性相反的一第二極性,如負極性。引入具有一相反極性之一串擾至該第二接觸體204可減少該第一垂直導體206與該第二垂直導體208之間產生之該不需要的串擾。
圖3是一側視圖,表示該封裝體102之一部份包含該第一接觸體200與該第二接觸體204之間的該電容耦合器200。該電容耦合器200可包含設置在該第二接觸體204之上的一導電板301以形成如虛線302所指示的一平行板電容器,其具有該第二接觸體204。在一些實施例中,一介電材料可被包含在該導電板301與該第二接觸體204之間。正如橢圓形虛線214所指示,串擾係在該等垂直導體206、208之間產生。如在216處所示的箭頭,該串擾是從該第一垂直導體206至該第二垂直導體208所提供,反之亦然。該電容耦合器200可經組配以引入串擾來減少或消滅該等垂直導體206、208之間所產生的串擾。藉由該電容耦合器200所引入的串擾,在該第一極性的該第一通道之串擾可減少或消滅具有與該第一極性相反之一第二極性的該第二通道之串擾。
該封裝體102可包含任何合適導電材料所構成的互連體308、310。在該封裝體102中的該等互連體308、310可經組配以提供訊號給額外的接觸體。在一些實施例中,該等互連體308、310可經組配以通訊地耦合至一電子元件(圖未示),諸如一微晶片、一處理器,或其他類似元件。
圖4是一俯視圖,表示該第一接觸體202及該第二接觸體204之間的一電容耦合器200。在一些實施例中,參照上述在圖3中所討論的該第一對接觸體210之該垂直導體206,其可引入一串擾。該串擾可與相關聯於一相鄰接觸體205之一訊號具有相同極性。在此實施例中,如圖3所示,該第二接觸體204不與該第一接觸體202相鄰。為了反轉極性,藉由將該電容耦合器200路由於該第一對接觸體210的一第三接觸體402之上,該第一接觸體202的該電容耦合器200被耦合至該第二接觸體204。相應地,該第一對接觸體210之該第二接觸體402的一電容耦合器201被耦合至該相鄰接觸體205而非該第三接觸體204。
圖5是一方塊圖,表示用以減少接觸體之間的串擾的一印刷電路板之一製造方法500。在方塊502處,該方法500可包含形成在一第一垂直導體上的一第一接觸體。在方塊504處,該方法500可包含形成在一第二垂直導體上的一第二接觸體。在方塊506處,該方法500可包含形成該第一接觸體與該第二接觸體之間的一電容耦合器,其中該電容耦合器用於在該第二垂直導體處消滅從該第一垂直導體所接收到的串擾。
該第一接觸體及該第二接觸體可相關聯於相對於彼此相反的極性。舉例來說,該第一接觸體可相關聯於一第一極性,且該第二接觸體可相關聯於與該第一極性相反的一第二極性。該電容耦合器係形成以產生一導電耦合
至該第一接觸體及形成一電容耦合至該第二接觸體。該電容耦合器可包含設置在該第二接觸體之上的一導電板以形成一平行板電容器。該電容耦合器可引入該第一及第二接觸體之間的串擾以減少或消滅該第一垂直導體及該該第二垂直導體之間的串擾。
在一些實施例中,該方法500可包含形成在該第一垂直導體上的一第三接觸體。在此實施例中,該第一接觸體及該第三接觸體均相關聯於一第一通道。該第一及第三接觸體可經組配以傳遞相對於彼此的差動訊號。在一些實施例中,當該第一及該第二接觸體彼此不相鄰,該方法500可包含形成該第三接觸體上之一路由。
在一些實施例中,該方法500可包含形成該第二垂直導體上的一第四接觸體,其中該第二接觸體及該第四接觸體均相關聯於一第二通道。在此實施例中,該第二及第四接觸體可經組配以傳遞相對於彼此的差動訊號。
一實施例指的是一個實施例或範例。在本說明書中所引用的「一實施例」、「一個實施例」、「一些實施例」、「不同實施例」、或「其他實施例」意味著與實施例中所描述的特定特徵,結構或特性相關聯者,係被包括在至少一些實施例中,但不一定為本發明的所有實施例。各種表現「一實施例」、「一個實施例」、或「一些實施例」不一定都指相同的實施例。
並非所有在此所描述及說明的組件、特徵、結
構、特性等皆需要被包括在一特定實施例或該等實施例中。假如說明書陳述的一組件、特徵、結構、或特性「可」、「可能」、「能夠」、或「可以」被包括,舉例來說,不需要包括特定的組件、特徵、結構、或特性。假設說明書或申請專利範圍指的是「一附加的」元件,這並不排除有一個以上的附加元件。
值得注意的是,雖然已描述一些實施例在參照特定的實現,根據一些實施例,其他實施方式也是可能的。此外,在此透過圖式或描述所揭露之該電路元件的排列或順序或其他特徵不需要以揭露和描述特定方式而安排。根據一些實施例,許多其他的安排也是可能的。
在一圖式中所示的每一系統,在某些情況下,元件可具有相同的參考編號或不同的參考編號,以表示該等元件可以是不同或類似的。然而,一個元件可有足以具有不同實現的彈性,且與在此揭示或描述的部分或全部的系統工作。在圖式中所示的各種元件可以是相同的或不同的。哪一個被稱為第一元件和第二元件是任意的。
但應理解的是,在上述實施例的細節可以在一個或多個實施例中的任何地方使用。例如,上述所描述的計算裝置之所有可選特徵相對於在此所描述的任何方法或電腦可讀媒體係可被實現。此外,雖然流程圖及/或狀態圖在此已被使用來描述實施例,本發明並不限於在此之此等圖式或相應的實施例。舉例來說,流程不需通過每一個描述
框或狀態、或與在此所描述和說明者具有完全相同的順序。
本發明並不限於在此所列出的特定細節。事實上,具有受益於本揭示的本領域中的技術人員將會理解,自前面的描述和附圖,在本發明的範圍內可以進行許多其它的變化。因此,下面的申請專利範圍,包括所有的修改且其定義本發明的範圍。
500‧‧‧方法
502、504、506‧‧‧方塊
Claims (20)
- 一種裝置,包含:耦合至一第一垂直導體的一第一接觸體;耦合至一第二垂直導體的一第二接觸體;以及介於該第一接觸體及該第二接觸體之間的一電容耦合器,其中該電容耦合器用於在該第二垂直導體處消滅從該第一垂直導體所接收到的串擾。
- 如請求項1所述的裝置,其中該第一接觸體相關聯於一第一通道,且其中該第一接觸體為一第一對接觸體中的其中一接觸體,其用以傳遞相對於彼此的差動訊號。
- 如請求項2所述的裝置,其中該第二接觸體相關聯於一第二通道,且其中該第二接觸體為一第二對接觸體中的其中一接觸體,其用以傳遞相對於彼此的差動訊號。
- 如請求項2所述的裝置,其中該電容耦合器於一第三接觸體上路由,其中該第三接觸體為該第一對接觸體之一構件。
- 如請求項1所述的裝置,其中該第一垂直導體及該第二垂直導體均相關聯於一第一串擾極性,且介於該第一接觸體及該第二接觸體之間的該電容耦合器係相關聯於相反於該第一串擾極性之一第二串擾極性。
- 如請求項3所述的裝置,其中該電容耦合器係導電地耦合至該第一接觸體,及電容地耦合至該第二接觸 體。
- 如請求項1所述的裝置,其中該電容耦合器包括設置在該第二接觸體之上並與該第二接觸體形成一平行板電容器的一導電板。
- 一種印刷電路板,包含:一第一差動對接觸體之一第一接觸體;一第二差動對接觸體之一第二接觸體;以及一耦合器,介於該第一接觸體及該第二接觸體之間,並用以減少該第一差動對及該第二差動對之間的串擾。
- 如請求項8所述的印刷電路板,包含:一第一垂直導體,通訊地耦合至該第一接觸體並延伸入該印刷電路板;以及一第二垂直導體,通訊地耦合至該第一接觸體並延伸入該印刷電路板,其中該第一垂直導體及該第二垂直導體致能該串擾。
- 如請求項9所述的印刷電路板,其中該第一垂直導體以及該第二垂直導體相關聯於一第一串擾極性,且介於該第一接觸體及該第二接觸體之間的電容耦合器係相關聯於相反於該第一串擾極性之一第二串擾極性。
- 如請求項8所述的印刷電路板,其中介於該第一接觸體及該第二接觸體之間的該耦合器係為一電容耦合器,其包括設置在該第二接觸體之上並與該第二接觸體形成一平行板電容器的一導電板。
- 如請求項8所述的印刷電路板,其中該第一通道是在一第一電路中且該第二通道是在一第二電路中。
- 如請求項8所述的印刷電路板,其中該第一接觸體係相鄰於該第二接觸體,且其中該等相鄰的接觸體經組配以在不同的通道中傳遞具有彼此相反的一極性。
- 一種方法,包含:在一第一垂直導體上形成一第一接觸體;在一第二垂直導體上形成一第二接觸體;以及在介於該第一接觸體及該第二接觸體之間形成一電容耦合器,其中該電容耦合器用於在該第二垂直導體處消滅從該第一垂直導體所接收到的串擾。
- 如請求項14所述的方法,該方法包含在一第三垂直導體上形成一第三接觸體,其中該第一接觸體及該第三接觸體均相關聯於一第一通道,且其中該第一接觸體及第三接觸體用以傳遞相對於彼此的差動訊號。
- 如請求項15所述的方法,該方法包含在一第四垂直導體上形成一第四接觸體,其中該第二接觸體及第四接觸體均相關於一第二通道,且其中該第二接觸體及第四接觸體用以傳遞相對於彼此的差動訊號。
- 如請求項15所述的方法,該方法包含當該第一及該第二接觸體彼此不相鄰,在該第三接觸體上形成一路由。
- 如請求項14所述的方法,其中該第一垂直導體及該第二垂直導體均相關聯於一第一串擾極性,且介於該第 一接觸體及該第二接觸體之間的電容耦合器係相關聯於相反於該第一串擾極性之一第二串擾極性。
- 如請求項14所述的方法,其中該電容耦合器形成一導電耦合至該第一接觸體及形成一電容耦合至該第二接觸體。
- 如請求項14所述的方法,其中該電容耦合器包括設置在該第二接觸體之上並與該第二接觸體形成一平行板電容器的一導電板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/725,556 US9113555B2 (en) | 2012-12-21 | 2012-12-21 | Apparatus for differential far-end crosstalk reduction |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201436658A true TW201436658A (zh) | 2014-09-16 |
TWI587754B TWI587754B (zh) | 2017-06-11 |
Family
ID=50975129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102142978A TWI587754B (zh) | 2012-12-21 | 2013-11-26 | 用於差動遠端串擾減少之裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9113555B2 (zh) |
CN (1) | CN104838487B (zh) |
TW (1) | TWI587754B (zh) |
WO (1) | WO2014099793A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9113555B2 (en) | 2012-12-21 | 2015-08-18 | Intel Corporation | Apparatus for differential far-end crosstalk reduction |
US10317932B2 (en) * | 2016-07-02 | 2019-06-11 | Intel Corporation | Capacitive structures for crosstalk reduction |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203470A (ja) | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
US6507495B1 (en) * | 2000-06-28 | 2003-01-14 | Dell Products L.P. | Three-dimensional technique for improving the EMC characteristics of a printed circuit board |
US6784531B2 (en) | 2002-06-13 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Power distribution plane layout for VLSI packages |
US7038917B2 (en) * | 2002-12-27 | 2006-05-02 | Vlt, Inc. | Low loss, high density array interconnection |
KR20040058583A (ko) | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동장치 및 구동방법 |
US7335976B2 (en) * | 2005-05-25 | 2008-02-26 | International Business Machines Corporation | Crosstalk reduction in electrical interconnects using differential signaling |
US7538438B2 (en) * | 2005-06-30 | 2009-05-26 | Sandisk Corporation | Substrate warpage control and continuous electrical enhancement |
US20070275607A1 (en) * | 2006-05-04 | 2007-11-29 | Kwark Young H | Compensation for far end crosstalk in data buses |
TWI449183B (zh) * | 2007-06-13 | 2014-08-11 | Schott Solar Ag | 半導體元件及製造金屬半導體接點之方法 |
US8288657B2 (en) | 2009-10-12 | 2012-10-16 | International Business Machines Corporation | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules |
JP5209075B2 (ja) * | 2010-05-21 | 2013-06-12 | 有限会社 ナプラ | 電子デバイス及びその製造方法 |
TWI415560B (zh) * | 2011-01-24 | 2013-11-11 | Univ Nat Taiwan | 降低電磁輻射的結構與方法,以及電性物件與其製造方法 |
US9113555B2 (en) | 2012-12-21 | 2015-08-18 | Intel Corporation | Apparatus for differential far-end crosstalk reduction |
-
2012
- 2012-12-21 US US13/725,556 patent/US9113555B2/en not_active Expired - Fee Related
-
2013
- 2013-11-26 TW TW102142978A patent/TWI587754B/zh active
- 2013-12-16 WO PCT/US2013/075408 patent/WO2014099793A1/en active Application Filing
- 2013-12-16 CN CN201380061010.XA patent/CN104838487B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI587754B (zh) | 2017-06-11 |
WO2014099793A1 (en) | 2014-06-26 |
CN104838487A (zh) | 2015-08-12 |
US9113555B2 (en) | 2015-08-18 |
CN104838487B (zh) | 2017-12-05 |
US20140179162A1 (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830221B2 (en) | Coupling cancellation scheme | |
JP6543415B2 (ja) | アダプタを有するコネクタシステム | |
US7245503B2 (en) | Circuit board having signal lines adapted to transmit high speed signals | |
US8083546B2 (en) | Electric connector and electric assembly | |
US10244629B1 (en) | Printed circuit board including multi-diameter vias | |
JP2014529201A5 (zh) | ||
US10468830B2 (en) | Paddle card and plug-cable assembly | |
EP2988581A1 (en) | Chip heat dissipation structure and terminal device | |
CN106855847B (zh) | 多插槽的插入式卡 | |
US9069910B2 (en) | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels | |
TW201812761A (zh) | 於垂直電連接中提供交互電容之電路及方法 | |
TWI587754B (zh) | 用於差動遠端串擾減少之裝置 | |
TWI559118B (zh) | Electrical signal transmission extension device and the motherboard assembly structure | |
US9924595B2 (en) | Cable for alternative interconnect attachement | |
US9949381B2 (en) | Electronic device with at least one impedance-compensating inductor and related methods | |
KR102295106B1 (ko) | 인쇄회로기판 | |
TWI526124B (zh) | 降低單端訊號中遠端串音之方法及裝置 | |
KR101050876B1 (ko) | 연성인쇄회로기판의 제조방법 및 그 연성인쇄회로기판 | |
KR20160055460A (ko) | 배선 기판 | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
KR20150125532A (ko) | 배선 기판 | |
JP5068895B2 (ja) | 高速インタフェース用コネクタ | |
TWI578863B (zh) | 印刷電路板結構 | |
US20110204507A1 (en) | Two-shelf interconnect | |
US20130342984A1 (en) | Electronic module with connector and electronic device using same |