CN100533664C - 薄膜晶体管及其制造方法、有源矩阵器件及其制造方法 - Google Patents
薄膜晶体管及其制造方法、有源矩阵器件及其制造方法 Download PDFInfo
- Publication number
- CN100533664C CN100533664C CNB018006108A CN01800610A CN100533664C CN 100533664 C CN100533664 C CN 100533664C CN B018006108 A CNB018006108 A CN B018006108A CN 01800610 A CN01800610 A CN 01800610A CN 100533664 C CN100533664 C CN 100533664C
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- paper tinsel
- crystallization
- layer
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000011159 matrix material Substances 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000002425 crystallisation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 230000008025 crystallization Effects 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 8
- 239000011888 foil Substances 0.000 abstract 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
公开了一种制造TFT(10)的方法，该TFT包括由半导体层(4)形成的半导体沟道(6)连接的源(8)和漏极(8``)、栅绝缘层(7)和栅电极(8`)。该方法包括步骤：在支撑衬底(1)上提供包括促进晶化的材料(CEM)的箔并淀积半导体层(4)；加热半导体层(4)，以致使半导体层(4)从暴露于箔(2)的CEM的区域结晶。该方法可以进一步包括在箔(2)和半导体层(4)之间提供布图的阻挡层(3)的步骤，其中半导体层(4)从通过阻挡层(3)中的通孔暴露于箔(2)的CEM的区域结晶。同样公开了由相同方法制造的一种TFT(10)和有源矩阵器件(20)，该有源矩阵器件(20)包括有源元件(22)的行和列阵列，其中每个元件(22)与这种TFT(10)相关，该TFT连接到相应的行(24)和列(23)导体。
Description
技术领域
本发明涉及一种制造薄膜晶体管(TFT)的方法和使用该方法制造的TFT该晶体管具有一个由硅薄膜形成的晶体的半导体沟道，该硅薄膜采用促进结晶的材料(CEM)已结晶形成。本发明进一步涉及一种有源矩阵器件，特别是一种有源矩阵液晶显示器(AMLCD)，该液晶显示器包括有源元件的行和列阵列，其中通过与相应的行和列导体连接，每个元件同这种TFT相关。
背景技术
常规地，通过在绝缘衬底上淀积非晶硅(a-Si)薄膜，并通过将其暴露在高温、延长的时间间隔下，典型为超过600、超过24小时，使a-Si薄膜结晶，就制造出TFT中采用的多晶硅(poly-Si)结晶硅薄膜。
作为一种选择，美国(US)专利5147826公开了一种晶化a-Si膜的低温方法。该方法包括在a-Si膜上淀积CEM例如镍的薄膜，并且在比没有CEM的薄膜时产生晶体生长所需温度以下的温度进行薄膜退火的步骤。在低于600℃的温度下CEM促进晶体的生长并提供比其它条件发生的更快的晶体生长。例如，采用US专利5147826的方法的典型退火可以在大约550℃进行10小时退火。这表明在非CEM方法上的改进至少有两个原因：首先，它能采用低价格无碱的玻璃衬底如硼硅玻璃，其通常能在600℃或更高的温度下承受玻璃挤压和翘曲；其次，当退火周期减少时，制造产量率提高，因此可以减少相应的制造成本。
在这种方法的进一步的改进中，US专利5543352公开了通过采用激光辐照薄膜提高最终的结晶度。不希望受任何理论的限制，相信这种效果是熔化高度定向{111}的晶体硅晶粒之间的晶粒边界并改善它们以致产生原子间的连续的晶粒边界。作为连续的晶粒硅的合成的晶体结构已是现有技术。将在此后一同参考两篇US专利5147826和US专利5543352。
在只讨论a-Si暴露于CEM的(方法)中，通过提供CEM到已淀积的a-Si薄膜或通过首先淀积CEM然后在其上淀积a-Si，两者的做法是公知的。进一步公知的(方法)是将CEM直接提供a-Si上，例如通过溅射，或利用溶液中溶解的CEM、如在US专利5543352的实施例1中描述的醋酸盐溶液中溶解的镍。在上述实施例中没有应用CEM，提供具有支撑结构的TFT。
从US专利5476810中知道制造包括薄膜电路的电子器件，该薄膜电路采用金属箔作为临时支撑。
发明内容
本发明的一个目的是提供一种制造TFT的方法，其中用于促进晶化的一种CEM的应用可以进一步提高TFT结构的完整性。
因此，根据本发明的第一个方面，提供一种制造薄膜晶体管(TFT)的方法，该薄膜晶体管包括由半导体层形成的半导体沟道连接的源和漏电极、栅绝缘层和栅电极，该方法包括步骤：在支撑衬底上，淀积半导体层和施加包括促进晶化的材料(CEM)的箔；以及加热半导体层，最好使温度不超过600℃，以致从暴露于箔的CEM的区域晶体半导体层。
利用这种方法，箔可以用于提供具有附加结构完整性的TFT。特别是，如果首先在支撑衬底去提供该箔、其后淀积半导体层，则就可能在箔和支撑衬底之间的界面处从支撑衬底去除包含箔的TFT结构。因此箔可以随意地用选择的支撑层代替，例如，柔性塑料层。
通过附加箔，意思是在柔性材料薄片的支撑衬底上施加箔，该衬底可以例如在施加箔之前被放置在一个卷轴上。同样，包含CEM的箔包括具有整个分布有CEM粒子的箔、具有连续或不连续CEM涂层的箔或除了杂质之外基本上完全由CEM组成的箔。
该方法进一步包括提供在箔和半导体层之间布图的阻挡层的步骤，其中从通过阻挡层中的通孔暴露于该箔的CEM的区域晶化半导体层。特别是，可以形成阻挡层，该阻挡层为箔的金属氧化物，或分开淀积例如通过等离子体CVD淀积的硅氧化物层。
阻挡层的利用可以防止a-Si薄膜过度暴露于CEM上，这种过度暴露将降低晶体质量并有害地影响完成的TFT的电特性。例如，当CEM是金属，因而它就是导体，这种过度暴露就导致完成的TFT中的不希望的漏电流。
从通过在阻挡层中的通孔暴露于箔的CEM的半导体层的区域，可以横向产生进一步的的晶体生长，尽管半导体层延伸到由阻挡层防止CEM进入的区域。这种横向晶化区域典型地包含比暴露于CEM的区域更高质量的结晶体。
因此，在这种横向结晶发生处，在晶化形成半导体沟道之后就可以腐蚀半导体层，因此可以腐蚀去除通过阻挡层中的通孔暴露于箔的CEM的半导体层的区域，例如只保留高质量的横向结晶区。
根据本发明第一个方面还提供一种薄膜晶体管(TFT)，该TFT包括由半导体沟道连接的源和漏电极、栅绝缘层和栅电极。所有层设置在包括促进晶化的材料(CEM)的箔上。
根据本发明的第二个方面，提供一种有源矩阵器件，该有源矩阵器件包括有源元件的行和列阵列，其中每个元件与前述类型的开关TFT连接并连接到相应的行和列导体。
根据本发明的第二个方面还提供一种有源矩阵器件，该有源矩阵器件包括有源元件的行和列阵列，其中每个元件包括连接到相应的行和列导体的开关TFT，所有元件设置在包括促进晶化的材料(CEM)的箔上。
根据本发明的第二个方面提供一种制造有源矩阵器件的方法，该有源矩阵器件包括有源元件的行和列阵列，其中每个元件与开关TFT连接，该TFT包括由半导体沟道连接的源和漏电极、栅绝缘层和栅电极，并连接到相应的行和列导体。该方法包括以下步骤：将半导体层暴露到促进晶化的材料以致从暴露于CEM的区域结晶半导体层，然后形成半导体沟道；在有源元件阵列每侧提供塑性的、完全柔性的支撑衬底。
根据本发明的制造TFT的方法和由该方法制造的结合TFT的AMLCD将在此只利用实例并参照以下的附图进行描述。
附图说明
图1A-1D说明根据本发明的一种制造TFT结构的方法；
图2显示通过图1A-1D中说明的方法制造的结合TFT的AMLCD的简图。
图3A-3C说明基于图1A-1D中说明的方法，制造TFT结构的另一种方法。
具体实施方式
参考图1A-1D，根据本发明制造TFT的方法将在此后进行描述。
在硼硅玻璃被底1例如Corning公司的No1737上，从卷带提供250μm厚度的镍箔2到该衬底。然后，利用等离子体CVD，在镍箔的顶表面淀积氧化硅薄膜3，薄膜厚度在50nm至几百nm之间，说明为180nm(1800埃)，并利用常规掩膜蚀刻技术布图。然后，同样通过等离子体CVD，在氧化硅薄膜的顶表面淀积厚度为30nm至300nm(30至3000埃)之间的a-Si薄膜4，并根据常规的半导体掺杂技术如图1B中的箭头所示掺杂该a-Si薄膜4。然后将完成后的结构在炉中退火，因而将该结构加热到500℃和550℃之间的温度、时间为10小时。
在炉中退火期间，a-Si薄膜4的结晶方式如图1C中所示。区间4′中，通过氧化硅薄膜3中的通孔，a-Si薄膜暴露于镍，从镍箔2和硅薄膜4′之间的界面向上产生初始结晶。然后，多晶生长从初始结晶区4′在硅薄膜的区间4″之上横向延伸，因而就防止了硅薄膜的区间4″受到镍箔2的影响，即术语“横向结晶”。任选地，在炉中退火后，为了进一步提高硅膜的结晶度，用在US专利5543352中所述的方式辐照薄膜，理想的结果是连续的晶粒硅。
硅薄膜4一旦结晶，就利用常规掩膜刻蚀技术刻蚀硅薄膜4形成器件岛6；利用等离子体CVD淀积氧化硅栅绝缘层并布图形成栅绝缘层7；设置金属源电极8，栅极8′，漏电极8″，结果形成图1D中所示的TFT结构10。
参照图2，示意地示出了图1A-1D中说明的方法制造的结合TFT的AMLCD。AMLCD20包括由相同图象元件22的m行(1至m)和n列(1至n)组成的显示区21。实际中为了简明起见，只示出几个图象元件，显示区中的总的图象元件数量(m×n)可以是200000或更多。每个图象元件22具有图象电极27并与利用图1A-1D中说明的方法制造的类型的开关TFT10相关，并用于控制数据信号电压施加于图象电极。开关TFT具有常规的工作特性、每个与它们相关的图象元件相邻设置、它们各自的漏极连接到图象电极。与图象元件的一列相关的所有开关TFT要的源极连接到一组平行列导体23的相应一个，与图象元件的一行相关的所有开关TFT的源极连接到一组平行列导体23的相应一个，与图象元件的一行相关的所有开关TFT的栅极连接到一组平行行导体24的相应一个。通过栅信号控制TFT，通过由外围的行驱动电路25经过行导体将栅信号提供到显示区21。类似的，在相同的列中的与图象元件相关的TFT提供用于图象电极的数据信号电压，该数据信号电压同样由外围列驱动电路26提供到显示板。当然，这种AMLCD图象元件的结构和工作是公知的，因此在此将不再进行进一步的详细说明。
如上所述，利用箔2可以提供具有充分结构完整性的TFT以致能从下衬底1移去箔和TFT结构。这种选择说明在图3A-3C中，其中通过图1A-1D中(为了方便图3A与图1D重复)说明的方法制造的TFT结构被上支撑衬底11覆盖。在AMLCD的情况下，这将包括例如彩色和偏振滤波器层、液晶材料、隔板和物理保护层，然而，为了清楚，这些元件的详述省略。
如图3C所示，一旦放置上衬底11，TFT结构就可以与下衬底1脱离，蚀刻去除镍箔2并在镍箔位置处提供下衬底12。上衬底和选择的下衬底可以由柔性塑料材料组成，根本发明所知，以前还不能实现利用低温CEM促进晶化的方法制造这种器件。
对本领域普通技术人员来讲，用于实际制造薄膜晶体管和结合该晶体管的有源矩阵器件的特殊考虑将很明显，根据本发明的存在于晶体管的设计中的考虑同样可以应用于晶体管的设计。合适的精确工艺条件并不在本篇中描述，而是本领域普通技术人员的常规设计程序。同样，镍可能是CEM的应用中最广泛的，其它CEM包括铁、钴、铂、钯。
最近，描述在US专利5147826和US专利5543352中的大量的低温晶化工艺的研究和开发已经被运用和出版在最近的专利申请和专利文件中，涉及单独的方法非常多。本领域技术人员存取现代的专利数据和提取这种信息，例如参照US专利5147826和US专利5543352，并应用本发明的这些专利的教导，TFT的制造对本领域技术人员是相对简单的工作。
Claims (11)
1.一种制造薄膜晶体管的方法，该薄膜晶体管包括由半导体层形成的半导体沟道连接的源和漏电极、栅绝缘层和栅电极，该方法包括步骤：
在支撑衬底上淀积半导体层并提供包含促进结晶的材料的一种箔；以及
加热半导体层，以致使半导体层从暴露于箔的促进结晶的材料的区域结晶，其特征在于，首先在支撑衬底上提供箔，然后淀积半导体层，并且所述方法进一步包括在箔和半导体层之间提供布图的阻挡层的步骤，半导体层通过阻挡层中的通孔暴露于箔的促进结晶的材料的区域结晶。
2.根据权利要求1的方法，其特征在于，阻挡层由箔的金属氧化物形成。
3.根据权利要求1的方法，其特征在于，阻挡层是氧化硅。
4.根据权利要求1的方法，其特征在于，从通过阻挡层中的通孔暴露于箔的促进结晶的材料的半导体层区域，产生进一步的横向晶体生长，尽管半导体层延伸到由阻挡层防止促进结晶的材料进入的其它区域。
5.根据权利要求1的方法，其特征在于，在晶化后蚀刻半导体层形成半导体沟道，蚀刻去除通过在阻挡层中的通孔暴露于箔的促进结晶的材料的半导体层区域。
6.根据权利要求1的方法，其特征在于，箔基本上完全由促进结晶的材料组成。
7.根据权利要求1的方法，进一步包括从衬底去除包含箔的薄膜晶体管结构的步骤。
8.根据权利要求7的方法，进一步包括从薄膜晶体管结构去除箔并用相应的支撑层替代的步骤。
9.根据权利要求1的方法，其特征在于，将半导体层加热到不超过600℃的温度。
10.一种制造有源矩阵器件的方法，该有源矩阵器件包括有源元件的行和列阵列，其特征在于，每个元件与元件薄膜晶体管相连接，该薄膜晶体管包括由半导体沟道相连的源和漏电极、栅绝缘层和栅电极、并连接到相应的行和列导体，该方法包括步骤：
将半导体层暴露于促进结晶的材料，以致使半导体层从暴露于促进结晶的材料的区域结晶，并形成半导体沟道；以及
在有源元件阵列的任一侧设置塑料支撑衬底，
其特征在于，首先在支撑衬底上提供箔，然后淀积半导体层，并且所述方法进一步包括在箔和半导体层之间提供布图的阻挡层的步骤，半导体层通过阻挡层中的通孔暴露于箔的促进结晶的材料的区域结晶。
11.根据权利要求10的方法，其特征在于，塑料支撑衬底是柔性的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0006958.3A GB0006958D0 (en) | 2000-03-23 | 2000-03-23 | Method of manufacturing a transistor |
| GB0006958.3 | 2000-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1365514A CN1365514A (zh) | 2002-08-21 |
| CN100533664C true CN100533664C (zh) | 2009-08-26 |
Family
ID=9888204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018006108A Expired - Fee Related CN100533664C (zh) | 2000-03-23 | 2001-03-13 | 薄膜晶体管及其制造方法、有源矩阵器件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6566179B2 (zh) |
| EP (1) | EP1214736A1 (zh) |
| JP (1) | JP2003528460A (zh) |
| KR (1) | KR100756971B1 (zh) |
| CN (1) | CN100533664C (zh) |
| GB (1) | GB0006958D0 (zh) |
| WO (1) | WO2001071783A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770518B2 (en) * | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| TW564471B (en) * | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| JP4626796B2 (ja) * | 2002-10-09 | 2011-02-09 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電子機器 |
| KR100611224B1 (ko) * | 2003-11-22 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법 |
| KR100600874B1 (ko) | 2004-06-09 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JP2791635B2 (ja) * | 1993-12-24 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH0786304A (ja) * | 1993-06-25 | 1995-03-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| TW295703B (zh) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| TW264575B (zh) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3562590B2 (ja) | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| GB9401770D0 (en) * | 1994-01-31 | 1994-03-23 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuits |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JPH08148425A (ja) * | 1994-11-22 | 1996-06-07 | Sharp Corp | 半導体装置およびその製造方法 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| JP3116085B2 (ja) * | 1997-09-16 | 2000-12-11 | 東京農工大学長 | 半導体素子形成法 |
-
2000
- 2000-03-23 GB GBGB0006958.3A patent/GB0006958D0/en not_active Ceased
-
2001
- 2001-03-13 EP EP01933692A patent/EP1214736A1/en not_active Withdrawn
- 2001-03-13 CN CNB018006108A patent/CN100533664C/zh not_active Expired - Fee Related
- 2001-03-13 KR KR1020017014861A patent/KR100756971B1/ko not_active IP Right Cessation
- 2001-03-13 WO PCT/EP2001/002823 patent/WO2001071783A1/en active Application Filing
- 2001-03-13 JP JP2001569865A patent/JP2003528460A/ja active Pending
- 2001-03-21 US US09/814,390 patent/US6566179B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010024866A1 (en) | 2001-09-27 |
| WO2001071783A1 (en) | 2001-09-27 |
| JP2003528460A (ja) | 2003-09-24 |
| CN1365514A (zh) | 2002-08-21 |
| EP1214736A1 (en) | 2002-06-19 |
| GB0006958D0 (en) | 2000-05-10 |
| US6566179B2 (en) | 2003-05-20 |
| KR20020009618A (ko) | 2002-02-01 |
| KR100756971B1 (ko) | 2007-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410373B1 (en) | Method of forming polysilicon thin film transistor structure | |
| US6500736B2 (en) | Crystallization method of amorphous silicon | |
| TW527732B (en) | Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks | |
| US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| CN100533664C (zh) | 薄膜晶体管及其制造方法、有源矩阵器件及其制造方法 | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| CN100361271C (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| JP2003517203A (ja) | トランジスタの製造方法 | |
| JPH06267978A (ja) | 薄膜トランジスタおよびその作製方法 | |
| US20060033854A1 (en) | Liquid crystal display device and fabrication method thereof | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| TW406434B (en) | Thin film transistor and manufacturing method thereof | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| CN1327478C (zh) | 一种利用激光结晶工艺制作薄膜晶体管的方法 | |
| KR100749872B1 (ko) | 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JP3300335B2 (ja) | ディスプレイ | |
| JPH11111999A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0888174A (ja) | 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置 | |
| JPH0338751B2 (zh) | ||
| JP3476763B2 (ja) | アクティブマトリクス装置 | |
| JPH06342172A (ja) | 透明電極を備えた光学装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: TONGBAO HONG KONG CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070406 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070406 Address after: Floor two, PHILPS tower, 5 East Science Avenue, Sha Tin, Hongkong Science Park, Hongkong Applicant after: Tpo Hong Kong Holding Ltd. Address before: Holland Ian Deho Finn Applicant before: Koninklike Philips Electronics N. V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090826 Termination date: 20160313 |