CN100518442C - 布线方法及系统 - Google Patents
布线方法及系统 Download PDFInfo
- Publication number
- CN100518442C CN100518442C CNB2006101062852A CN200610106285A CN100518442C CN 100518442 C CN100518442 C CN 100518442C CN B2006101062852 A CNB2006101062852 A CN B2006101062852A CN 200610106285 A CN200610106285 A CN 200610106285A CN 100518442 C CN100518442 C CN 100518442C
- Authority
- CN
- China
- Prior art keywords
- wiring
- hole
- circuit
- pad
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种布线方法及系统,是用以于一电路板上布设具多焊盘(Pad)、通孔(Via)以及线路(Trace)的电路图案(pattern),其中,该电路图案是预设有布线规则;该布线方法主要是先依据该布线规则,设置该通孔于同一基准线上,并令该通孔与相对应的焊盘距离皆为等长,再依据该电路图案上的线路布设状况及该布线规则,调整该线路的位置,且相对地于该基准线上调整该通孔的位置,由此不仅可提供灵活度较佳的布线空间,相对地更可增加布线空间。
Description
技术领域
本发明是涉及一种布线方法及系统,更详而言之,是涉及一种应用于布设在电路板上的球状矩阵排列(Ball Grid Array,BGA)布线区域的电路图案(pattern)的布线方法及系统。
背景技术
一般,需对印刷电路板进行布线设计以使设于该印刷电路板的各元件电性连结并发挥功能。以笔记型电脑的电路板为例,其尺寸因应电子装置的微型化趋势而越来越小,随之于该电路板上可进行布线的空间即十分有限,特别地,是对于电路板的球状矩阵排列(Ball GridArray,BGA)的布线区域而言,欲在如此狭小的空间内进行布线设计,难度可想而知。目前,于现有的布线(Layout)设计中,电子工程师是通过各类布线软件程序(例如Protel软件)来完成,一般是依据例如通孔/焊盘(Via/Pad)、通孔/线路(Via/Trace)以及线路/线路(Trace/Trace)等最小间距要求的布线规则及布线状况,于该BGA的布线区域上进行通孔(Via)设置及走线(Trace)布设。
但是,上述布线作法中,除了须符合布线规则的最小间距要求之外,并未对通孔的设置位置及数量进行规定,故往往会发生如后的情形:因缺乏合理及系统性地布局,通孔的数量繁杂且无一定的设置规律,较杂乱无序,相对地,布线的空间利用度较低,因而会使得可布线的空间受到限制,导致布线密度较低。
同时,因通孔的繁杂且无序,若需要对现有的布线进行调整,势必需依据布线状况对各通孔重新调整所设置的位置,而该重新设置的工作量与所涉及的通孔数量及位置等密切相关,如此一来,无疑大幅地增加了工作量、进而影响布线效率。
此外,上述布线设计中,通孔的设定位置比较杂散与凌乱,而,设定数量也没有较系统地规定,故各通孔整齐性较差,更影响了电路图案的美观。
因此,如何克服上述背景技术的缺点,进而提供一种性能优越的布线方法以提供灵活度较佳的布线空间并增加可布线空间,从而提高设计效率且降低成本,同时,更可提升通孔的整齐性及美观度,实为目前所欲解决的问题。
发明内容
鉴于上述现有技术的缺点,本发明的主要目的是在于提供一种布线方法及系统,从而提供灵活度较佳的布线空间并增加可布线空间。
本发明的另一目的是在于提供一种布线方法及系统,从而提高布线效率及降低成本。
本发明的再一目的是在于提供一种布线方法及系统,从而使通孔整齐有序,提升美观度。
为达上述主要目的及其他目的,本发明揭露一种布线方法,是用以于一电路板上布设具多焊盘(Pad)、通孔(Via)以及线路(Trace)的电路图案,其中,该电路图案预设有布线规则,该布线方法包括:依据该布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长;以及依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔的位置。
于本发明的一实施例中,前述该布线方法中的电路板是具球状矩阵排列(Ball Grid Array,BGA)的布线区域。
该布线规则是至少包括该通孔与焊盘之间及通孔与线路之间必须符合最小间距的要求,且线路间也必须符合最小间距的要求。
对应上揭的布线方法,本发明复揭露一种布线系统,是用以于一电路板上布设具多焊盘(Pad)、通孔(Via)以及线路(Trace)的电路图案,其中,该电路图案是预设有布线规则,该布线系统是包括:用以依据该布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长的设置模块;以及用以依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔位置的调整模块。
综上所述,通过本发明的布线方法,是依据布线规则及线路布设状况,周详考虑到通孔与走线、通孔与焊盘及线路间的最小间距要求,调整通孔的位置从而提供灵活度较佳的布线空间并增加可布线空间,相对地,更提高了布线效率并降低成本,又可提升该多通孔的整齐性及美观度,以达前述的所有目的。
附图说明
图1是显示本发明的布线方法的较佳实施例的流程示意图;
图2是显示本发明的布线系统的较佳实施例的方块示意图;
图3是显示本发明的布线方法的电子元件结构模型的示意图;以及
图4及图5是显示通过本发明的布线方法的应用实施例。
主要元件符号说明
1布线系统
10设置模块
12调整模块
2电路板
20布线区域
S101~S109步骤
A1、A2、A3、A4、B1、B2、B3、B4焊盘
V1、V2、V3通孔
X1、X2通孔至焊盘的间距
T1、T2、T3走线
r1焊盘的半径
r2通孔的半径
a相邻通孔的间距
V0相邻通孔的连线
w走线的线宽
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。本发明也可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同的观点与应用,在不背离本发明的精神下进行各种修饰与变更。
请参阅图1,其显示本发明的布线方法的较佳实施例的流程示意图。本发明的布线方法应用于一具球状矩阵排列(Ball Grid Array,BGA)的布线区域的电路板,以于该电路板上布设具多焊盘(Pad)、通孔(Via)以及线路(Trace)的电路图案,其中,该电路图案预设有布线规则。于本实施例中,该电路板是应用于例如笔记型电脑、个人随身电脑(Handy Personal Computer,HPC)及手持智能装置等电子装置中,但并不以此为限。如图所示,首先在步骤S101,读取该电路板的各焊盘的位置信息。于本实施例中,该焊盘的数量及焊盘间的间距是因应该BGA的类型而具差异性。随后进至步骤S103。
在步骤S103,依据该布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长。其中,该布线规则是至少包括该通孔与焊盘之间必须符合最小间距的要求,于本实施例中,该通孔与焊盘的最小间距是例如为6密耳(mil);并且,为满足通孔与相对应的焊盘距离等长的要求,于本实施例中,该通孔形成于相邻焊盘的几何中心线上。如此,即可确定该通孔的设置范围。随后进至步骤S105。
在步骤S105,读取该电路图案上的线路布设状况,随后进至步骤S107。
在步骤S107,依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔的位置。其中,该线路规则是至少指该通孔与焊盘之间及该通孔与线路之间必须符合最小间距的要求,且线路间也必须符合最小间距的要求。于本实施例中,该通孔与焊盘之间及该通孔与线路之间的最小间距例如为6密耳(mil),该线路间的最小间距是5密耳(mil)。
再请参阅图2,是本发明的布线系统1的较佳实施例的方块示意图。如图所示,于本实施例中,该布线系统1是应用于一具BGA的布线区域20的电路板2,以供于该电路板2上布设具多焊盘、通孔以及线路的电路图案,该布线系统1包括设置模块10以及调整模块12。
该设置模块10是用以依据该电路板2的BGA布线区域20及布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长。其中,该布线规则是至少包括该通孔与焊盘之间必须符合例如为6mil的最小间距的要求。必该调整模块12是用以依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔的位置。其中,该线路规则是至少包括该通孔与焊盘之间及该通孔与线路之间必须符合例如为6mil的最小间距的要求,且线路间必须符合例如为5mil的最小间距的要求。
通过上述布线方法及系统,是通过将各通孔设置于可令其与相对应的焊盘距离皆为等长的同一基准线上,且依据布线规则及线路布设状况,合理调整线路及对应通孔的位置,以于满足布线规则的最小间距的要求下,尽可能节省布线空间,通过提供灵活度较佳的布线空间并增加可布线空间,从而提高布线效率及降低成本,更可提升该多通孔的整齐性及美观度。
具体实施例:
请参阅图3,其是显示本发明的布线方法的电子元件结构模型的示意图。
于本实施例中,该电路板是具球状矩阵排列(Ball Grid Array,BGA)的布线区域,该布线区域具有多规则排列的焊盘。于本实施例中,是将该通孔设置于同一基准线上,且令该通孔(以V1、V2标示)与相对应的焊盘(以A1、A2标示)距离皆为等长,并依据布线规则的通孔与焊盘所允许的最小间距要求来确定该通孔的位置范围。具体而言,假设布线规则的通孔与焊盘所允许的最小间距是为6密耳(mil),则该通孔V1至焊盘A1及A2的间距X1、X2最小是为6密耳(mil);若焊盘的半径是为r1,通孔的半径是为r2(令焊盘和通孔都为一点,即焊盘的半径r1=0,通孔半径r2=0),焊盘A1与通孔V1的间距为X1,而相邻焊盘的间距为a,即A1至A2的距离=A1至B1的距离=a,此时,该通孔V1至焊盘A1及B1的连线V0的最小间距为:
由此,可确定各通孔的位置范围。
接着,依据相邻通孔V1及V2间的走线的线宽(令该走线的线宽为w)而调整通孔V1及V2的位置。
首先假设通孔V1、V2至焊盘A1、A2的间距各别是为X1及X2,则相邻通孔V1及V2的间距为:
但同时依据该布线规则的通孔与走线所允许的最小间距为6密耳(mil)的要求,则相邻通孔V1及V2走过该线宽的最小间距r2+w1+w+w2+r2|min=2r2+12+w=12+w(令r2=0)。
通过该电子元件的焊盘及通孔的位置数据,应用程序对其进行分析,在满足x1,x2的条件下,自动调整v1孔,v2孔,使其间距离为12+w,以达到走线的最佳尺寸。
请一并参阅图4及图5,其是显示通过本发明的布线方法的应用实施例。
如图所示,多通孔V1、V2及V3是设于对应走线平行的相邻焊盘A1及B1、A2及B2、A3及B3及A4及B4的几何中心线上,且与该通孔V1、V2及V2、V3间各别布设有走线T1及T2。必需注意的是,此时,该多通孔是完全符合布线规则的通孔与焊盘及通孔与走线的最小间距要求。
为有效利用走线空间,且必需符合布线规则的例如通孔/焊盘(Via/Pad)、通孔/线路(Via/Trace)以及线路/线路(Trace/Trace)等最小间距要求,若要求于该走线T2旁还布设一走线T3,则可调整该走线T2及T3的间距,并将该通孔V2及V3以远离走线T2及T3的方向而移动,同时,通孔V1也因受到通孔V2的临近而与通孔V2作同方向的移动调整,从而使焊盘(Pad)、通孔(Via)以及线路(Trace)均符合布线规则的间距要求。
综上所述,本发明的布线方法及系统,是依据布线规则,将各通孔设置于可令其与相对应的焊盘距离皆为等长的同一基准线上,且依据布线规则及线路布设状况,合理调整线路及对应通孔的位置,以于满足布线规则的最小间距的要求下,尽可能节省布线空间,从而提供灵活度较佳的布线空间并增加可布线空间;并由于将通孔的合理设置于与相对应的焊盘距离皆为等长的同一基准线上,便于布线,且相应减少通孔的数量,提高布线效率及降低成本;同时,通过该通孔的设置方式,更可提升该多通孔的整齐性及美观度,相对已解决背景技术的缺点。
上述实施例仅为例示性说明本发明的原理及其功效,而非用于限制本发明,即,本发明事实上仍可作其他改变。因此,任何本领域技术人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求所列。
Claims (4)
1.一种布线方法,是用以于一电路板上布设具多焊盘、通孔以及线路的电路图案,其中,该电路图案是预设有布线规则,该布线方法是包括:
依据该布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长,其中,该布线规则是至少包括该通孔与焊盘之间、该通孔与线路之间以及该电路图案上的线路间必须符合最小间距的要求;以及
依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔的位置。
2.根据权利要求1所述的布线方法,其中,该电路板是具球状矩阵排列的布线区域。
3.一种布线系统,是用以于一电路板上布设具多焊盘、通孔以及线路的电路图案,其中,该电路图案预设有布线规则,该布线系统包括:
设置模块,用以依据该布线规则,设置该通孔于同一基准线上,且令该通孔与相对应的焊盘距离皆为等长,其中,该布线规则是至少包括该通孔与焊盘之间、该通孔与线路之间以及该电路图案上的线路间必须符合最小间距的要求;以及
调整模块,用以依据该电路图案上的线路布设状况以及该布线规则,调整该线路的位置,并相对地于该基准线上调整该通孔的位置。
4.根据权利要求3所述的布线系统,其中,该电路板是具球状矩阵排列的布线区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101062852A CN100518442C (zh) | 2006-07-17 | 2006-07-17 | 布线方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101062852A CN100518442C (zh) | 2006-07-17 | 2006-07-17 | 布线方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101111127A CN101111127A (zh) | 2008-01-23 |
CN100518442C true CN100518442C (zh) | 2009-07-22 |
Family
ID=39042969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101062852A Expired - Fee Related CN100518442C (zh) | 2006-07-17 | 2006-07-17 | 布线方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100518442C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101728351B (zh) * | 2008-10-16 | 2011-07-20 | 英业达股份有限公司 | 接垫布局 |
CN104050328B (zh) * | 2014-06-25 | 2018-10-12 | 上海斐讯数据通信技术有限公司 | 一种pcb保护线布设方法及系统 |
CN105101667B (zh) * | 2015-07-20 | 2017-12-29 | 台安科技(无锡)有限公司 | 一种简易印制线路板过锡炉载具模型的布局布线方法 |
-
2006
- 2006-07-17 CN CNB2006101062852A patent/CN100518442C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101111127A (zh) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319269B2 (en) | Semiconductor device power interconnect striping | |
CN100518442C (zh) | 布线方法及系统 | |
CN101320396A (zh) | 印刷电路板布线处理方法及系统 | |
JP7394495B2 (ja) | 配線設計方法、配線構造、およびフリップチップ | |
CN102017815B (zh) | 印刷电路板及在印刷电路板中排列平面的方法 | |
CN101196763A (zh) | 内存模块插槽的扩充结构 | |
CN112770492B (zh) | 一种高速信号过孔的设计方法、系统及存储介质 | |
CN113435154B (zh) | 一种芯片及其pin出线设计方法 | |
CN101303704B (zh) | 印刷电路板设计方法 | |
CN212628569U (zh) | 一种软硬结合板的覆铜结构 | |
CN100541499C (zh) | 辅助布设蛇形线的系统及方法 | |
CN214671816U (zh) | 内存结构及笔记本电脑 | |
TW200844778A (en) | Method for designing printed circuit board | |
TWI295910B (en) | Layout method and system | |
TWI333162B (zh) | ||
CN200976710Y (zh) | 电路焊接板 | |
JP2021068489A (ja) | 半導体メモリ装置 | |
CN101196940A (zh) | 信号线调整方法 | |
CN213126597U (zh) | 一种改善bga走线性能的pcb结构 | |
CN216387985U (zh) | 一种计算机主板及设备 | |
US20240074055A1 (en) | Substrates with continuous slot vias | |
JP3049339B2 (ja) | バス結合型マルチプロセッサ装置 | |
CN1213640C (zh) | 降低基板上相邻导线间互感的结构 | |
JP2907836B2 (ja) | 半導体集積回路 | |
CN206525019U (zh) | 线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20140717 |
|
EXPY | Termination of patent right or utility model |