CN100507692C - 液晶显示器件及其制造方法 - Google Patents
液晶显示器件及其制造方法 Download PDFInfo
- Publication number
- CN100507692C CN100507692C CNB2006101682041A CN200610168204A CN100507692C CN 100507692 C CN100507692 C CN 100507692C CN B2006101682041 A CNB2006101682041 A CN B2006101682041A CN 200610168204 A CN200610168204 A CN 200610168204A CN 100507692 C CN100507692 C CN 100507692C
- Authority
- CN
- China
- Prior art keywords
- layer
- data line
- light shield
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种通过在半导体层和背光单元之间形成遮光层从而防止半导体层受到激发的液晶显示器件及其制造方法。其中,液晶显示器包括:提供有大量像素区域的基板,像素区域由彼此垂直交叉的大量栅线和数据线限定的;在栅线和数据线交叉处附近形成的薄膜晶体管;在每个像素区域中形成的像素电极;在基板和数据线之间形成的半导体层;向基板下表面发射光线的光源;至少一遮光层,与半导体层重叠、形成于光源和半导体层之间,并与数据线电连接。
Description
本申请要求享有2006年6月19日在韩国递交的韩国专利申请No.P2006-54807的权益,在此将该文件结合进来作为参考。
技术领域
本发明涉及一种液晶显示(LCD)器件,并尤其涉及一种可防止半导体层被激发的LCD器件及其制造方法。
背景技术
通常LCD器件通过用电场控制液晶的透光率的方法显示图像。为此,液晶显示器件包括:LCD面板,提供按阵列结构排列的液晶单元;驱动电路,用来驱动LCD面板;以及背光单元,用来向LCD面板发射光。
LCD面板上设置有薄膜晶体管基板、滤色片基板、衬垫料和液晶层。其中,薄膜晶体管基板和滤色片基板相对设置。同时,提供衬垫料以保持两基板之间的预定的盒间隙并且液晶层形成在两基板之间的盒间隙内。
薄膜晶体管基板包括大量栅线、大量数据线、薄膜晶体管、像素电极和定向层。每根栅线和每根数据线垂直交叉限定单位像素。薄膜晶体管在栅线和数据线的交叉部分附近形成。同时,还按液晶单元形成像素电极,并且像素电极与薄膜晶体管相连。然后,在其上涂覆定向层。这时,栅线和数据线通过使用各焊盘接收到来自驱动电路的信号。薄膜晶体管响应栅线的扫描信号向像素电极提供数据线的像素电压信号。
滤色片基板包括分别提供给各液晶单元的大量滤色片;黑矩阵,用来划分滤色片并防止漏光;公共电极,用于向液晶单元公共地提供参考电压;以及涂覆到其上的定向层。
在薄膜晶体管基板和滤色片基板分别形成后,两基板彼此粘接在一起,并将液晶注入到两基板的盒间隙中,从而最终形成LCD器件。
LCD面板中薄膜晶体管基板是通过多轮掩模步骤以及半导体工艺步骤制造的,从而需要复杂的工序且成本高。为了克服这些问题,有必要减少所使用的掩模的数量。每次掩模步骤包括以下工序:沉积,清洗,光刻,蚀刻,光刻胶剥离以及检查。通常使用五轮掩模形成薄膜晶体管基板。近些年,出现了只需四轮掩模就形成薄膜晶体管基板的方法。
在最近采用四轮掩模的工序中,半导体层和数据线是同时形成的,所以省略了一轮掩模步骤。
在通过采用四轮掩模的工序制造的薄膜晶体管基板中,由于半导体层位于数据线下方,从而产生以下问题。
图1A是以连续模式驱动的背光单元的驱动波长的波形图。图1B是以脉冲模式驱动的背光单元的驱动波长的波形示意图。
如图1A所示,相关技术的背光单元以连续模式驱动。在这种情况下,背光单元连续保持在开启状态下,从而增加了功耗。为了降低功耗,可以脉冲模式驱动背光单元。
如图1B所示,对于背光单元的脉冲模式,驱动背光单元从而使每个预定的时间周期重复开启/关闭状态。在以脉冲模式驱动的背光单元的开启/关闭状态下产生的光电流的作用下,位于LCD面板中数据线部分的半导体层14受到激发,从而变为导体或者绝缘体。
对于采用四轮掩模制造的LCD面板,半导体层的部分大于数据线部分。因此,当背光单元处于开启状态时由于背光单元发出的光产生光电流,从而半导体层变为导体。同样,当背光单元保持在关闭状态时,半导体层为绝缘体。
因此,如果半导体层成为导体,像素电极相对数据线更加接近半导体层,从而在半导体层和像素电极之间产生电容。如果半导体层为绝缘体,在数据线和像素电极之间产生电容。
由于背光单元的开启/关闭频率会导致在半导体层和像素电极之间产生电容;数据信号的驱动频率会导致在数据线和像素电极之间产生电容;由于两种电容的不同,会在显示屏上产生波动的噪声,从而导致图像质量下降。
根据四次掩模工艺的特点,数据区域的半导体层与薄膜晶体管区域的半导体层作为一体形成。因此,如果数据区域的半导体层在光电流作用下成为导体,则薄膜晶体管导通。
根据施加至栅极的电压控制薄膜晶体管的工作。这种情况下,由于光电流的作用,薄膜晶体管会在意想不到的时刻导通。
发明内容
因此,本发明提供了一种LCD器件及其制造方法,其能够基本上避免由现有技术的限制和缺陷引起的一个或多个问题。
本发明的目的在于提供一种通过在半导体层和背光单元之间形成遮光层从而防止半导体层受到激发的LCD及其制造方法。
本发明另外的优点、目的和特征将在以下描述中加以阐述,其中部分特征和优点对于熟悉本领域的普通技术人员来说可以从以下描述中显而易见地看到,或者从本发明的实践中得知。通过在本发明的说明书、权利要求书以及附图中具体指明的结构,本发明的目的和其它优点会得到了解和实现。
为了实现这些目的和其它优点,并根据本发明的目的,如同这里具体和广泛描述,一种LCD器件,包括:提供有大量像素区域的基板,所述像素区域是由垂直交叉的大量栅线和数据线限定的;在栅线和数据线交叉处附近形成的薄膜晶体管;在所述像素区域中形成的像素电极;在所述基板和所述数据线之间形成的半导体层;用于向所述基板下表面发射光线的光源;至少一遮光层,与所述半导体层重叠,在所述光源和所述半导体层之间形成,并与所述数据线电相连。
在本发明的另一方面,一种用于制造LCD器件的方法包括:制备包括大量像素区域的基板;在基板上形成栅线和遮光层;在包括遮光层的基板的整个表面上上依次形成栅绝缘层、半导体材料层、杂质半导体材料层、金属层和光刻胶层;通过对光刻胶层实施衍射曝光工序,形成具有第一厚度和第二厚度的光刻胶图案,其中第一厚度与第二厚度不同;通过使用光刻胶图案作为掩模去除暴露出的半导体材料层、杂质半导体材料层和金属层形成半导体层、欧姆接触层和数据线;通过灰化光刻胶图案暴露出数据线的预定部分;通过使用灰化后的光刻胶图案作为掩模,蚀刻暴露出的数据线,形成预接触孔以暴露出半导体层;在包括数据线的基板的整个表面上形成钝化层;通过蚀刻设置在遮光层上方的钝化层、半导体层、欧姆接触层和栅绝缘层,形成第一接触孔以暴露出遮光层;以及在第一接触孔内侧形成电连接数据线和遮光层的连接层。
应该理解,本发明以上的概述和以下的详细描述均是示例性的和解释性的,旨在对权利要求所述的内容提供进一步说明。
附图说明
所包括用于提供对本发明的进一步理解并包含在说明书中构成说明书一部分的附图描述了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中:
图1A所示为以连续模式驱动的背光单元的驱动波长的波形示意图;
图1B所示为以脉冲模式驱动的背光单元的驱动波长的波形示意图;
图2所示为依照本发明优选实施方式的LCD器件的薄膜晶体管基板的平面图;
图3所示为沿图2中I’-I和II’-II提取的截面图;
图4A到4G所示为依照本发明优选实施方式的LCD器件的制造方法的截面图;以及
图5A到5D所示为第三接触孔位置的平面图。
具体实施方式
下面详细说明本发明的优选实施方式,其实施例在附图中示出。尽可能地,在整个附图中使用相同的附图标记来表示相同或者相似的部件。
以下,将参照附图描述根据本发明优选实施方式的LCD器件。
图2所示为依照本发明优选实施方式的LCD器件的薄膜晶体管基板的平面图。图3所示分别为沿图2中I’-I和II’-II提取的截面图。
如图2和图3所示,依照本发明优选实施方式的LCD器件包括:基板100,其中包括大量像素区域,像素区域由大量栅线GL和数据线DL限定;薄膜晶体管TFT,形成于邻近栅线和数据线的各交叉处;像素电极116,形成于各像素区域中;以及至少一遮光层222,与位于数据线DL下方的第三半导体层101c重叠并与数据线DL电连接。
如图3所示,薄膜晶体管TFT形成于TFT区域,其中TFT区域由第一半导体层101a、第一欧姆接触层102a、栅极GE、源极SE和漏极DE构成。
这时,TFT的源极SE与在数据线区域中形成的数据线作为一体形成。第一半导体层101a设置在TFT区域内,并且与设置在数据线区域的第三半导体层101c作为一体形成。同时,第一欧姆接触层102a位于TFT区域的源极SE下方,并且与设置在数据线区域中的第三欧姆接触层102c作为一体形成。
各像素电极116与相邻像素区域的栅线GL部分重叠。然后,在像素电极116和栅线GL之间的重叠部分中形成存储电容。
在这种情况下,栅线GL的预定部分用作存储电容的第一存储电极ST1。同时,金属层设置在像素电极116下方并且与像素电极116电连接,其中金属用作存储电容的第二存储电极ST2。
同时,像素电极116的一侧通过暴露出漏极DE的预定部分的第一接触孔C1与漏极DE电连接。同时,像素电极116的另一侧通过暴露出第二存储电极ST2的预定部分的第二接触孔C2与第二存储电极ST2电连接。
另外,第二半导体层101b和第二欧姆接触层102b形成在第一存储电极ST1和第二存储电极ST2之间。第二半导体层101b与第一半导体层101a和第三半导体层101c分开。同时,第二欧姆接触层102b与第一和第三欧姆接触层102a和102c分开。
遮光层122形成在设置在数据线区域中的第三半导体层101c下方。遮光层222防止从背光单元射出的光入射到第三半导体层101c。
遮光层222完全覆盖第三半导体层101c。即,遮光层222大小可以与第三半导体层101c完全相同,或者可以比第三半导体层101c更大。同时,遮光层222可以比第三半导体层101c更小。
为防止遮光层浮动,以及防止在遮光层222和数据线DL之间产生电容,遮光层222电连接到数据线DL。即,遮光层222通过暴露出数据线DL的预定部分的第三接触孔与数据线电连接。此时,遮光层222通过使用连接层和数据线DL电连接。连接层由与像素电极的材料相同的材料形成。即连接层由氧化铟锡形成。因为遮光层222与数据线(DL)电相连,相同的数据信号提供至遮光层222和数据线DL。
遮光层222由与栅线(GL)相同的材料形成。遮光层222沿第三半导体层101c形成。遮光层222没有在栅线GL和数据线DL的交叉区域,从而防止遮光层222与栅线GL间发生短路。
下面将说明依照本发明制造LCD器件的方法。
图4A到4G所示为依照本发明优选实施方式的LCD器件的制造方法的截面示意图。
首先,制备由TFT区域,像素区域,存储区域和数据线区域构成的基板。
然后,如图4A所示,将金属层沉淀到整个基板100,再通过光刻进行构图,从而在基板上沿第一方向形成栅线GL。然后,栅极GE与栅线GL作为一体形成,其中栅极形成在基板100的TFT区域。然后,第一存储电极ST1在基板100的存储区域形成。同样,遮光层222在基板100的数据线区域形成。此时,第一存储电极ST1与提供在相邻像素电极的像素区域中的栅线GL的预定的部分相对应。
如图4B所示,在包括栅线GL、第一存储电极ST1和遮光层222的整个基板100上依次沉积栅绝缘层GI、半导体材料层101、杂质半导体材料层102,金属层103和光刻胶层177。此时,栅绝缘层GI是由硅氧化物SiOx或者硅氮化物SiNx形成的;半导体材料层101是由本征非晶硅形成的;杂质半导体材料层102是由掺杂有杂质离子的非晶硅形成的;以及金属层103是由铬(Cr)或者钼(Mo)形成的。
参照图4C,使用衍射曝光掩模(M)将光刻胶层177选择性地曝光,从而形成光刻胶图案PRP。此时,衍射曝光掩模(M)中设置有:大量开口部分m1,用于透过光;大量遮闭部分m2,用于阻挡光;以及提供有狭缝的大量衍射部分m3,用于部分地透过和遮挡光。此时,每个衍射部分m3位于TFT的沟道区域和数据线区域。
通过上述衍射曝光掩模(M),通过对光刻胶177施加紫外线(UV),对光刻胶层177进行曝光和处理。光刻胶层177中,对应于开口部分m1的部分完全去除;对应于遮闭部分m2的部分会保留下来;对应于衍射部分m3的部分按照预定的厚度部分地去除。对应于衍射部分m3的预定的厚度通常为原光刻胶层厚度的一半。
之后,采用构图后的光刻胶图案PRP作为掩模,通过湿蚀刻工序去除暴露出的金属层103、半导体材料层101和杂质半导体材料层102。因此,在位于栅极GE上方的栅绝缘层GI上依次形成第一半导体层101a,第一欧姆接触层102a、源/漏金属层104。在位于第一存储电极ST1上方的栅绝缘层GI上,依次为第二半导体层101b、第二欧姆接触层102b和第二存储电极ST2。在位于遮光层222上方的栅绝缘层GI上,依次为第三半导体层101c、第三欧姆接触层102c和数据线DL。
如图4D所示,使用等离子处理光刻胶图案PRP,从而灰化光刻胶图案PRP。通过灰化工序,光刻胶图案PRP的整个表面均匀地去除。在这种情况下,光刻胶图案PRP中对应于衍射部分m3的地方相对较薄,所以暴露出源/漏金属层104和数据线DL预定的部分。
灰化之后,通过使用留下的光刻胶图案PRP作为掩模,对源/漏金属层104、第一欧姆接触层102a、数据线DL和第三欧姆接触层102c的暴露出的部分进行蚀刻。
最后,如图4E所示,通过暴露出第一半导体层101a形成TFT的沟道区域。通过分离源/漏金属层104形成源极和漏极,其中源极SE和漏极DE分别与第一半导体层101a的两个边缘(除沟道区域)重叠。另外,形成一预接触孔PC,该孔暴露出数据线区域的第三半导体层101c的预定部分。
如图4F所示,在去除光刻胶图案PRP后,通过在包括源极SE、漏极DE、数据线DL和第二存储电极ST2的整个基板100上沉积有机绝缘材料,形成钝化层114。
接下来,去除钝化层对应于漏极DE的一部分,从而形成第一接触孔C1以暴露出漏极DE的预定部分。同样,去除钝化层对应于第二存储电极ST2的部分,形成第二接触孔C2以暴露出第二存储电极ST2的预定部分。然后,通过去除位于第三半导体层101c上方的钝化层114,去除由预接触孔PC暴露出的第三半导体层101c,去除位于第三半导体层101c和遮光层222之间的栅绝缘层GI,形成第三接触孔C3。
除有机绝缘材料外,钝化层114还可由无机绝缘材料形成,如硅氧化物(SiOx)或者硅氮化物(SiNx)。
如图4G所示,在钝化层114的整个表面上沉积透明导电层,然后使用光刻法构图,从而在像素区域中形成像素电极116。同时,像素电极116的一边通过第一接触孔C1与漏极DE电连接,另一边通过第二接触孔C2与第二存储电极ST2电连接。
同样,通过使用第三接触孔C3形成连接层230,其中连接层230电连接数据线DL和遮光层222。同时,连接层230与贯穿第三半导体层101c的接触孔的内侧壁(内侧壁由数据线形成)电连接。
第三接触孔C3的位置可以变化。
图5A到5D所示为第三接触孔C3位置的平面图。
如图5A所示,第三接触孔C3贯穿数据线DL的中央。
如图5B所示,第三接触孔C3贯穿数据线DL的左侧边缘。
如图5C所示,第三接触孔C3贯穿数据线DL的右侧边缘。
在图5B和5C中,第三接触孔C3的一边是开放的。也就是说,在第三接触孔C3该边没有暴露出连接层230的边的内侧壁。
如图5D所示,第三接触孔C3位于数据线DL的中央。这时,数据线DL中具有第三接触孔C3的预定部分的尺寸与数据线DL其它部分的尺寸不同。也就是说,数据线DL具有第一宽度W1和第二宽度W2,其中第一宽度W1与第二宽度W2不同。更具体地说,数据线的第一宽度W1形成在具有第三接触孔C3的预定部分,而数据线的第二宽度W2形成在没有第三接触孔C3的其他部分。如图5D所示,第一宽度W1大于第二宽度W2。
同样,半导体层101c包括第三宽度W3和第四宽度W4,其中第三宽度W3与第四宽度不同。在这种情况下,半导体层101c的第三宽度W3形成具有第三接触孔C3的预定部分,并且第四宽度W4形成在没有第三接触孔C3的其它部分。在图5D中,第三宽度W3大于第四宽度W4。
尽管未示出,第三欧姆接触层102c包括第五宽度W5和第六宽度W6,其中第五宽度不同于第六宽度。第三欧姆接触层102c的第五宽度W5形成为具有第三接触孔C3的预定部分,而第六宽度W6形成在没有第三接触孔C3的其它部分。第五宽度W5大于第六宽度W6。
如上所述,依照本发明的LCD及其制造方法具有如下优点。
在根据本发明的LCD器件中,在背光单元和半导体层之间形成有遮光层,从而防止从背光单元射出的光线照到半导体层。因此,可以防止半导体受到光的激发。
显然在不脱离本发明的精神和范围的情况下,本领域的普通技术人员可以对本发明做出各种改进和变型。因此,本发明意图覆盖所有落入所附权利要求及其等效物的范围之内的改进和变型。
Claims (25)
1、一种液晶显示器件,包括:
提供有由栅线和数据线限定的像素区域的基板,所述栅线和所述数据线彼此垂直排列;
在所述栅线和所述数据线交叉处附近形成的薄膜晶体管;
在像素区域中形成的像素电极;
在所述基板和所述数据线之间形成的半导体层;
向所述基板的下表面发射光线的光源;以及
遮光层,形成在所述基板和所述半导体层之间,并与所述数据线电连接。
2、根据权利要求1所述的液晶显示器件,其特征在于,所述遮光层基本上阻挡从所述光源发出的光入射到所述半导体层上。
3、根据权利要求2所述的液晶显示器件,其特征在于,所述遮光层部分地覆盖所述半导体层。
4、根据权利要求2所述的液晶显示器件,其特征在于,所述遮光层完全地覆盖所述半导体层。
5、根据权利要求1所述的液晶显示器件,其特征在于,还包括:
在所述遮光层和所述半导体层之间形成的绝缘层;以及
在所述像素电极和所述数据线之间形成的钝化层。
6、根据权利要求5所述的液晶显示器件,其特征在于,还包括:
接触孔,通过依次贯穿所述钝化层、所述数据线、所述半导体层和所述绝缘层中的预定部分暴露出所述遮光层;以及
连接层,通过接触孔电连接所述遮光层和所述数据线。
7、根据权利要求6所述的液晶显示器件,其特征在于,所述接触孔贯穿所述数据线的中央。
8、根据权利要求7所述的液晶显示器件,其特征在于,所述接触孔贯穿所述数据线的边缘。
9、根据权利要求8所述的液晶显示器件,其特征在于,所述接触孔的内侧壁是开放的。
10、根据权利要求6所述的液晶显示器件,其特征在于,所述数据线包括具有接触孔的第一部分和不具有接触孔的第二部分,并且所述第一部分的第一宽度与所述第二部分的第二宽度不同。
11、根据权利要求10所述的液晶显示器件,其特征在于,所述第一宽度大于所述第二宽度。
12、根据权利要求6所述的液晶显示器件,其特征在于,所述半导体层包括具有接触孔的第一部分和不具有接触孔的第二部分,并且所述第一部分的第一宽度与所述第二部分的第二宽度不同。
13、根据权利要求12所述的液晶显示器件,其特征在于,所述第一宽度大于所述第二宽度。
14、根据权利要求1所述的液晶显示器件,其特征在于,还包括连接层,用于电连接所述遮光层和所述数据线。
15、根据权利要求14所述的液晶显示器件,其特征在于,所述连接层由所述像素电极相同的材料形成。
16、根据权利要求1所述的液晶显示器件,其特征在于,所述遮光层是由导电金属材料形成的。
17、根据权利要求1所述的液晶显示器件,其特征在于,所述遮光层是由与所述栅线相同的材料形成的。
18、一种用于制造液晶显示器件的方法,包括:
在基板上形成遮光层;
在遮光层上方形成半导体层;
在半导体层上方形成欧姆接触层;以及
在欧姆接触层上方形成数据线,并且电连接所述遮光层至所述数据线。
19、根据权利要求18所述的方法,其特征在于,还包括形成位于遮光层和半导体层之间的栅绝缘层。
20、根据权利要求18所述的方法,其特征在于,所述遮光层是由导电材料形成的。
21、一种用于制造液晶显示器件的方法,包括:
制备包括大量像素区域的基板;
在基板上形成栅线和遮光层;
在包括遮光层的基板的整个表面上依次形成栅绝缘层、半导体材料层、杂质半导体材料层、金属层和光刻胶层;
通过对光刻胶层实施衍射曝光工序,形成具有第一厚度和第二厚度的光刻胶图案,其中第一厚度与第二厚度不同;
通过使用光刻胶图案作为掩模去除半导体材料层、杂质半导体材料层和金属层的暴露部分形成半导体层、欧姆接触层和数据线;
通过灰化光刻胶图案暴露出数据线的预定部分;
通过使用灰化后的光刻胶图案作为掩模,蚀刻暴露出的数据线,形成预接触孔以暴露出半导体层;
在包括数据线的基板的整个表面上形成钝化层;
通过蚀刻设置在遮光层上方的钝化层、半导体层、欧姆接触层和栅绝缘层,形成第一接触孔以暴露出遮光层;以及
在第一接触孔内侧形成连接层,该连接层电连接数据线和遮光层。
22、根据权利要求21所述的方法,其特征在于,还包括:
在栅线和数据线交叉处附近形成薄膜晶体管;以及
在每个像素区域形成像素电极,其中所述像素电极与所述薄膜晶体管电连接。
23、根据权利要求22所述的方法,其特征在于,所述形成所述薄膜晶体管和所述像素电极的工序包括:
形成与栅线连接的栅极;
在包括栅极的基板的整个表面上依次形成栅绝缘层、半导体材料层、杂质半导体材料层、金属层和光刻胶层;
通过对所述光刻胶层执行衍射曝光工序,形成具有厚度不同的第一厚度和第二厚度的光刻胶图案;
通过使用所述光刻胶图案作为掩模去除半导体材料层、杂质半导体材料层和金属层的暴露部分形成半导体层、欧姆接触层和源/漏金属层;
通过灰化光刻胶图案暴露出薄膜晶体管的沟道区域上方的源/漏金属层的预定部分;
通过使用灰化的光刻胶图案作为掩模蚀刻暴露出的源/漏金属层,形成薄膜晶体管的源极和漏极;
在包括源极和漏极的基板的整个表面上形成钝化层;
通过部分去除钝化层形成第二接触孔以暴露出漏极的预定部分;以及
在像素区域中形成像素电极,其中所述像素电极通过第二接触孔电连接到漏极。
24、根据权利要求23所述的方法,其特征在于,所述像素电极和所述连接层由相同的材料形成。
25、根据权利要求23所述的方法,其特征在于,所述连接层由氧化铟锡形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060054807 | 2006-06-19 | ||
KR1020060054807A KR101255307B1 (ko) | 2006-06-19 | 2006-06-19 | 액정표시장치 및 이의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101093328A CN101093328A (zh) | 2007-12-26 |
CN100507692C true CN100507692C (zh) | 2009-07-01 |
Family
ID=38861171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101682041A Expired - Fee Related CN100507692C (zh) | 2006-06-19 | 2006-12-15 | 液晶显示器件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7969521B2 (zh) |
KR (1) | KR101255307B1 (zh) |
CN (1) | CN100507692C (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255307B1 (ko) * | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
GB0807767D0 (en) * | 2008-04-29 | 2008-06-04 | Plastic Logic Ltd | Off-set top pixel electrode configuration |
US20120233210A1 (en) * | 2011-03-12 | 2012-09-13 | Matthew Thomas Bogosian | Storage of Arbitrary Points in N-Space and Retrieval of Subset thereof Based on Criteria Including Maximum Distance to an Arbitrary Reference Point |
CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
US8836879B2 (en) * | 2010-06-10 | 2014-09-16 | Apple Inc. | Displays with minimized curtain mura |
TWI454809B (zh) * | 2011-06-24 | 2014-10-01 | Au Optronics Corp | 液晶顯示面板 |
KR102233457B1 (ko) * | 2013-12-06 | 2021-03-30 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
CN103715095B (zh) * | 2013-12-27 | 2016-01-20 | 北京京东方光电科技有限公司 | 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置 |
CN104965364B (zh) * | 2015-07-14 | 2018-03-30 | 武汉华星光电技术有限公司 | 阵列基板及驱动阵列基板的方法 |
JP2017111296A (ja) * | 2015-12-16 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
CN107591359A (zh) * | 2017-08-15 | 2018-01-16 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
CN109757118B (zh) * | 2017-09-04 | 2021-09-03 | 京东方科技集团股份有限公司 | 显示基板和显示设备 |
CN110488546A (zh) * | 2019-08-21 | 2019-11-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
CN112447760B (zh) * | 2019-08-27 | 2024-03-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板及显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
KR100866977B1 (ko) * | 2002-09-27 | 2008-11-05 | 엘지디스플레이 주식회사 | 리페어 구조를 가지는 액정표시장치용 어레이 기판 |
JP4447832B2 (ja) | 2002-11-11 | 2010-04-07 | 東光電気株式会社 | キャビネットケースおよびキャビネット |
KR100905472B1 (ko) * | 2002-12-17 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
KR100726090B1 (ko) * | 2004-12-30 | 2007-06-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR101255307B1 (ko) * | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
-
2006
- 2006-06-19 KR KR1020060054807A patent/KR101255307B1/ko active IP Right Grant
- 2006-12-15 US US11/639,921 patent/US7969521B2/en not_active Expired - Fee Related
- 2006-12-15 CN CNB2006101682041A patent/CN100507692C/zh not_active Expired - Fee Related
-
2011
- 2011-06-21 US US13/165,112 patent/US8115884B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101255307B1 (ko) | 2013-04-15 |
US8115884B2 (en) | 2012-02-14 |
CN101093328A (zh) | 2007-12-26 |
US20070291195A1 (en) | 2007-12-20 |
US20110249218A1 (en) | 2011-10-13 |
KR20070120270A (ko) | 2007-12-24 |
US7969521B2 (en) | 2011-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100507692C (zh) | 液晶显示器件及其制造方法 | |
CN100523971C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
DE102012108165B4 (de) | Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben | |
CN100417998C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN100397224C (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
CN100407036C (zh) | 液晶显示装置及其制造方法 | |
CN102566172B (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
CN1987643B (zh) | 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法 | |
TWI383504B (zh) | 形成薄膜電晶體(tft)陣列面板的裝置及其方法 | |
KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
CN100395598C (zh) | 液晶显示器件的阵列基板及其制造方法 | |
JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
JP4667505B2 (ja) | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用基板の製造方法および表示パネルの製造方法 | |
CN100562989C (zh) | 液晶显示器件及其制造方法 | |
CN102466934A (zh) | 高透光率面内切换模式液晶显示设备及其制造方法 | |
US8350975B2 (en) | Array substrate and method for manufacturing the same | |
US20070222908A1 (en) | Thin film transistor substrate, display panel having the same and method of manufacturing the same | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
CN101710579A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN100464235C (zh) | 液晶显示器件及其制造方法 | |
KR101265675B1 (ko) | 고개구율 액정표시장치 및 그 제조방법 | |
KR20120076181A (ko) | 액정표시장치의 어레이기판 및 이의 제조방법 | |
US7588881B2 (en) | Method of making thin film transistor liquid crystal display | |
CN102044490A (zh) | 制造薄膜晶体管阵列基板的方法 | |
US8435722B2 (en) | Method for fabricating liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090701 Termination date: 20211215 |