CN100505089C - 使用铁电存储器作数据存储的方法、电路及生产方法 - Google Patents
使用铁电存储器作数据存储的方法、电路及生产方法 Download PDFInfo
- Publication number
- CN100505089C CN100505089C CNB2005100631512A CN200510063151A CN100505089C CN 100505089 C CN100505089 C CN 100505089C CN B2005100631512 A CNB2005100631512 A CN B2005100631512A CN 200510063151 A CN200510063151 A CN 200510063151A CN 100505089 C CN100505089 C CN 100505089C
- Authority
- CN
- China
- Prior art keywords
- data
- ferroelectric
- ferroelectric memory
- storage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是有关于一种的铁电存储器的使用方法、集成电路，以及生产方法，本方法是利用一个状态引擎控制铁电存储器，从多个数据值中接收一个数据值，其中不同的数据值对应到不同的特定持续时间。通过在特定持续时间中提供编程脉冲电压给铁电存储单元，将对应于此选定的特定持续时间的数据值储存于此铁电存储单元中。
Description
技术领域
本发明是有关于一种集成电路存储器，且特别是有关于一种使用铁电存储单元的集成电路存储器。
背景技术
铁电存储器集成电路通过提供不同的电压级别给铁电存储单元以编程多个位，其中每个铁电存储单元皆可储存多个位，而提供不同的电压级别给铁电存储单元将改变其铁电材料的极值。然而，如果提供给铁电存储单元的电压级别仅是决定储存在铁电存储单元中的多个位状态的唯一输入变数，则将限制此控制电路系统的设计。举例来说，不管设定在铁电存储单元中的多个位值为何，一个特定存储器应用也许较不适合用来编程铁电存储单元，或者一个特定存储器应用也许不需要其中的铁电存储单元在同一个期间内被编程。因此，除了改变提供给铁电存储单元的电压之外，所需要的是能够在铁电存储单元中编程多个不同位的替代品。
发明内容
本发明的目的就是在提供一种使用铁电存储器作数据储存的方法，通过在不同的特定持续时间内提供不同的电压给铁电存储单元，而能够将不同的数据值储存于此铁电存储单元。
本发明的再一目的是提供一种使用铁电存储器作储存数据的集成电路，包括采用一电路系统在一特定持续时间内将一电压连接至铁电存储单元阵列其中之一单元，而将一数据值储存于此铁电存储单元。
本发明的又一目的是提供一种生产数据储存的铁电存储器的方法，包括将一个铁电存储单元阵列及一个电路系统建构于一个半导体基底上，而能够通过此铁电存储单元储存数据值。
本发明提出一种使用铁电存储器作数据储存的方法，以一个状态引擎控制铁电存储器接收多个数据值中的一个数据值，其中该多个数据值各对应于多个特定持续时间其中之一特定持续时间，不同数据值对应于不同特定持续时间，例如第一数据值对应于第一，较短的特定持续时间，以及第二数据值对应于第二，较长的特定持续时间。在此对应特定持续时间的数据值是通过在此对应特定持续时间内提供编程脉冲电压给铁电存储单元的方式，储存于此铁电存储单元中，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压，例如，通过在对应于第一数据值的第一特定持续时间内提供第一编程脉冲电压给铁电存储单元，以储存此第一数据值于铁电存储单元中，以及通过在对应于第二数据值的第二特定持续时间内提供第二编程脉冲电压给铁电存储单元，以储存此第二数据值于铁电存储单元中。
本发明提出一种使用铁电存储器作储存数据的集成电路，其中包括一个半导体基底、一个耦接至此半导体基底的铁电存储单元阵列，以及一个耦接至此铁电存储单元阵列的电路系统。此电路系统适用于在一特定持续时间将编程脉冲电压连接至此铁电存储单元阵列的单元，而其中每一个特定持续时间皆对应于一数据值，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压。
依照本发明的较佳实施例所述的使用铁电存储器作储存数据的集成电路，上述连接至铁电存储单元阵列用以编程此铁电存储单元阵列的电压，在特定持续时间内为一固定电压。举例来说，选自多个特定持续时间其中的每一个特定持续时间是介于一毫秒及一秒的范围之内，而此电压值大小介于1.5V及5V的范围之内，以及此铁电存储单元阵列的铁电材料包含PZT。
依照本发明的较佳实施例所述的使用铁电存储器作储存数据的集成电路，其中铁电存储单元的感应窗口的宽度足够允许多个位的数据值储存于此铁电存储单元，而储存此数据值的铁电存储单元具有一矫顽电压值(例如介于0.9V及1.5V的范围内)，其中数据值是通过提供编程脉冲电压使铁电存储单元产生极化的方式来储存在铁电存储单元中。铁电存储单元的极化值具有一极性及一大小，两者或其中之一可用以表示此数据值。将数据值依极化值的极性而不依大小来储存时，可以加宽每一个位的感应窗口大小而能简化设计，另外将数据值依极化值大小来储存时，则允许在每个铁电存储单元内储存多个位。
依照本发明的较佳实施例所述的使用铁电存储器作储存数据的集成电路，其中储存在铁电存储单元的每个数据值皆对应于编程的特定时间及特定电压。
本发明提出一种生产数据储存的铁电存储器的方法，其中包括提供一个半导体基底，并建构一个耦接至此半导体基底的一个铁电存储单元阵列，以及建构一个耦接至此铁电存储单元阵列的电路系统。此电路系统适用于在一特定持续时间内将编程脉冲电压连接至此铁电存储单元阵列，而其中每一个特定持续时间皆对应于一数据值，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压。
本发明因采用铁电存储单元作数据储存的结构，因此可以通过在不同持续时间内提供不同的电压值给铁电存储单元，而将数据值储存于此铁电存储单元中，以改进现有习知的技术中仅利用提供不同的电压值储存数据值，而造成储存在铁电存储单元内的位数有限的缺点。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是依照本发明较佳实施例所示为的铁电存储器极化的从属关系图。
图2是依照本发明较佳实施例所示为的电压波形图。
图3是依照本发明较佳实施例所示为的铁电存储单元磁滞曲线示意图。
图4A及4B是依照本发明较佳实施例所示为的一个使用铁电存储单元作数据储存的替代电路排列方式图。
图5是依照本发明较佳实施例所示为的数据写入铁电存储单元的一个范例的时脉图。
图6是依照本发明较佳实施例所示为的由铁电存储单元读出数据的一个范例的时脉图。
图7是依照本发明较佳实施例所示为的铁电存储单元集成电路的简化方块图。
110：一个固定-5V的编程电压与铁电存储器极化的关系曲线
120：一个固定-3V的编程电压与铁电存储器极化的关系曲线
130：一个固定-2V的编程电压与铁电存储器极化的关系曲线
210：先极化脉冲
220：编程脉冲
231：第一测量脉冲
232：第二测量脉冲
410、460、570、682：位线
420、470、550、680：字线
430、490、560、684：阳极线
440、481、483：晶体管
450、482、484：铁电存储单元电容
465：补数位线
510、520、530、540、610、620、630、640、650、660、670：时段
700：铁电存储单元阵列
701：列解码器
702、704、705：汇流排
703：行解码器
706：感应放大器/数据输入结构
707：位址讯号
708：偏移调整
709：编程、消除及读取偏移调整状态引擎(在不同持续时间供给电压)
711：数据输入
712：数据输出
750：集成电路
具体实施方式
图1是依照本发明较佳实施例所示为的铁电存储器极化的从属关系图，其中一个从属因子是提供给铁电存储单元的编程脉冲持续时间，而另一个从属因子则是在编程脉冲期间提供给铁电存储单元的电压大小。图中的趋势线110对应于一个固定-5V的编程电压，趋势线120对应于一个固定-3V的编程电压，趋势线130对应于一个固定-2V的编程电压。即使感应窗口缩小了编程电压值，而较大的极化值在编程电压值介于7V～10V之间时仍趋于饱和，使得较大的电压值也可作用。趋势线130的斜率比趋势线120的斜率更为陡峭，而趋势线120的斜率比趋势线110的斜率更为陡峭，此斜率关连显示出感应窗口随着编程电压值的降低而扩大。在其他因素不变的情况下，较低的编程电压值会导致较合适的条件使每个铁电存储单元得以储存较多的位，而此低电压操作适用于高阶互补金氧半导体(Complementary MetalOxide Semiconductor，CMOS)、SoC应用，以及下世代的存储器。具有固定的编程脉冲电压的铁电存储单元不需要高成本的充电泵电路，因而得以拥有较高密度，而铁电存储单元的高电压是编程电压值能降到多低的限制因素之一。
趋势线110、趋势线120，以及趋势线130其中每一个皆包含7个对应于编程脉冲宽度介于约一毫微秒及一秒之间的特定持续时间的数据点，这些数据保持在每个铁电存储单元中使用至少七个离散值作为储存，或者是说几乎每个单元使用三个位。每个单元的三个或更多个位被储存而形成本实施例中沿着趋势线排列的不同数据点，而在具有相对敏感的感应放大器中，每个单元可以储存更多的位。
图2所示为是被用以取得图1数据的电压波形200。此先极化脉冲210持续了一秒且具有5V的电压，而在其他的实施例中，此先极化脉冲只持续了1～50毫秒。增加此先极化脉冲电压值将会减少其用以将此铁电存储单元的极化值达到一给定值所花费的时间，而降低此先极化脉冲电压值将会增加其用以将该铁电存储单元的极化值达到一给定值所花费的时间，而此先极化脉冲210会在每次测量前先设定此铁电存储单元的启始极化值为一个普通的极性及大小。
此编程脉冲220具有一对应储存于铁电存储单元的数据值的特定持续时间，而此编程脉冲220的电压具有如图1所示的预先定义的固定电压值，而在其他的实施例中此编程脉冲220的电压是不固定且随时间而变化的。假如此编程电压随时间而变化，用以编程此存储单元的某一程度的自由性将被附加用来控制多个数据值，因此，可减少此编程脉冲的持续时间。举例来说，在一个存储单元中的多个数据值可通过固定此编程脉冲的持续时间在10～100毫微秒之间作为特定值的函数来达成，而改变此编程电压。因为使用一可变电压作为编程脉冲，比使用一个改变脉冲持续时间的固定不变电压具有较高的编程速度，而除了可通过改变脉冲持续时间之外，并可通过改变此编程脉冲电压将编程速度提升，其中此特定持续时间可为单一的持续时间或加上此特定时间的多个特定时间。此编程脉冲220将导致铁电存储单元的极化值具有一个极性或大小，而代表储存于此铁电存储单元的数据值，为了能够测量感应窗口，在此编程脉冲220中，此极化值被最大化。
一个第一测量脉冲231接续编程脉冲220以测量铁电存储单元的极化值，而一第二测量脉冲232则接续此第一测量脉冲231来测量此铁电存储单元的极化值。此第一测量脉冲231的电压极性与之前的编程脉冲220的电压极性相反，而第二测量脉冲232的电压极性则与先前第一测量脉冲231的电压极性相同，如此，此第一测量脉冲231将使得此铁电存储单元的极化值转变极性，而第二测量脉冲232将不会使得此铁电存储单元的极化值转变极性。在每一个第一测量脉冲231及第二测量脉冲232刚开始的时候做测量，接着将此两个测量值的差值取绝对值，以测量此铁电存储单元的感应窗口。
为了获取图1所示的数据，此第一测量脉冲231及第二测量脉冲232具有2.5毫秒的上升时间、2.5毫秒的持平时间，以及2.5毫秒的下降时间。在许多实施例子中，此铁电存储单元运作时的读取运算脉冲较短，而上升时间则约小于一毫微秒、持平时间约为1～20毫微秒，以及下降时间则约小于一毫微秒。
图3所示为是一个铁电存储单元的磁滞现象曲线图，通过在低频率时量测，而找到矫顽电压与编程电压值间的关系，此铁电存储单元的矫顽电压是此编程电压值可减少至多低的限制因素，当此编程电压值低于此矫顽电压(例如介于-1.5V至1.5V)，则此极性将不会转变或以非常慢的速度转变。
| 矫顽电压(Vc) | 编程电压(|Vprog|) |
| 1.5V | 5V |
| 1.2V | 3V |
| 0.9V | 2V |
在此用来测量数据的铁电存储单元使用包括PZT的铁电材料，而其他的铁电材料包括SBT、KNO3，以及ABO3等钙钛矿(Perovskite)构造，或者在其他外部电场存在的情况下，能通过调整此外部电场以储存一电极化值的任何材料。
图4A及图4B所示为的是一个使用铁电存储单元作数据储存的替代电路排列方式图。在图4A中，一个存储单元包括一个晶体管440及一个铁电记忆电容450。这种存储单元通常用来将测量电压与一个总体/区域的参考值做比较。在图4A中的存储单元包括一位线410、一字线420，以及一阳极线430，其中晶体管440的闸极端被耦接至此字线420，而其第一电流负载端则耦接至位线410，以及其第二电流负载端耦接至铁电存储单元电容450的一端，而此铁电存储单元电容450的另一端则耦接至阳极线430。
在图4B中，一个铁电存储单元包括两个晶体管481及483，以及两个铁电记忆电容482及484，此种存储单元通常用来将其中一个铁电记忆电容与另一个作参考的铁电记忆电容的测量电压做比较。此图4B中的存储单元包括一位线460、一补数位线465、一字线470，以及一阳极线490，而第一晶体管481的闸极端耦接至字线470，其第一电流负载端则耦接至位线460，以及其第二电流负载端耦接至第一铁电记忆电容482的一端，而第一铁电记忆电容482的另一端则耦接至阳极线490。另外，第二晶体管483的闸极端耦接至字线470，其第一电流负载端则耦接至补数位线465，以及其第二电流负载端耦接至第二铁电记忆电容484的一端，而此第二铁电记忆电容484的另一端则耦接至阳极线490。
图5所示为的是将数据写入铁电存储单元的一个范例的时脉图。在时段510中，字线550、阳极线560，以及位线570皆为低电位。在时段520中，字线550将上升至高电位，而位线570则先上升至高电位再下降至低电位。当字线550及阳极线560为高电位时，此电位调整将规划出此铁电存储单元的内容，且此电位调整的持续时间将决定储存在此铁电存储单元内的数据值。
图6所示为的是将数据读出铁电存储单元的一个范例的时脉图。在时段610中，字线680、位线682，以及阳极线684皆为低电位。在时段620中，位线682将上升至高电位，在时段630中，字线680将上升至高电位，而位线682的结果落差将代表此铁电存储单元中所储存的数据值。在时段640中，一个感应放大器将测量此位线682的落差，而在时段650时，状态引擎将开始运作。此状态引擎是由逻辑闸所组成，用以决定写回过程。因为此种读取结构是属于破坏性的，所以在读取数据后，原本储存在铁电存储单元中的数据将被消除。此状态引擎参考由感应放大器取得的数据值，来判断在图6的时段660中阳极线电压的大小及持续时间，而位线682也先被提升再下降，以消除此铁电存储单元使其转回为初始态。在时段660期间，从铁电存储单元中读取的数据经由被编程至铁电存储单元，当字线660保持高电位时，阳极线则被带至高电位然后回至低电位，通过阳极线保持在高电位的持续时间来编程铁电存储单元回去储存之前读自铁电存储单元的数据，在时段670中，此字线680是被关闭的。
图7所示为的是本发明一较佳实施例的一种集成电路的简化方块图，其中集成电路750包括一个在半导体基底上使用铁电存储单元的存储器阵列700，另外包括一个列解码器701耦接至多个排列在此存储器阵列700列间的字线702，以及一个行解码器703耦接至多个排列在此存储器阵列700列间的字线704。位址讯号则经由汇流排705提供给行解码器703及列解码器701，在方块706中的感应放大器及输入数据结构则经由汇流排705耦接至行解码器703，其中的数据则是从集成电路750的输入及输出端或从集成电路750内部或外部的其他数据来源经由数据输入线711提供给方块706中的数据输入结构。另外数据也从方块706中的感应放大器经由数据输出线712提供给集成电路750的输入/输出端，或者提供给其他集成电路750内部或外部的数据标的。而偏移调整状态引擎709则控制了偏移调整供应电压的应用，例如通过在一选定持续时间提供电压给铁电存储单元以在此储存铁电存储单元内储存一特定数据。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (33)
1、一种使用铁电存储器作数据储存的方法，其特征在于其包括：
接收多个数据值中的一数据值，其中该多个数据值各对应于多个特定持续时间其中之一特定持续时间；以及
在该数据值的对应特定持续时间提供一编程脉冲电压给一铁电存储单元，以储存该数据值于该铁电存储单元，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压。
2、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的编程脉冲电压在该特定持续时间中保持一固定电压。
3、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的编程脉冲电压的大小介于1.5伏特及5伏特之间。
4、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的该多个数据值代表多个数据位。
5、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小和/或极性代表该数据值。
6、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的极性及大小则代表该数据值。
7、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小则代表该数据值。
8、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的该多个特定持续时间的范围介于一毫微秒及一秒之间。
9、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的储存该数据值的该铁电存储单元具有一范围介于0.9伏特及1.5伏特之间的矫顽电压。
10、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的铁电存储单元使用包括锆钛酸铅(Lead-Zirconate-Titanate，PZT)的铁电材料。
11、根据权利要求1所述的使用铁电存储器作数据储存的方法，其特征在于其中所述的每一该多个数据值于该多个特定持续时间中具有一对应特定持续时间，并于该多个特定电压中具有一对应特定电压，而上述储存数据值的步骤为在该对应特定持续时间提供该特定电压给该铁电存储单元。
12、一种使用铁电存储器作储存数据的集成电路，其特征在于其包括：
一半导体基底；
一铁电存储单元阵列，耦接至该半导体基底；以及
一电路系统，耦接至该铁电存储单元阵列，而该电路系统适用于在多个特定持续时间其中之一对应特定持续时间耦接编程脉冲电压至一个或更多个该铁电存储单元阵列的单元，其中在该多个特定持续时间其中的每一该多个对应特定持续时间内具有可储存在该铁电存储单元上的该多个数据值其中之一对应数据值，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压。
13、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的编程脉冲电压在该特定持续时间中保持一固定电压。
14、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的编程脉冲电压的大小介于1.5伏特及5伏特之间。
15、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的该多个数据值代表多个数据位。
16、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小和/或极性代表该数据值。
17、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的极性及大小则代表该数据值。
18、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小则代表该数据值。
19、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的该多个特定持续时间的范围介于一毫微秒及一秒之间。
20、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的储存该数据值的该铁电存储单元具有一范围介于0.9伏特及1.5伏特之间的矫顽电压。
21、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的铁电存储单元使用包括锆钛酸铅(Lead-Zirconate-Titanate，PZT)的铁电材料。
22、根据权利要求12所述的使用铁电存储器作储存数据的集成电路，其特征在于其中所述的每一该多个数据值于该多个特定持续时间中具有一对应特定持续时间，并于该多个特定电压中具有一对应特定电压，而上述储存数据值的步骤为在该对应特定持续时间提供该特定电压给该铁电存储单元。
23、一种生产数据储存的铁电存储器的方法，其特征在于其包括：
提供一半导体基底；
建构耦接至该半导体基底的一铁电存储单元阵列；以及
建构耦接至该铁电存储单元阵列的一电路系统，该电路系统适用于在多个特定持续时间其中之一对应特定持续时间耦接编程脉冲电压至一个或更多个该铁电存储单元阵列的单元，其中在该多个特定持续时间其中的每一该多个对应特定持续时间内具有可储存在该铁电存储单元上的该多个数据值其中之一对应数据值，且所述的编程脉冲电压为一对应该特定持续时间而变的可变电压。
24、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的编程脉冲电压在该特定持续时间中保持一固定电压。
25、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的编程脉冲电压的大小介于1.5伏特及5伏特之间。
26、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的该多个数据值代表多个数据位。
27、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小和/或极性代表该数据值。
28、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的极性及大小则代表该数据值。
29、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的编程脉冲电压会导致该铁电存储单元产生一极化值，而该极化值的大小则代表该数据值。
30、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的该多个特定持续时间的范围介于一毫微秒及一秒之间。
31、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的储存该数据值的该铁电存储单元具有一范围介于0.9伏特及1.5伏特之间的矫顽电压。
32、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的铁电存储单元使用包括锆钛酸铅的铁电材料。
33、根据权利要求23所述的生产数据储存的铁电存储器的方法，其特征在于其中所述的每一该多个数据值于该多个特定持续时间中具有一对应特定持续时间，并于该多个特定电压中具有一对应特定电压，而上述储存数据值的步骤为在该对应特定持续时间提供该特定电压给该铁电存储单元。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US55993004P | 2004-04-06 | 2004-04-06 | |
| US60/559,930 | 2004-04-06 | ||
| US11/064,315 | 2005-02-23 | ||
| US11/064,315 US7196924B2 (en) | 2004-04-06 | 2005-02-23 | Method of multi-level cell FeRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1681042A CN1681042A (zh) | 2005-10-12 |
| CN100505089C true CN100505089C (zh) | 2009-06-24 |
Family
ID=35054098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100631512A Active CN100505089C (zh) | 2004-04-06 | 2005-04-05 | 使用铁电存储器作数据存储的方法、电路及生产方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7196924B2 (zh) |
| CN (1) | CN100505089C (zh) |
| TW (1) | TWI260017B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7697316B2 (en) * | 2006-12-07 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level cell resistance random access memory with metal oxides |
| US7548467B2 (en) * | 2006-12-28 | 2009-06-16 | Samsung Electronics Co., Ltd. | Bias voltage generator and method generating bias voltage for semiconductor memory device |
| US7876598B2 (en) | 2008-02-28 | 2011-01-25 | Qimonda Ag | Apparatus and method for determining a memory state of a resistive n-level memory cell and memory device |
| US7936597B2 (en) * | 2008-03-25 | 2011-05-03 | Seagate Technology Llc | Multilevel magnetic storage device |
| US8098520B2 (en) * | 2008-04-25 | 2012-01-17 | Seagate Technology Llc | Storage device including a memory cell having multiple memory layers |
| ITTO20110181A1 (it) * | 2011-02-01 | 2012-08-02 | St Microelectronics Srl | Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva |
| KR101300241B1 (ko) | 2011-08-31 | 2013-08-26 | 서울대학교산학협력단 | 강유전체 메모리 소자 및 그의 제조 방법 |
| CN103655964B (zh) * | 2013-12-19 | 2016-02-10 | 苏黎 | 一种治疗皮癣的药膏 |
| US9460770B1 (en) | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
| US10153022B1 (en) | 2017-06-09 | 2018-12-11 | Micron Technology, Inc | Time-based access of a memory cell |
| US10153021B1 (en) | 2017-06-09 | 2018-12-11 | Micron Technology, Inc. | Time-based access of a memory cell |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US76031A (en) * | 1868-03-24 | Improved compound of aniline colors | ||
| JPH07122661A (ja) * | 1993-10-27 | 1995-05-12 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| JPH08180673A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | 強誘電体メモリセル及びそのアクセス装置 |
| JPH10312691A (ja) * | 1997-05-12 | 1998-11-24 | Sony Corp | 強誘電体記憶装置 |
| US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| DE19830569C1 (de) * | 1998-07-08 | 1999-11-18 | Siemens Ag | FeRAM-Anordnung |
| JP2002269973A (ja) * | 2000-12-28 | 2002-09-20 | Seiko Epson Corp | 強誘電体メモリ装置およびその駆動方法 |
| KR100487417B1 (ko) * | 2001-12-13 | 2005-05-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그를 이용한멀티플-비트 데이타의 라이트 및 리드 방법 |
| US6587367B1 (en) * | 2002-03-19 | 2003-07-01 | Texas Instruments Incorporated | Dummy cell structure for 1T1C FeRAM cell array |
| US6972983B2 (en) | 2002-03-21 | 2005-12-06 | Infineon Technologies Aktiengesellschaft | Increasing the read signal in ferroelectric memories |
| US6704218B2 (en) * | 2002-04-02 | 2004-03-09 | Agilent Technologies, Inc. | FeRAM with a single access/multiple-comparison operation |
| US6920060B2 (en) * | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| US6856534B2 (en) * | 2002-09-30 | 2005-02-15 | Texas Instruments Incorporated | Ferroelectric memory with wide operating voltage and multi-bit storage per cell |
| KR100546179B1 (ko) * | 2003-07-30 | 2006-01-24 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
-
2005
- 2005-02-23 US US11/064,315 patent/US7196924B2/en active Active
- 2005-03-31 TW TW094110185A patent/TWI260017B/zh active
- 2005-04-05 CN CNB2005100631512A patent/CN100505089C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200534279A (en) | 2005-10-16 |
| US20050219892A1 (en) | 2005-10-06 |
| TWI260017B (en) | 2006-08-11 |
| US7196924B2 (en) | 2007-03-27 |
| CN1681042A (zh) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100505089C (zh) | 使用铁电存储器作数据存储的方法、电路及生产方法 | |
| CN110741437B (zh) | 2t1c铁电随机存取存储器单元 | |
| US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
| CN1322672C (zh) | 非易失性闩锁电路及其驱动方法 | |
| CN100390903C (zh) | 半导体存储装置及存储单元的存储数据修正方法 | |
| CN100401427C (zh) | 非易失性半导体存储器 | |
| US6906944B2 (en) | Ferroelectric memory | |
| US5847989A (en) | Ferroelectric memory using non-remnant reference circuit | |
| US6493251B2 (en) | Ferroelectric memory device | |
| US5910911A (en) | Semiconductor memory and process of operating the same | |
| EP0708968A1 (en) | Non-volatile memory | |
| JPH11273360A (ja) | 強誘電体記憶装置 | |
| US8570812B2 (en) | Method of reading a ferroelectric memory cell | |
| DE19815887A1 (de) | Halbleiterspeichereinrichtung | |
| DE69925797T2 (de) | Ferroelektrische Speicheranordnung | |
| JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
| US6809954B1 (en) | Circuit and method for reducing access transistor gate oxide stress | |
| US5563837A (en) | Semiconductor memory device with reduced consumption power and refreshing method of the same | |
| US6906945B2 (en) | Bitline precharge timing scheme to improve signal margin | |
| US10217502B2 (en) | Non-volatile semiconductor storage device | |
| US4827451A (en) | Safety device for the programming of an electrically programmable non-volatile memory | |
| JP2000243091A (ja) | 強誘電体メモリ装置 | |
| US6144588A (en) | Monolithically integrated generator of a plurality of voltage values | |
| US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
| US6584009B1 (en) | Memory integrated circuit with improved reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |