CN100505065C - 数据处理电路、数据处理装置、数据处理方法、数据处理控制方法 - Google Patents

Abstract

本发明公开了一种能够精确处理数据的数据处理电路，同时降低了控制源的处理负担。信息检测部分从读出自缓冲存储器的具有属性信息的数据中检测属性信息。数据处理部分响应于由信息检测部分检测到的属性信息，处理与属性信息相对应的数据。实时控制部分根据从外部输入的用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制。

Description

数据处理电路、数据处理装置、数据处理方法、数据处理控制方法

与相交申请的交叉引用

本发明包含与2005年1月31日向日本专利局递交的日本专利申请JP 2005-024355相关的主题，这里通过引用将该申请的全部内容包含进来。

背景技术

本发明涉及数据处理电路，并且例如可以适用于用来记录和再现音乐数据的记录和再现装置，尤其涉及在诸如个人计算机和音乐再现装置这样的数据处理装置中提供的数据处理电路。

传统盘再现装置包括系统控制器，用于控制整个盘再现装置，以便被预先压缩编码并记录在磁光盘上的音乐数据(以下称为压缩音乐数据)以第一速率被读出，以处理每个预定的记录单元，并且磁光盘上的每个记录单元的这种压缩后的音乐数据的(以下称为记录单元压缩音乐数据)的地址数据也被读出。然后，盘再现装置把以此方式从磁光盘相继读出的记录单元压缩音乐数据与地址数据一起以协同关系暂时且累积地存储到充当缓冲存储器的RAM(随机访问存储器)中。

另外，盘再现装置以低于第一速率的第二速率从RAM相继读出记录单元压缩音乐数据，并且通过数据解压缩电路对读出的压缩音乐数据进行解压缩。然后，盘再现装置将通过解压获得的音乐数据从数字数据转换成模拟信号，并且将模拟信号发送到耳机之类的设备。因此，即使由于外界施加的盘再现装置振动而导致暂时难以从磁光盘中读出记录单元压缩音乐数据，盘再现装置也能够继续在一段时间中从RAM中相继读出累积存储在RAM中的记录单元压缩音乐数据，直到记录单元压缩音乐数据的读出被重新启动。因此，上述的这种盘再现装置防止了在记录单元压缩音乐数据被从磁光盘中读出并被处理以用于再现时，从耳机之类的设备输出的音乐声音的间歇中断。上述类型的盘再现装置例如在日本专利早期公开No.Hei6-150540(第2页和第4页以及图3，以下称为专利文献1)中公开。

发明内容

顺带地，在具有如专利文献1中公开的配置的盘再现装置中，在再现记录单元压缩音乐数据时，系统控制器从磁光盘中读出并且获取压缩音乐数据的解压缩处理过程所需的属性信息。然后，在盘再现装置中，当从RAM读出的记录单元压缩音乐数据要被提供给数据解压缩单元时，系统控制器也将与记录单元压缩音乐数据相对应的属性信息发送到数据解压缩电路。从而，在盘再现装置中，数据解压缩电路利用相应的属性信息对记录单元压缩音乐数据进行精确解压缩。

但是，在盘再现装置中，系统控制器将各种控制指令传送到RAM控制电路、数据解压缩电路等等，以控制将读取单元压缩音乐数据暂时存储到RAM中的处理过程以及从RAM读出读取单元压缩音乐数据的处理过程，以及用于记录单元压缩音乐数据的解压缩处理过程和其他必要处理过程。另外，在该盘再现装置中，在系统控制器辨别从RAM读出的记录单元压缩音乐数据的同时，它以与记录单元压缩音乐数据的解压缩处理过程同步的关系选择相应的属性信息并将其传送到数据解压缩电路。因此，盘再现装置的不利之处在于当记录单元压缩音乐数据要被再现时，系统控制器必须将大量控制指令和属性信息段等等传送到RAM控制电路、解压缩电路等等，并且必须承担很重的处理负担。

在本发明中，需要在降低控制源的处理负担的同时，提供一种能够精确处理数据的数据处理电路。

为了达到本发明的需要，根据本发明的一个实施例，提供了一种数据处理电路，其包括：信息检测部分，其被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测属性信息；数据处理部分，其被配置以用于响应于由信息检测部分检测到的属性信息，处理与属性信息相对应的数据；以及实时控制部分，其被配置以用于根据从外部输入的用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制。

在该数据处理电路中，由于预先包括在数据中的属性信息被用于数据处理，因此可利用相应的属性信息精确处理数据，而不会致使数据处理电路的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，当从外部接收到对于实时处理的请求时，数据处理电路接收在请求时刻从控制源传送来的用于实时处理的控制指令，并且实时控制相应元件。因此，数据处理电路可精确应对对于实时处理的请求。

根据本发明的另一个实施例，提供了一种数据处理装置，其包括数据处理电路，该数据处理电路包括：缓冲存储器，其被配置以用于暂时存储具有属性信息的数据；信息检测部分，其被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测属性信息；数据处理部分，其被配置以用于响应于由信息检测部分检测到的属性信息，处理与属性信息相对应的数据；以及实时控制部分，其被配置以用于根据用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制。

在该数据处理装置中，由于数据处理电路检测预先包括在数据中的属性信息并且将该属性信息用于数据处理，因此数据处理电路能够利用相应的属性信息精确处理数据，而不会致使数据处理电路的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，当对于实时处理的请求被发出时，数据处理装置传送在请求时刻从控制源传送来的用于实时处理的控制指令以便实时控制相应元件。因此，数据处理装置也可精确应对对于实时处理的请求。

根据本发明的另一个实施例，提供了一种数据处理方法，其包括：信息检测步骤，从读出自缓冲存储器的具有属性信息的数据中检测属性信息；数据处理步骤，响应于在信息检测步骤处检测到的属性信息，处理与属性信息相对应的数据；以及实时控制步骤，根据从外部输入的用于实时处理的控制指令对在信息检测步骤和数据处理步骤中执行的处理过程中的至少一个进行实时控制。

在该数据处理方法中，由于在数据处理时，预先包括在数据中的属性信息被检测并用于数据处理，因此可利用相应的属性信息精确处理数据，而不会致使数据处理的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，在该数据处理方法中，当从外部发出对于实时处理的请求时，接收在请求时刻从控制源传送来的用于实时处理的控制指令以实时控制相应元件。因此，也可以精确应对对于实时处理的请求。

根据本发明的另一个实施例，提供了一种数据处理控制方法，其包括：暂时存储步骤，向包括缓冲存储器、信息检测部分、数据处理部分和实时控制部分的数据处理电路发送具有属性信息的数据以便该数据被暂时存储到缓冲存储器中，其中信息检测部分被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测属性信息，数据处理部分配置以用于响应于由信息检测部分检测到的属性信息而处理与属性信息相对应的数据，实时控制部分被配置以用于根据用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制；以及控制指令发送步骤，在属性信息被数据处理电路的信息检测部分从读出自缓冲存储器的具有属性信息的数据内检测到，并且与由信息检测部分检测到的属性信息相对应的数据被数据处理部分响应于属性信息而处理时，将用于实时处理的控制指令发送到数据处理电路的实时控制部分，以致使数据处理电路的实时控制部分根据控制指令对信息检测部分和数据处理部分中的至少一个执行实时控制。

在该数据处理控制方法中，由于数据处理电路被控制以检测预先包括在数据中的属性信息并且将该属性信息用于数据处理，因此数据处理电路能够利用相应的属性信息精确处理数据，而不会致使数据处理电路的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，在该数据处理控制方法中，当对于实时处理的请求被发出时，在请求时刻，用于实时处理的控制指令被从控制源传送到数据处理电路，以便实时控制相应元件。因此，可能精确应对对于实时处理的请求。

根据本发明的另一个实施例，提供了一种存储介质，其上记录了一种数据处理程序，该数据处理程序致使数据处理电路执行以下步骤：信息检测步骤，该步骤从读出自缓冲存储器的具有属性信息的数据中检测属性信息；数据处理步骤，该步骤响应于在信息检测步骤处检测到的属性信息，处理与属性信息相对应的数据；以及实时控制步骤，该步骤根据从外部输入的用于实时处理的控制指令对信息检测步骤和数据处理步骤处执行的处理过程中的至少一个进行实时控制。

在记录在该存储介质上的数据处理程序中，由于数据处理电路被控制以检测预先包括在数据中的属性信息并且将该属性信息用于数据处理，因此数据处理电路能够利用相应的属性信息精确处理数据，而不会致使数据处理电路的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，在该数据处理程序中，当在外界发出对于实时处理的请求时，数据处理电路接收在请求时刻从控制源传送到数据处理电路的用于实时处理的控制指令，以便实时控制相应元件。因此，数据处理电路也可以精确应对对于实时处理的请求。

根据本发明的另一个实施例，提供了一种在包括缓冲存储器、信息检测部分、数据处理部分和实时控制部分的数据处理电路中执行的数据处理控制方法，其中缓冲存储器被配置以用于暂时存储具有属性信息的数据，信息检测部分被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测属性信息，数据处理部分配置以用于响应于由信息检测部分检测到的属性信息而处理与属性信息相对应的数据，实时控制部分被配置以用于根据用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制，所述方法包括：暂时存储步骤，将具有属性信息的数据发送到数据处理电路，以便该数据被暂时存储到缓冲存储器中；以及控制指令发送步骤，在属性信息被数据处理电路的信息检测部分从读出自缓冲存储器的具有属性信息的数据内检测到、并且与由信息检测部分检测到的属性信息相对应的数据被数据处理部分响应于属性信息而处理时，将用于实时处理的控制指令发送到数据处理电路的实时控制部分，以致使数据处理电路的实时控制部分根据控制指令对信息检测部分和数据处理部分中的至少一个执行实时控制。

在记录在该存储介质上的数据处理控制程序中，由于数据处理电路被控制以检测预先包括在数据中的属性信息并且将该属性信息用于数据处理，因此数据处理电路能够利用相应的属性信息精确处理数据，而不会致使数据处理电路的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，在该数据处理控制程序中，当对于实时处理的请求被发出时，数据处理装置发送在请求时刻从控制源传送到数据处理电路的用于实时处理的控制指令，以便实时控制相应元件。因此，数据处理电路也可以精确应对对于实时处理的请求。

总而言之，利用上述数据处理电路、数据处理方法以及其上存储了数据处理程序的存储介质，从读出自缓冲存储器的包括属性信息的数据中，属性信息被检测到，并且其中包括了属性信息的数据响应于检测到的属性信息而被处理。然后，根据从外部输入的用于实时处理的控制指令，信息检测处理过程和数据处理处理过程中的至少一个被实时控制。从而，可利用相应的属性信息精确处理数据，而不会致使数据处理的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，还可根据从控制源传送来的用于实时处理的控制指令来精确应对对于实时处理的请求。从而可精确处理数据，同时降低了控制源的处理负担。

另外，利用上述数据处理装置、数据处理控制方法以及其上存储了数据处理控制程序的存储介质，数据处理电路包括：缓冲存储器，其被配置以用于暂时存储具有属性信息的数据；信息检测部分，其被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测属性信息；数据处理部分，其被配置以用于响应于由信息检测部分检测到的属性信息，处理与属性信息相对应的数据；以及实时控制部分，其被配置以用于根据用于实时处理的控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制。因此数据处理电路可利用相应的属性信息精确处理数据，而不会致使数据处理的控制源执行这样一种复杂的处理过程：在根据数据处理过程辨别数据的同时选择和传送相应的属性信息。另外，还可通过将用于实时处理的控制指令从控制源传送到数据处理电路来精确应对对于实时处理的请求。从而可精确处理数据，同时降低了数据处理电路的控制源的处理负担。

当结合附图进行考虑时，可从参下描述和所附权利要求书中明白本发明的以上和其他目的、特征和优点，附图中类似的部件或元件由类似的标号表示。

附图说明

图1是示出本发明被应用到的记录和再现装置的电路配置的框图；

图2A和2B是示出图1的记录和再现装置中使用的信息添加分部音乐数据的配置(1)的图示；

图3A和3B是示出图1的记录和再现装置中使用的信息添加分部音乐数据的配置(2)的图示；

图4是示出图1中所示的数据处理电路部分的电路配置的框图；

图5是示出图1的记录和再现装置中DMA传送期间的PIO传送中断的图示；

图6是示出图1的记录和再现装置中的第一数据传送处理序列的序列图；

图7是示出图1的记录和再现装置中的第二数据传送处理序列(1)的序列图；

图8是示出图1的记录和再现装置中的第二数据传送处理序列(2)的序列图；

图9是示出图1的记录和再现装置中的数据处理序列(1)的序列图；

图10是示出图1的记录和再现装置中的数据处理序列(2)的序列图；

图11是示出在缓冲存储器具有小容量的情况下图1的记录和再现装置中由CPU进行的数据传送的图示；

图12是示出在缓冲存储器具有大容量的情况下图1的记录和再现装置中由CPU进行的数据传送的图示。

具体实施方式

参考图1，其中示出了本发明被应用到的记录和再现装置。记录和再现装置一般由1表示，并且包括操作输入部分2，该操作输入部分2包括在记录和再现装置1的外壳的表面上提供的各种操作按钮或者远程控制器(未示出)。当操作输入部分2被用户操作时，它识别操作并将相应的操作输入信号发送到输入处理部分3。输入处理部分3对提供给它的操作输入信号执行预定处理过程以将操作输入信号转换成操作命令，并通过总线4将操作命令提供给CPU(中央处理单元)5。

CPU 5通过总线4将预先存储在ROM(只读存储器)6或硬盘驱动器9中包括基本程序和数据处理控制程序在内的各种程序读出到RAM(随机访问存储器)7中。然后，CPU 5根据这些程序控制整个记录和再现装置1并且根据从输入处理部分3提供给它的操作命令执行预定的算术操作处理过程和各种处理过程。

介质驱动器8被配置为用于再现诸如CD(光盘)这样的记录介质。在此情况下，与曲调相对应的音乐数据作为通过对音乐数据进行压缩编码而获得的压缩音乐数据被记录在记录介质上。顺便说一下，音乐数据是根据诸如ATRAC3(自适应性变换声学编码3)、AAC(高级音频编码)、WMA(Windwos媒体音频)、RealAUDIO G2音乐编解码器、MP3(MPEG音频第3层)系统之类的压缩编码系统被压缩编码的。另外，压缩音乐数据的属性信息也以互相协同的关系被记录在记录介质上。顺带说一下，压缩音乐数据的属性信息包括各种信息，例如曲调名称和艺术家名称、应用到压缩音乐数据的压缩编码的压缩编码系统以及比特率。

介质驱动器8在CPU 5的控制下从记录介质读出压缩音乐数据，并且也相继读出与压缩音乐数据相对应的属性信息。然后，介质驱动器8通过总线4将从记录介质读出的压缩音乐数据与相应的属性信息一起发送到硬盘驱动器9，以便硬盘驱动器9可以针对每个曲调以彼此协同的关系记录压缩音乐数据和属性信息。

另外，CPU 5可相继通过通信处理部分10和网络接口11建立与网络NT的连接，以访问网络NT上的曲调提供服务器(未示出)。从而，CPU 5相继通过网络接口11和通信处理部分10从曲调提供服务器取得压缩音乐数据和相应的属性信息。然后，CPU 5将压缩音乐数据和相应的属性信息发送到硬盘驱动器9，以便对于每个曲调，压缩音乐数据和属性信息以彼此协同的关系被记录在硬盘驱动器9。

然后，响应于由用户通过操作输入部分2输入的用于启动再现的操作输入信号，记录在硬盘驱动器9中的每个曲调的压缩音乐数据和相应的属性信息被从硬盘驱动器9读出，并且通过总线4被一次存储在RAM 7中。此时，CPU 5将RAM 7上的压缩音乐数据划分以用于每个预定单元，并且将至少部分属性信息添加到通过分割获得的每个预定单元的压缩音乐数据(以下该数据被称为分部压缩音乐数据)，以产生信息添加分部音乐数据。

于是，CPU 5从头部部分HD和主体部分BD形成了信息添加分部音乐数据，并将一个分部压缩音乐数据放置在主体部分BD中，如图2A或3A所示。另外，CPU 5将用于允许检测信息添加分部音乐数据的头部部分HD的顶部的头部标识信息HID放置在头部部分HD的顶部部分，如图2B或3B所示。另外，CPU 5将指示放置在主体部分BD中的分部压缩音乐数据的数据长度的数据长度信息LG以及分部压缩音乐数据的解压缩处理过程所需要的处理过程使用信息PR按顺序放置在信息添加分部音乐数据的头部部分HD中的头部标识信息HID旁边。在这里，CPU 5可将各种信息作为处理过程使用信息PR放置在信息添加分部音乐数据的头部部分HD中。但是，对于其中放置了曲调顶部的分部压缩音乐数据的信息添加分部音乐数据，CPU 5放置了用于初始化数据处理电路部分12中的数据解压缩器(下文中描述)的初始化指令信息IN和与分部压缩音乐数据相对应的诸如属性信息中的压缩编码系统和比特率之类的为解压缩处理过程所选择的信息(以下称为处理选择属性信息)AT，作为处理过程使用信息PR(图2B)。另外，例如，对于其中放置了一个曲调的多个分部压缩音乐数据中位于非曲调顶部部分的分部压缩音乐数据的信息添加分部音乐数据，CPU 5仅放置与分部压缩音乐数据相对应的处理选择属性信息AT作为处理过程使用信息PR(图3B)。

顺带说一下，下文中描述的数据解压缩器在为分部压缩音乐数据执行解压缩处理过程时，保存最近为其执行解压缩处理过程的分部压缩音乐数据的一部分。然后，如果将要相继解压缩的分部压缩音乐数据是用于一个曲调的，则数据解压缩器对当前处理对象的分部压缩音乐数据和最近处理的分部压缩音乐数据的一部分一起执行解压缩处理过程。因此，数据解压缩器防止了一个曲调的音乐的分割后的数据部分制造噪声。然后，根据本实施例，当要为一个曲调的多个分部压缩音乐数据中顶部的那个执行解压缩处理过程时，数据解压缩器被初始化，以擦除紧挨在前的分部压缩音乐数据的部分(即最近为其执行解压缩处理过程的一个曲调的尾端处的分部压缩音乐数据的部分)，从而明确划定曲调彼此之间的界限。但是，根据本实施例，另外也可以在要处理一个曲调的多个分部压缩音乐数据中的顶部那个时不故意地初始化数据解压缩器，以便不同曲调可被连续再现。此外，根据本实施例，另外也可以在每次根据双速再现相继地且间断地解压缩一个曲调的多个分部压缩音乐数据时初始化数据解压缩器，以便基于以这种方式间断地解压缩的分部压缩音乐数据的曲调帧听起来有明确界限。

暂时存储在RAM 7中的信息添加分部音乐数据通过总线4被相继传送到数据处理电路部分12。当数据处理电路部分12接收到通过总线4相继提供给它的信息添加分部音乐数据时，它检测放置在信息添加分部音乐数据中的处理过程使用信息PR，然后，数据处理电路部分12利用放置在信息添加分部音乐数据中的用于分部压缩音乐数据的处理过程使用信息PR来执行再现处理过程，例如解压缩处理过程。这样，数据处理电路部分12将通过为分部压缩音乐数据执行再现处理过程而相继获得的音乐数据(由于这些音乐数据是一个曲调的整体音乐数据的一部分，因此这种数据以下文中被特别称为分部单元音乐数据)提供给数模转换器13。从而，数模转换器13为分部单元音乐数据执行数模转换处理过程，并且将通过数模转换获得的分部单元音乐信号相继发送到2声道扬声器14。从而，数据处理电路部分12致使扬声器14基于从时间上来说相继且连续出现的分部单元音乐信号以立体声方式输出音乐。

现参考图4，数据处理电路部分12是作为电路板形成的，在该电路板上，安装了形成DMA(直接存储器访问)控制器18、缓冲存储器19和DSP(数字信号处理器)20的IC(集成电路)芯片。在此情况下，数据处理电路部分12的DSP 20实际上根据预先存储在其内部存储器中的数据处理程序为分部压缩音乐数据执行包括解压缩处理过程在内的再现处理过程。但是，在以下描述中，为了便于描述，DSP 20的各种功能(即可根据数据处理程序执行的各种功能)被描述为功能块的处理过程(即控制器21、信息检测器22、数据解压缩器23和均衡器24)。

首先，如果用于启动再现的操作输入信号由用户通过操作输入部分2输入，则CPU 5通过总线4将数据传送指令传送到数据处理电路部分12的DMA控制器18。这样，DMA控制器18在没有CPU 5干预的情况下例如从硬盘驱动器9读出压缩音乐数据和相应的属性信息，并且通过总线4将压缩音乐数据和属性信息一次存储到RAM 7中。然后，DMA控制器18暂时且累积地将信息添加分部音乐数据存储到缓冲存储器19中。

于是，在CPU 5从压缩音乐数据和相应的属性信息相继产生信息添加分部音乐数据的同时，它确认从RAM 7读出信息添加分部音乐数据的情况。这样，如果从RAM 7读出信息添加分部音乐数据被暂时中断，则CPU 5判定与缓冲存储器19的容量相等的量的信息添加分部音乐数据被暂存储在缓冲存储器19中。当与缓冲存储器19的容量相等的量的信息添加分部音乐数据以此方式被积累在缓冲存储器19中时，CPU 5通过总线4将一个再现启动指令作为控制指令发送到数据处理电路部分12的控制器21。

控制器21响应于从CPU 5给予它的再现启动指令向缓冲存储器19发出数据传送指令，以进行控制以便暂时存储的信息添加分部音乐数据以它们被暂时存储的顺序被读出。另外，控制器21向信息检测器22发出初始化指令，以初始化信息检测器22，然后向信息检测器22发出信息检测指令。从而，信息检测器22根据从控制器21提供给它的信息检测指令取得从缓冲存储器19读出的信息添加分部音乐数据，并且根据来自取得的信息添加分部音乐数据内的头部标识信息HID指定和检测数据长度信息LG和处理过程使用信息PR。然后，信息检测器22将根据信息添加分部音乐数据的头部部分HD检测到的数据长度信息LG和处理过程使用信息PR提供给控制器21，并将信息添加分部音乐数据的主体部分BD中的分部压缩音乐数据取回并传送到数据解压缩器23。

控制器21判定初始化指令信息IN是否被包括在从信息检测器22提供给它的数据长度信息LG和处理过程使用信息PR之间的处理过程使用信息PR中。然后，如果初始化指令信息IN被包括在处理过程使用信息PR中，则控制器21向数据解压缩器23提供初始化指令，并且将包含在处理过程使用信息PR中的处理选择属性信息AT提供给数据解压缩器23。另一方面，如果初始化指令信息IN未被包含在处理过程使用信息PR中，则控制器21仅将包括在处理过程使用信息PR中的处理选择属性信息AT提供给数据解压缩器23。

当从控制器21接收到初始化指令时，数据解压缩器23根据初始化指令为解压缩处理过程执行初始化动作。然后，在初始化动作结束后，数据解压缩器23从信息检测器22中取得分部压缩音乐数据，并且从控制器21取得处理选择属性信息AT。从而，数据解压缩器23使用处理选择属性信息AT来对分部压缩音乐数据进行解压缩，以便产生分部单元音乐数据。另外，数据解压缩器23检测当前实际用于产生分部单元音乐数据的分部压缩音乐数据的数据长度，然后将检测结果通知给控制器21。另外，如果仅从控制器21接收到处理选择属性信息AT而未接收到初始化指令，则数据解压缩器23不特别为解压缩处理过程执行初始化动作，而是使用处理选择属性信息AT来对从信息检测器22提供给它的分部压缩音乐数据进行解压缩，以产生分部单元音乐数据。然后，数据解压缩器23检测当前实际用于产生分部单元音乐数据的分部压缩音乐数据的数据长度，然后将检测结果通知给控制器21。

此时，控制器21将从数据解压缩器23接收到的数据长度与由信息检测器22检测到的数据长度信息LG所指示的数据长度相比较。然后，控制器21基于检测结果判定分部压缩音乐数据是否处于被数据解压缩器23正确解压缩的状态中。如果两个数据长度彼此吻合，则控制器21判定分部压缩音乐数据被数据解压缩器23正确解压缩。然后，控制器21控制数据解压缩器23将所产生的分部单元音乐数据传送到下一级处的均衡器24。另外，控制器21再次向信息检测器22发出初始化指令，以初始化信息检测器22。另一方面，如果两个数据长度彼此不吻合，则控制器21判定分部压缩音乐数据不处于被数据解压缩器23正确解压缩的状态中。在此情况下，控制器21控制信息检测器22、数据解压缩器23和均衡器24，以中断再现处理过程，并存储分部压缩音乐数据未被正确解压缩这一事实，以便该事实能被从CPU 5检测到。当分部压缩音乐数据以上述方式被数据解压缩器23正确解压缩时，控制器21类似地控制缓冲存储器19、信息检测器22和数据解压缩器23，以为信息添加分部音乐数据执行处理过程。

顺带说一下，CPU 5不将分部压缩音乐数据的解压缩处理过程所需的处理过程使用信息PR与分部压缩音乐数据分开传送到数据处理电路部分12，而是在分部压缩音乐数据的解压缩处理过程之前将处理过程使用信息PR作为信息添加分部音乐数据与分部压缩音乐数据一起传送到数据处理电路部分12，如上所述。但是，在如上所述的这种对于分部压缩音乐数据的再现处理过程中，如果用于声音质量调整的操作输入信号由用户通过操作输入部分2输入以请求根据用户喜好调整的音乐的声音质量，则CPU 5通过总线4将声音质量调整指令作为用于实时应对请求的处理过程(以下称为实时处理过程)的控制指令传送到数据处理电路部分12的控制器21。

因此，如果数据处理电路部分12的控制器21在分部压缩音乐数据的再现处理过程中接收到来自CPU 5的声音质量调整指令，则控制器21根据声音质量调整指令向均衡器24发出声音质量调整命令，以实时控制均衡器24。另一方面，如果在分部压缩音乐数据的再现处理过程中未从CPU 5接收到声音质量调整指令，则控制器21不特别向均衡器24发出声音质量调整命令。从而，如果在接收来自数据解压缩器23的分部单元音乐数据时接收到来自控制器21的声音质量调整指令，则均衡器24根据声音质量调整指令调整分部单元音乐数据的预定频率分量，并将产生的分部单元音乐数据传送到数模转换器13。另一方面，如果在接收来自数据解压缩器23的分部单元音乐数据时未接收到声音质量调整指令，则均衡器24根据其设置调整预先选择的频率分量，并将产生的分部单元音乐数据传送到数模转换器13。按照这种方式，虽然均衡器24通常根据其设置基于从数据解压缩器23相继提供给它的分部单元音乐数据来调整音乐的声音质量，但是如果从用户接收到用于以不同于该设置的方式调整声音质量的指令，则均衡器24根据调整指令基于分部单元音乐数据实时调整音乐的声音质量，以便顺应用户喜好。

要注意，在本实施例中，在数据处理电路部分12的控制器21对一个曲调的分部压缩音乐数据进行解压缩的同时，它相继增加信息检测器22检测到的数据长度信息LG所指示的数据长度。然后，例如，如果从CPU 5周期性地接收到作为控制指令的数据长度返回指令，则控制器21将到目前为止通过增加获得的数据长度的总值(以下称为总数据长度)返回给CPU 5。从而，CPU 5基于从控制器21接收到的总数据长度检测压缩音乐数据的再现位置，并且例如控制显示单元(未示出)显示检测结果作为时间信息，以将检测结果通知给用户。

顺带说一下，如果假定记录和再现装置的内部配置只包括硬件逻辑而未使用软件，则由于分部压缩音乐数据等是根据各种控制指令在硬件逻辑间同步按顺序被处理的，因此不会特别发生操作效率问题。相反，根据本实施例的记录和再现装置1是通过软件和硬件逻辑的组合来配置的，并且CPU 5是根据基本程序进行操作的。于是，在记录和再现装置1中，CPU 5设置用于根据基本程序执行各种处理过程中的每一个过程的一个单位时段(以下称为任务)，并且相继切换任务以执行分配给任务的处理过程。因此，在记录和再现装置1中，CPU 5与数据处理电路部分12、硬盘驱动器9等异步地进行操作。

同时，对于音乐数据(未经压缩的音乐数据)，每1分钟再现时段的数据量例如约为10.6兆字节，其中采样频率是44,100Hz，音乐数据是16比特立体声数据。因此，如果这种音乐数据例如被以约128Kbps压缩编码，则对于1分钟的再现时段产生的压缩音乐数据的量约为1兆字节。同时，记录和再现装置1的RAM 7被设置为使得用于信息添加分部音乐数据的暂时存储的暂时存储区域被选择为例如约数十千字节的容量。另外，在记录和再现装置1中，数据处理电路部分12的缓冲存储器19的容量被选择为例如约数百千字节到数兆字节。因此，在记录和再现装置1中，虽然由CPU 5的信息添加分部音乐数据被暂时存储在RAM 7中，但是，放置在信息添加分部音乐数据中的分部压缩音乐数据的再现处理过程是在这样一种状态中启动的，在这种状态中，这种信息添加分部音乐数据被积累到比数据处理电路部分12的缓冲存储器19中的RAM 7的暂时存储区域的容量大的量。

此外，在记录和再现装置1中，不是CPU 5通过RAM 7将压缩音乐数据和相应的属性信息或者信息添加分部音乐数据从硬盘驱动器9传送到数据处理电路部分12的缓冲存储器19，而是CPU 5只在用于数据传送处理过程的任务中将数据传送指令传送到DMA控制器18。从而，在记录和再现装置1中，DMA控制器18按上述方式在没有CPU 5的干预的情况下对这种压缩音乐数据和相应的属性信息或者信息添加分部音乐数据进行DMA传送。因此，在记录和再现装置1中，即使CPU 5与数据处理电路部分12、硬盘驱动器9等异步地进行操作，也防止了这样一种情况：在分部压缩音乐数据的再现处理过程期间，缓冲存储器19变空并且从扬声器输出的音乐被中断。

另外，CPU 5在没有DMA控制器18的干预的情况下，通过PIO(程序输入/输出)传送将再现启动指令、声音质量调整指令等等作为控制指令直接传送到控制器21。实际上，如图5所示，当从CPU 5接收到数据传送指令时，DMA控制器18与CPU 5仲裁总线4的使用权，并且在允许占用总线4以用于从DMA控制器18传送数据时，DMA通过总线4对压缩音乐数据和相应的属性信息或信息添加分部音乐数据进行传送。如果在此状态下CPU 5发出控制指令，则CPU 5中断DMA控制器18当前执行的DMA传送，以获取总线4的使用权。从而，CPU 5现在通过总线4将控制指令PIO传送到数据处理电路部分12的控制器21。然后，当控制命令的PIO传送完成时，CPU 5将总线4的使用权给回DMA控制器18，并重新启动DMA传送。

按照这种方式，虽然CPU 5将处理过程使用信息PR作为信息添加分部音乐数据与分部压缩音乐数据一起DMA传送到数据处理电路部分12，但是它对控制指令进行PIO传送。因此，CPU 5可精确控制数据处理电路部分12的再现处理过程。

现在，参考图6至10的序列图详细描述CPU 5和数据处理电路部分12的处理过程。图6示出第一数据传送处理过程序列。参考图6，如果用于启动再现的操作输入信号通过用户对操作输入部分2的操作被输入，则CPU 5根据存储在ROM 6中的数据处理控制程序启动数据产生处理过程。在数据产生处理过程被启动后，CPU 5在步骤SP1处通过总线4将第一数据传送指令传送到DMA控制器18，然后处理前进到步骤SP2。

此时，DMA控制器18取得从CPU 5传送来的第一数据传送指令，以启动第一数据传送处理过程。在第一数据传送处理过程启动之后，在步骤SP11处，DMA控制器18向CPU 5发出请求，以允许占用总线4以用于硬盘驱动器9和RAM7之间的数据传送。响应于该请求，在步骤SP2处，CPU 5与DMA控制器18仲裁总线4的使用权。然后，如果CPU 5许可DMA控制器18占用总线4以用于硬盘驱动器9和RAM 7之间的数据传送，则DMA控制器18占用总线4以用于硬盘驱动器9和RAM 7之间的数据传送。在此状态下，DMA控制器18使处理前进到步骤SP12。

在步骤SP12处，DMA控制器18向硬盘驱动器9传送读指令，以读出压缩音乐数据和相应的属性信息，然后DMA控制器18使处理前进到步骤SP13。在步骤SP13处，DMA控制器18向RAM 7传送压缩音乐数据和相应的属性信息的写指令，然后它使处理前进到步骤SP14。从而，在步骤SP21处，DMA控制器18从硬盘驱动器9读出压缩音乐数据和相应的属性信息，并且通过总线4将读出的压缩音乐数据和相应的属性信息DMA传送到RAM7，以便被一次存储到RAM7中。当压缩音乐数据和相应的属性信息开始被存储到RAM7中时，在步骤SP3中，CPU 5开始产生信息添加分部音乐数据，以便相应的属性信息中的至少一个被添加到被一次存储在RAM 7中的压缩音乐数据。然后，CPU 5使处理前进到步骤SP4。

当以这种方式完成从硬盘驱动器9到RAM 7的压缩音乐数据与属性信息的DMA传送之后，在步骤SP14处，DMA控制器18通知CPU 5传送完成。从而，DMA控制器18放弃曾一度被占用以用于硬盘驱动器9和RAM 7之间的数据传送的总线4的使用权。然后CPU 5在将压缩音乐数据和相应的属性信息传送到RAM 7的同时、相继产生信息添加分部音乐数据。这样，当完成将压缩音乐数据和相应的属性信息传送到RAM 7并且产生了全部压缩音乐数据的信息添加分部音乐数据之后，在步骤SP4处，CPU 5结束信息添加分部音乐数据的产生。按照这种方式，CPU 5和DMA控制器18相继且重复地执行步骤SP1-SP2-SP3-SP4-SP11-SP12-SP13-SP14-SP21处的处理过程，直到完成用户所请求再现的预定数目的曲调的压缩音乐数据的传送之后。

图7和8示出与第一数据传送处理序列同时执行的第二数据传送处理序列。首先参考图7，当响应于用户对操作输入部分2的操作，用于启动再现的操作输入信号被输入时，CPU 5还根据ROM 6中存储的数据处理控制程序启动数据处理控制处理过程。在数据处理控制处理过程启动之后，CPU 5在步骤SP31处通过总线4向DMA控制器18传送第二数据传送指令，然后使处理前进到步骤SP32。

此时，DMA控制器18取得从CPU 5传送给它的第二数据传送指令，以启动第二数据传送处理过程。在第二数据传送处理过程启动之后，在步骤SP41处，DMA控制器18向CPU 5发出请求，以允许占用总线4以用于RAM 7和缓冲存储器19之间的数据传送。响应于该请求，在步骤SP32处，CPU 5与DMA控制器18仲裁总线4的使用权。然后，如果CPU 5许可DMA控制器18占用总线4以用于RAM7和缓冲存储器19之间的数据传送，则DMA控制器18占用总线4以用于RAM 7和缓冲存储器19之间的数据传送，并且在此状态下，DMA控制器18使处理前进到步骤SP42。

在步骤SP42处，DMA控制器18向RAM 7传送信息添加分部音乐数据的读指令，然后DMA控制器18使处理前进到步骤SP43。在步骤SP43处，DMA控制器18向缓冲存储器19传送信息添加分部音乐数据的写指令，然后它使处理前进到步骤SP44。响应于该请求，在步骤SP61处，DMA控制器18读出信息添加分部音乐数据，并且通过总线4将读出的信息添加分部音乐数据DMA传送到缓冲存储器19，以便被暂时且累积地存储到缓冲存储器19中。在完成将信息添加分部音乐数据从RAM 7 DMA传送到缓冲存储器19之后，在步骤SP44处，DMA控制器18通知CPU 5传送完成。从而，DMA控制器18暂时放弃曾被占用以用于RAM 7和缓冲存储器19之间的数据传送的总线4的使用权。

然后在步骤SP33处，CPU 5再次通过总线4向DMA控制器18传送第二数据传送指令，然后它使处理前进到步骤SP34。此时，DMA控制器18取得从CPU 5传送给它的第二数据传送指令，然后使处理前进到步骤SP45，在该步骤处它向CPU 5发出请求，以允许再次占用总线4以用于RAM 7和缓冲存储器19之间的数据传送。响应于该请求，在步骤SP34处，CPU 5与DMA控制器18仲裁总线4的使用权。然后，如果CPU 5许可占用总线4以用于RAM 7和缓冲存储器19之间的数据传送，则DMA控制器18占用总线4以用于RAM 7和缓冲存储器19之间的数据传送，并且在此状态下，DMA控制器18使处理前进到步骤SP46。

在步骤SP46处，DMA控制器18向RAM 7传送信息添加分部音乐数据的读指令，然后它使处理前进到图7的步骤SP47。参考图7，在步骤SP47处，DMA控制器18向缓冲存储器19传送信息添加分部音乐数据的写指令，然后它使处理前进到步骤SP48。在步骤SP62处，DMA控制器18从RAM 7读出信息添加分部音乐数据，并且通过总线4将读出的信息添加分部音乐数据DMA传送到缓冲存储器19，以便被暂时且累积地存储到缓冲存储器19中。

顺带说一下，如果由于在信息添加分部音乐数据在RAM 7和缓冲存储器19之间被DMA传送的同时，信息添加分部音乐数据被累积到缓冲存储器19中的量等于缓冲存储器19的容量，CPU 5判定再现启动指令应当被PIO传送到数据处理电路部分12，或者由于通过用户对操作输入部分2的操作用于声音调整的操作输入信号被输入，CPU 5判定用于实时处理的声音质量指令应当被PIO传送，则在步骤SP35处，CPU 5通过总线4向DMA控制器18传送用于暂时中断数据传送的传送中断指令。然后，CPU 5使处理前进到下一步骤SP36。

此时，DMA控制器18取得从CPU 5传送给它的传送中断指令，并使处理前进到步骤SP48中，在该步骤处DMA控制器18向缓冲存储器19传送信息添加分部音乐数据的读中断指令。然后，DMA控制器18使处理前进到步骤SP49，在该步骤处DMA控制器18向缓冲存储器19传送信息添加分部音乐数据的写中断指令，然后处理前进到步骤SP50。从而，DMA控制器18中断从RAM7到缓冲存储器19的信息添加分部音乐数据的DMA传送。然后，在步骤SP50处，DMA控制器18通知CPU 5传送中断，从而放弃曾一度被占用以用于RAM7和缓冲存储器19之间的数据传送的总线4的使用权。响应于该通知，在步骤SP36处，CPU 5与DMA控制器18仲裁总线4的使用权。然后，在CPU 5占用总线4以用于RAM7和缓冲存储器19之间的指令传送之后，它使处理前进到步骤SP37。

在步骤SP37处，CPU 5通过总线4向数据处理电路部分12的控制器21PIO传送控制指令，例如再现启动指令或声音质量调整指令，然后CPU 5使处理前进到步骤SP38。然后在步骤SP38处，CPU 5通过总线4向DMA控制器18传送数据传送重新启动指令，然后CPU 5使处理前进到步骤SP39。此时，DMA控制器18取得从CPU 5传送给它的数据传送重新启动指令，并且使处理前进到步骤SP51，在该步骤处DMA控制器18向CPU 5发出请求以允许再次占用总线4以用于RAM 7和缓冲存储器19之间的数据传送。响应于该请求，在步骤SP39处，CPU 5与DMA控制器18仲裁总线4的使用权。然后，当CPU 5允许占用RAM 7和缓冲存储器19之间的总线4时，DMA控制器18占用总线4以用于RAM 7和缓冲存储器19之间的数据传送，并且在此状态下使处理前进到步骤SP52。

在步骤SP52处，DMA控制器18向RAM 7传送信息添加分部音乐数据的读重新启动指令，然后DMA控制器18使处理前进到步骤SP53。在步骤SP53处，DMA控制器18向缓冲存储器19传送信息添加分部音乐数据的写重新启动指令，然后DMA控制器18使处理前进到步骤SP54。从而，在步骤SP63处，DMA控制器18再次从RAM 7中读出信息添加分部音乐数据，并且通过总线4将读出的信息添加分部音乐数据DMA传送到缓冲存储器19，以便被暂时且累积地存储到缓冲存储器19中。在完成从RAM7到缓冲存储器19的信息添加分部音乐数据的DMA传送之后(包括数据传送中断之前的信息添加分部音乐数据在内)，在步骤SP54处，DMA控制器18通知CPU 5传送完成。从而，DMA控制器18放弃曾一度被占用以用于RAM 7和缓冲存储器19之间的数据传送的总线4的使用权。然后，CPU 5和DMA控制器18相继且重复地执行步骤SP31-SP32-SP41-SP42-SP43-SP44-SP6处的处理过程，直到有必要进行控制指令的PIO传送。另外，当控制指令要被PIO传送时，CPU 5和DMA控制器18适当地执行步骤SP33-SP34-SP35-SP36-SP37-SP38-SP39-SP45-SP46-SP47-SP48-SP49-SP50-SP51-SP52-SP53-SP54-SP62-SP63处的处理过程。

与第一和第二数据传送处理序列同时地，数据处理电路部分12的DSP 20根据预先存储在其内部存储器中的数据处理程序执行图9和10所示的数据处理序列。但是，在以下描述中，DSP 20所执行的数据处理序列被描述为作为功能块的控制器21、信息检测器22、数据解压缩器23和均衡器24的处理过程。另外，在数据处理电路部分12中的控制器21取得从CPU 5 PIO传送来的再现启动指令之后，它启动电路控制处理过程。然后，在控制器21启动电路控制处理过程之后，在步骤SP71处，它将数据传送指令信息传送到缓冲存储器19，然后控制器21使处理前进到步骤SP72。从而，在步骤SP81处，缓冲存储器19根据从控制器21提供给它的数据传送指令信息，将被暂时累积存储的信息添加分部音乐数据中最早被暂时积累的数据传送到信息检测器22。

此时，信息检测器22取得从缓冲存储器19传送给它的信息添加分部音乐数据，并且启动信息检测处理过程。在信息检测处理过程启动之后，在步骤SP91处，信息检测器22从信息添加分部音乐数据的头部部分HD中检测处理过程使用信息PR和数据长度信息LG，然后信息检测器22使处理前进到步骤SP92。然后在步骤SP92处，信息检测器22将从信息添加分部音乐数据检测到的数据长度信息LG和处理过程使用信息PR传送到控制器21，然后信息检测器22使处理前进到步骤SP93。

因此，在步骤SP72处，控制器21取得从信息检测器22传送给它的数据长度信息LG和处理过程使用信息PR，并且判定初始化指令信息IN是否被包括在取得的处理过程使用信息PR中。如果在步骤SP72处获得肯定结果，则表示作为当前时刻的解压缩处理过程的对象的分部压缩音乐数据(即此时从缓冲存储器19传送到信息检测器22的信息添加分部音乐数据中存储的分部压缩音乐数据)是新曲调的顶部处的分部压缩音乐数据。换言之，上述的这种肯定结果表示要求在不使用最近被解压缩的压缩音乐数据的部分的情况下对作为当前时刻解压缩处理过程的对象的压缩后分部音乐数据进行解压缩。因此，此时，控制器21使处理前进到步骤SP73。然后，在步骤SP73处，控制器21将初始化指令信息IN传送到数据解压缩器23，然后它使处理前进到步骤SP74。

此时，数据解压缩器23取得从控制器21传送给它的初始化指令信息IN并启动数据解压缩处理过程。在数据解压缩处理过程启动之后，在步骤S101处，数据解压缩器23执行自初始化动作，以删除所有由于最近的解压缩处理过程而剩余的分部压缩音乐数据的部分。然后，在初始化完成之后，处理前进到步骤SP102。然后，在步骤SP102处，数据解压缩器23通知控制器21初始化完成，然后数据解压缩器23使处理前进到步骤SP103。

从而，在步骤SP74处，控制器21响应于来自控制器21的初始化完成通知，将数据传送指令信息传送到信息检测器22，然后控制器21使处理前进到步骤SP75。从而，在步骤SP93处，信息检测器22响应于从控制器21传送给它的数据传送指令信息，将放置在信息添加分部音乐数据中的分部压缩音乐数据传送到数据解压缩器23。在传送完成之后，处理前进到步骤SP94。然后在步骤SP94处，信息检测器22通知控制器21分部压缩音乐数据的传送完成。从而，在步骤SP75处，控制器21响应于从信息检测器22接收到有关它的通知的传送完成，将数据解压缩指令信息和包括在处理过程使用信息PR中的处理选择属性信息AT一起传送到数据解压缩器23。然后，处理前进到步骤SP76。

此时，在步骤SP103处，数据解压缩器23根据从控制器21传送给它的数据解压缩指令信息，利用相应的处理选择属性信息AT对分部压缩音乐数据进行解压缩。在解压缩处理过程完成之后，数据解压缩器23使处理前进到步骤SP104。在步骤SP104处，数据解压缩器23将分部压缩音乐数据的数据长度通知给控制器21，然后数据解压缩器23使处理前进到步骤SP105。因此，在步骤SP76处，控制器21将从数据解压缩器23接收到的作为解压缩处理过程结果的数据长度与由已提供给信息检测器22的数据长度信息LG所表示的数据长度相比较。然后，如果数据长度彼此吻合，则控制器21将数据传送指令信息传送到数据解压缩器23。从而，在步骤SP105处，数据解压缩器23根据从控制器21传送来的数据传送指令信息，将通过对分部压缩音乐数据进行解压缩处理过程而获得的分部压缩音乐数据传送到均衡器24。

此时，均衡器24取得从数据解压缩器23传送给它的分部压缩音乐数据，并且启动声音质量调整处理过程。在声音质量调整处理过程启动之后，在步骤SP111处，均衡器24判定它是否需要理发声音质量调整的设置。如果分部压缩音乐数据当前正在记录和再现装置1上被再现，则用户可在任意时刻操作操作输入部分2，以输入用于声音质量调整的操作输入信号。因此，虽然在图9和10中未特别示出，但是在如上所述的步骤SP71至SP76处处理过程被控制器21相继执行的同时，CPU 5可随时取得从CPU 5 PIO传送来的用于实时处理的声音质量调整指令，并且可根据声音质量调整指令将声音质量调整指令信息传送到均衡器24。

因此，如果在步骤SP111处获得的肯定结果，则表示用户发出了对调整音乐以便具有最喜爱的声音质量的请求，并且均衡器24取得从控制器21传送来的声音质量调整指令信息。相应的，此时均衡器24使处理前进到步骤SP112。然后，在步骤SP112处，均衡器24根据从控制器21传送给它的声音质量调整指令信息更改声音质量调整的设置，并且根据设置实质调整分部单元音乐数据的预定频率分量。然后，均衡器24将产生的分部单元音乐数据传送到数模转换器13。

另一方面，如果在上述步骤SP111处获得否定结果，则由于这表示未从用户接收到对调整声音质量的特定请求，则说明到现在为止均衡器24不获得声音质量调整指令信息。从而，在步骤SP113处，均衡器24根据设置就预先选择的频率分量为分部单元音乐数据执行调整处理过程，并将产生的分部单元音乐数据传送到数模转换器13。

顺带说一下，在上述步骤SP72处获得的否定结果表示作为当前时刻的解压缩处理过程的对象的分部压缩音乐数据是一个曲调的多个分部压缩音乐数据中的非顶部分部压缩音乐数据。换言之，否定结果表示要求对除最近已被解压缩的压缩音乐数据的部分之外的、作为当前时刻的解压缩处理过程的对象的压缩后分部音乐数据进行解压缩。因此，控制器21使处理前进到步骤SP74。从而，控制器21对分部压缩音乐数据进行解压缩，而不初始化数据解压缩器23。

按照这种方式，控制器21、信息检测器22、数据解压缩器23、均衡器24相继且重复地执行上述步骤SP71-SP72-SP73-SP74-SP75-SP76-SP91-SP92-SP93-SP94-SP101-SP102-SP103-SP104-SP105-SP111-SP112-SP113处的处理过程，以用单独对应的处理选择属性信息AT相继再现作为信息添加分部音乐数据被积累在缓冲存储器19中的分部压缩音乐数据。

在具有上述配置的记录和再现装置1中，如果从用户接收到对再现压缩音乐数据的请求，则接收来自CPU 5的数据传送指令的DMA控制器18通过总线4将压缩音乐数据和相应的属性信息相继从硬盘驱动器9DMA传送到数据处理电路部分12的缓冲存储器19中，以便被存储在RAM 7中，随即CPU 5在以下方式产生信息添加分部音乐数据：对于压缩音乐数据，至少一部分相应的属性信息被添加在RAM7上。另外，在记录和再现装置1中，在DMA控制器18通过总线4将信息添加分部音乐数据相继从RAM 7 DMA传送到数据处理电路部分12的缓冲存储器19以便被暂时存储在缓冲存储器19中的同时，CPU 5在积累在缓冲存储器19中的信息添加分部音乐数据的量等于缓冲存储器19的容量之时，将再现重新启动指令PIO传送到控制器21。

从而，在记录和再现装置1中，在数据处理电路部分12中的控制器21的控制之下，信息添加分部音乐数据按暂时存储的顺序被从缓冲存储器19传送到信息检测器22。然后，信息检测器22从信息添加分部音乐数据的头部部分HD中检测处理过程使用信息PR，并且从信息添加分部音乐数据的主体部分BD中提取分部压缩音乐数据，并且将处理过程使用信息PR和分部压缩音乐数据传送到数据解压缩器23。另外，在记录和再现装置1中，数据解压缩器23响应于包括在处理过程使用信息PR中的初始化指令信息IN，在数据处理电路部分12中的控制器21的控制之下执行初始化动作，并且利用包括在处理过程使用信息PR中的处理选择属性信息AT对分部压缩音乐数据进行解压缩。然后，产生的分部压缩音乐数据被传送到均衡器24。

另外，在记录和再现装置1中，均衡器24在数据处理电路部分12中的控制器21的控制之下，根据预先设置的声音质量调整质量的实质，为分部单元音乐数据执行声音质量调整处理过程。但是，在记录和再现装置1中，如果在分部压缩音乐数据的再现处理过程期间，从用户发出了根据用户喜好调整声音质量的请求，则CPU 5通过总线4将用于实时处理的声音质量调整指令PIO传送到数据处理电路部分12的控制器21，以便可通过实时处理应对该请求。从而，在记录和再现装置1中，当用户发出根据用户喜好请求声音质量的请求时，数据处理电路部分12在控制器21的控制之下，根据声音质量调整指令，按照声音质量调整设置的实质，为通过目前的解压缩处理过程所获得的分部压缩音乐数据执行声音质量调整处理过程。

在具有上述配置的记录和再现装置1中，通过向分部压缩音乐数据添加至少部分属性信息而产生的信息添加分部音乐数据被相继从数据处理电路部分12中的缓冲存储器19中读出，并被传送到信息检测器22，并且处理选择属性信息AT可作为处理过程使用信息PR被信息检测器22从信息添加分部音乐数据中检测出来，同时处理选择属性信息AT被数据解压缩器23用于对放置在信息添加分部音乐数据中的分部压缩音乐数据进行解压缩。另外，在记录和再现装置1中，当从用户发出声音质量调整请求时，CPU 5立即根据该请求传送用于实时处理的作为控制指令的声音质量调整指令。另外，接收声音质量调整指令的控制器21根据声音质量调整指令实时控制均衡器24。

因此，在记录和再现装置1中，即使CPU 5未在其根据分部压缩音乐数据的解压缩处理过程辨别分部压缩音乐数据的同时，选择与分部压缩音乐数据相对应的处理选择属性信息AT、并将其相继传送到均衡器24，数据处理电路部分12也可检测预先添加到分部压缩音乐数据的处理选择属性信息AT，并且利用检测到的处理选择属性信息AT对相应的分部压缩音乐数据进行精确解压缩。另外，在记录和再现装置1中，虽然在分部压缩音乐数据的解压缩处理过程之前，将要用于分部压缩音乐数据的解压缩处理过程的处理选择属性信息AT与分部压缩音乐数据一起被传递到数据处理电路部分12，但在有必要实时应对用户的请求等，在请求时刻，用于实时处理的控制指令被从CPU 5传送到数据处理电路部分12。因此，即使是突然的请求之类的也能被精确应对。因此，在记录和再现装置1中，分部压缩音乐数据可被精确处理，同时作为控制数据处理电路部分12的控制源的CPU 5的处理负担降低了。

另外，在记录和再现装置1中，不是各种控制指令和处理过程使用信息PR都被直接被传送到数据处理电路部分12，而是处理过程使用信息PR作为信息添加分部音乐数据与分部压缩音乐数据一起被DMA传送到数据处理电路部分12，而只有控制指令被PIO传送。因此，在记录和再现装置1中，在分部压缩音乐数据(即信息添加分部音乐数据)被传送到数据处理电路部分12的同时，PIO传送对到数据处理电路部分12的DMA传送的中断被最大限度地减少了。从而，在记录和再现装置1中，在信息添加分部音乐数据被充分积累到缓冲存储器19中的同时，数据处理电路部分12可执行分部压缩音乐数据的再现处理过程。从而，几乎一定能防止将要从扬声器输出的音乐被间歇地中断的情况。

然后，在记录和再现装置1中，即使将要从CPU 5传送到数据处理电路部分12的控制指令的数目与近年来功能的增多趋势一起增大，处理过程使用信息PR也不会像传统盘再现装置中那样被直接传送到数据处理电路部分12，相反，处理过程使用信息PR作为信息添加分部音乐数据与分部压缩音乐数据一起被DMA传送到数据处理电路部分12。因此，在记录和再现装置1中，即使将要传送到数据处理电路部分12的控制指令的数目与功能的增多一起增大，与传统盘再现装置相比，也可防止CPU 5的处理负担的显著增大。

另外，在记录和再现装置1中，由于数据解压缩器23的初始化指令信息IN作为处理过程使用信息PR被预先添加到分部压缩音乐数据，因此即使CPU 5未正常监控分部压缩音乐数据的解压缩处理过程的情况并且初始化指令信息IN未被以与解压缩处理过程同步的关系被传送，数据解压缩器23也可被数据处理电路部分12精确地初始化。从而，可进一步降低CPU 5的处理负担。

另外，在记录和再现装置1中，缓冲存储器19的容量大于RAM7用于信息添加分部音乐数据的暂时存储区域的容量。因此，在记录和再现装置1中，虽然CPU 5根据基本指令进行操作，从而与数据处理电路部分12异步地进行操作，也可在这样一种状态中启动放置在信息添加分部音乐数据中的分部压缩音乐数据的再现处理过程，在该状态中，在缓冲存储器19中积累的信息添加分部音乐数据的量大于RAM 7的量。因此，在记录和再现装置1中，即使控制指令的PIO传送暂时中断了将信息添加分部音乐数据DMA传送到数据处理电路部分12，也基本上一定能够防止分部压缩音乐数据的再现处理过程的其他可能的中断。

另外，在记录和再现装置1中，在CPU 5相继从压缩音乐数据和相应的属性信息产生信息添加分部音乐数据的同时，CPU 5确认从RAM 7读出信息添加分部音乐数据的情况，并且当从RAM 7对信息添加分部音乐数据的读出被暂时中断时，CPU 5将再现启动指令PIO传送到数据处理电路部分12。换言之，在记录和再现装置1中，当与缓冲存储器19的容量相等的量的信息添加分部音乐数据被暂时存储在缓冲存储器19中时，则不可避免地进入了DMA传送被中断的情况。因此，在记录和再现装置1中，当再现启动指令被从CPU 5传送到数据处理电路部分12时，即使信息添加分部音乐数据的DMA传送的中断被应用来强制中断DMA中传送，也易于致使DMA控制器18一度放弃总线4的使用权，从而再现启动指令易被PIO传送。

要注意，在前述对本实施例的描述中，DMA控制器18通过总线4将信息添加分部音乐数据从RAM 7 DMA传送到数据处理电路部分12的缓冲存储器19。但是，本发明不限于此，CPU 5也可在不使用DMA控制器18的情况下，通过总线4将信息添加分部音乐数据从RAM 7传送到数据处理电路部分12的缓冲存储器19。

在CPU 5按此方式传送信息添加分部音乐数据而不使用DMA控制器18的情况下，当在信息添加分部音乐数据在用于数据传送的任务(以下称为传送任务)内被启动之后，这种信息添加分部音乐数据的传送完成被确认时，新的信息添加分部音乐数据的传送被启动，如图11所示。因此，即使在CPU 5执行被分配给与传送任务不同的任务的处理过程的同时接收到信息添加分部音乐数据传送完成通知，CPU 5也要到下一个传送任务来到时才能确认传送完成。从而，在图11中，在从时刻T3到时刻T4或从时刻T6到时刻T7的时段内，信息添加分部音乐数据的传送被中断。于是，如果假定数据处理电路部分12的缓冲存储器19的容量小于RAM 7中用于信息添加分部音乐数据的暂时存储区域的容量，则由于大量信息添加分部音乐数据不能被积累在缓冲存储器19中，当从RAM 7到缓冲存储器19的信息添加分部音乐数据传送被中断时，从数据处理电路部分12的分部压缩音乐数据输出也相应地被中断。这样，将要从扬声器14输出的音乐也被中断。

但是，如图12所示，其中也是在不使用DMA控制器18的情况下传送信息添加分部音乐数据，如果像上述实施例中那样，数据处理电路部分12的缓冲存储器19的容量被设置为大于RAM 7中用于信息添加分部音乐数据的暂时存储区域的容量，则CPU 5能够高速地将信息添加分部音乐数据从RAM7传送到缓冲存储器19，以便被积累在缓冲存储器19中，而根本无需注意从缓冲存储器19到数据解压缩器23方的信息添加分部音乐数据读出。因此，即使与上文中参考图11所描述的情况类似，在CPU 5执行分配给与传送任务不同的任务的处理过程的同时接收到信息添加分部音乐数据传送完成通知，并且因此CPU 5无法确认传送完成，并且从而在图12中从时刻T14到时刻T15或从时刻T18到时刻T19的时段内信息添加分部音乐数据的传送被中断，也可防止中断从记录和再现装置1输出分部压缩音乐数据，这是因为大量信息添加分部音乐数据可被积累在缓冲存储器19中。从而，也可防止将要从扬声器14输出的音乐的中断

另外，在上述实施例中，初始化指令信息IN作为处理过程使用信息PR被放置在信息添加分部音乐数据的头部部分HD中。但是，本发明不限于此，并且CPU 5可将作为初始化指令的初始化指令信息IN作为用于实时处理的控制指令传送到数据处理电路部分12的控制器21，而不将初始化指令信息IN放置在信息添加分部音乐数据的头部部分HD中。在初始化指令信息IN以此方式被传送的情况下，即使CPU 5在压缩音乐数据的再现期间接收到来自用户的自由地线性更改再现速率的请求，CPU 5也可根据分部压缩音乐数据的解压缩处理过程的适合于该再现速度的形式来精确初始化数据解压缩器23。同样，对于声音质量调整指令，在预先为每个曲调确定唯一的声音质量调整设置的情况下，指示设置实质的声音质量调整指令信号可被放置在信息添加分部音乐数据的头部部分HD中，作为处理过程使用信息PR。另外，例如，在可能请求发出关于可被数据处理电路部分12执行的预定处理过程是否被任意执行的通知的情况下，CPU 5可以将表示这种预定处理过程是否被执行的处理过程执行切换指令作为用于实时处理的控制指令发送到数据处理电路部分12的控制器21。然后，数据处理电路部分12可通过实时控制，根据处理过程执行切换指令来切换预定处理过程是否被能够执行相应预定处理过程的电路所执行，并且还能够响应于预定处理过程是否被执行来实时控制处理过程使用信息PR是否被信息检测器22所检测。如果在数据处理过程中其使用用途已被预先决定的信息(例如均衡器的设置信息)作为处理过程使用信息PR被放置在信息添加分部音乐数据的头部部分HD中，并且只有作为均衡器设置请求的控制指令被从CPU 5直接传送到数据处理电路部分12，则控制器21可实时控制信息检测器22从信息添加分部音乐数据的头部部分HD中检测均衡器的设置信息。换言之，仅当CPU5将均衡器设置请求传送到数据处理电路部分12时，数据处理电路部分12才能实时地执行数据处理。按照这种方式，本记录和再现装置1可精确处理数据，同时降低CPU 5的处理负担。

另外，在上述实施例中，DMA控制器18被提供在数据处理电路部分12中。但是，本发明不限于此，DMA控制器18可被提供在数据处理电路部分12外部，只要它被连接到总线4。

另外，在上述实施例中，数据处理电路部分12将信息检测器22从信息添加分部音乐数据内检测到的处理过程使用信息PR传递到控制器21。但是，本发明不限于此，而是信息检测器22从信息添加分部音乐数据内检测到的处理过程使用信息PR可在没有控制器21干预的情况下被直接传送到数据解压缩器23。这可降低控制器21的处理负担。

另外，在上述实施例中，根据本发明的数据处理电路被应用到上文中参考图1至10描述的再现分部压缩音乐数据的具有电路板配置的数据处理电路部分12。但是，本发明不限于此，而是可广泛应用于各种配置的数据处理电路以及可移动地提供在数据处理装置中的电路板配置的数据处理电路，所述各种配置的数据处理电路包括为各种数据执行各种数据处理过程的数据处理电路，所述数据处理过程例如是再现处理过程、加密处理过程、压缩编码处理过程和解密处理过程，所述各种数据例如是视频数据、照片图像数据、文本数据和游戏程序。

另外，在上述实施例中，根据本发明的数据处理装置被应用到上文中参考图1至10描述的记录和再现装置1。但是，本发明不限于此，而是可被广泛应用到各种配置的数据处理装置，例如诸如个人计算机、便携式电话机、PDA(个人数字助理)、游戏机、紧致盘播放器、DVD(数字多功能盘)播放器、蓝光播放器、HD-DVD(高清晰DVD)播放器、存储器播放器、硬盘记录器和电视接收器之类的包括数据处理电路的数据处理装置。

另外，在上述实施例中，根据本发明的数据处理程序被应用到预先存储在上文中参考图1至10描述的DSP 20的存储器中的数据处理程序。但是，本发明不限于此，而是可广泛应用到各种配置的数据处理程序。

另外，在上述实施例中，根据本发明的数据处理程序被应用到预先存储在上文中参考图1至10描述的记录和再现装置1的ROM 6或硬盘驱动器9中的数据处理控制程序，以使得记录和再现装置1的CPU 5根据数据处理控制程序来执行上文中参考图6描述的数据产生处理过程并且执行上文中参考图7和8描述的数据处理控制处理过程。但是，本发明不限于此，而是可应用各种其他配置的数据处理控制程序，以使得通过将其中存储了数据处理控制程序的程序记录介质安装到记录和再现装置1中来执行数据产生处理过程和数据处理控制处理过程。

另外，在上述实施例中，在上文中参考图1至10描述的数据处理电路部分12中的缓冲存储器19被用作用于存储被添加属性信息的数据的缓冲存储器。但是，本发明不限于此，而是可广泛应用各种其他配置的缓冲存储器，例如在数据处理电路部分12外部提供的缓冲存储器。

另外，在上述实施例中，以上参考图1至10描述的分部压缩音乐数据被用作从缓冲存储器读出的添加了属性信息的数据。但是，本发明不限于此，而是可广泛应用各种数据，例如视频数据、照片图像数据、文本数据和游戏程序。

另外，在上述实施例中，上文中参考图1至10描述的作为DSP 20的功能之一的信息检测器22被用作信息检测部分，用于从读出自缓冲存储器中的并且添加了属性信息的数据中检测出属性信息。但是，本发明不限于此，而是可广泛应用各种其他信息检测元件，例如从读出自缓冲存储器的并且添加了属性信息的数据中检测出属性信息的硬件电路配置的信息检测器之类的。

另外，在上述实施例中，上文中参考图1至10描述的作为DSP 20的功能之一的数据解压缩器23用作数据处理部分，用于响应于信息检测部分检测到的属性信息而处理添加了属性信息的数据。但是，本发明不限于此，而是可广泛应用各种其他数据处理元件，例如响应于信息检测部分检测到的属性信息为添加了属性信息的数据应用各种数据处理过程的硬件配置的数据处理器之类的，所述数据处理过程例如是再现处理过程，加密处理过程、压缩编码处理过程和解密处理过程。

另外，在上述实施例中，上文中参考图1至10描述的声音质量调整指令被用作将要从外部输入的用于实时处理的控制指令。但是，本发明不限于此，而是可广泛应用各种其他控制指令，例如图片质量调整指令。

另外，在上述实施例中，上文中参考图1至10描述的作为DSP 20的功能之一的控制器21被用作实时控制部分，用于根据从外部输入的用于实时处理控制指令对信息检测部分和数据处理部分中的至少一个进行实时控制。但是，本发明不限于此，而是可广泛应用各种其他实时控制元件，例如响应于从外部输入的用于实时处理的控制指令对数据处理电路上的多个元件中的至少一个进行实时控制的硬件电路配置的实时控制器之类的。

另外，在上述实施例中，上文中参考图1至10描述的CPU 5被用作控制指令发送部分，用于将用于实时处理的控制指令发送到数据处理电路的实时控制部分。但是，本发明不限于此，而是可广泛应用可种其他控制指令发送元件，例如微处理器。

虽然已经用特定术语描述了本发明的优选实施例，但是这种描述只是用于说明目的的，要理解可在不脱离所附权利要求书的精神或范围的情况下做出更改和变动。

Claims (12)

1.一种数据处理电路，包括：

信息检测部分，其被配置以用于从读出自缓冲存储器的具有属性信息的数据中检测所述属性信息；

数据处理部分，其被配置以用于响应于由所述信息检测部分检测到的所述属性信息，处理与所述属性信息相对应的数据；以及

实时控制部分，其被配置以用于根据从外部输入的用于实时处理的控制指令对所述信息检测部分和所述数据处理部分中的至少一个进行实时控制。

2.根据权利要求1所述的数据处理电路，其中所述数据处理部分在所述实时控制部分的实时控制之下实时调整所述数据的质量。

3.根据权利要求1所述的数据处理电路，其中所述信息检测部分从所述具有属性信息的数据内检测用于初始化所述数据处理部分的初始化指令信息，并且在所述属性信息和所述初始化指令信息被所述信息检测部分从所述数据内检测到时，所述数据处理部分根据检测到的初始化指令信息执行初始化动作。

4.一种数据处理装置，包括

数据处理电路，其包括：缓冲存储器，其被配置以用于暂时存储具有属性信息的数据；信息检测部分，其被配置以用于从读出自所述缓冲存储器的具有所述属性信息的数据中检测所述属性信息；数据处理部分，其被配置以用于响应于由所述信息检测部分检测到的所述属性信息，处理与所述属性信息相对应的数据；以及实时控制部分，其被配置以用于根据用于实时处理的控制指令对所述信息检测部分和所述数据处理部分中的至少一个进行实时控制。

5.根据权利要求4所述的数据处理装置，其中所述数据处理电路的所述实时控制部分包括用于发送用于实时控制的控制命令的控制指令发送部分，并且根据从所述控制指令发送部分发送来的控制指令实时控制所述数据处理部分，并且所述数据处理电路的所述数据处理部分在所述实时控制部分进行的实时控制之下实时调整所述数据的质量。

6.根据权利要求4所述的数据处理装置，其中所述数据处理电路的所述信息检测部分从具有所述属性信息的数据内检测用于初始化所述数据处理部分的初始化指令信息，并且在所述属性信息和所述初始化指令信息被所述信息检测部分从所述数据内检测到时，所述数据处理电路的所述数据处理部分根据检测到的初始化指令信息执行初始化动作。

7.一种数据处理方法，包括：

信息检测步骤，从读出自缓冲存储器的具有属性信息的数据中检测所述属性信息；

数据处理步骤，响应于在所述信息检测步骤检测到的所述属性信息，处理与所述属性信息相对应的数据；以及

实时控制步骤，根据从外部输入的用于实时处理的控制指令对在所述信息检测步骤和所述数据处理步骤中执行的处理过程中的至少一个进行实时控制。

8.根据权利要求7所述的数据处理方法，其中，在所述数据处理步骤，在所述实时控制步骤的实时控制之下，所述数据的质量被实时调整。

9.根据权利要求7所述的数据处理方法，其中，在所述信息检测步骤，从所述具有属性信息的数据内检测用于初始化所述数据处理步骤的初始指令信息，并且在所述属性信息和所述初始化指令信息在所述信息检测步骤被从所述数据内检测到时，根据检测到的初始化指令信息执行初始化动作。

10.一种数据处理控制方法，包括

暂时存储步骤，向包括缓冲存储器、信息检测部分、数据处理部分和实时控制部分的数据处理电路发送具有属性信息的数据以便该数据被暂时存储到所述缓冲存储器中，其中所述信息检测部分被配置以用于从读出自所述缓冲存储器的具有所述属性信息的数据中检测所述属性信息，所述数据处理部分配置以用于响应于由所述信息检测部分检测到的所述属性信息而处理与所述属性信息相对应的数据，实时控制部分被配置以用于根据用于实时处理的控制指令对所述信息检测部分和所述数据处理部分中的至少一个进行实时控制；以及

控制指令发送步骤，在所述属性信息被所述数据处理电路的所述信息检测部分从读出自所述缓冲存储器的具有所述属性信息的数据内检测到、并且与所述信息检测部分检测到的所述属性信息相对应的数据被所述数据处理部分响应于所述属性信息而处理时，将用于实时处理的控制指令发送到所述数据处理电路的所述实时控制部分，以致使所述数据处理电路的所述实时控制部分根据所述控制指令对所述信息检测部分和所述数据处理部分中的至少一个执行实时控制。

11.根据权利要求10所述的数据处理控制方法，其中，在所述控制指令发送步骤，用于致使所述数据处理电路的所述数据处理部分实时调整所述数据的质量的控制信号被发送到所述数据处理电路的所述实时控制部分，以致使所述数据处理电路在所述实时控制部分的实时控制之下实时调整所述数据的质量。

12.根据权利要求10所述的数据处理控制方法，其中，在所述暂时存储步骤，包括用于初始化所述数据处理部分的初始化指令信息和所述属性信息的数据被发送到所述数据处理电路，并且所发送的数据被暂时存储在所述缓冲存储器中，以便当所述属性信息和所述初始化指令信息被所述数据处理电路的所述信息检测部分从所述数据内检测到时，所述数据处理电路根据所述初始化指令信息执行所述数据处理电路本身的初始化动作。

Images