CN100502072C - 半导体发光元件 - Google Patents

半导体发光元件 Download PDF

Info

Publication number
CN100502072C
CN100502072C CNB200710182342XA CN200710182342A CN100502072C CN 100502072 C CN100502072 C CN 100502072C CN B200710182342X A CNB200710182342X A CN B200710182342XA CN 200710182342 A CN200710182342 A CN 200710182342A CN 100502072 C CN100502072 C CN 100502072C
Authority
CN
China
Prior art keywords
layer
conductivity type
type cladding
emitting elements
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200710182342XA
Other languages
English (en)
Other versions
CN101165933A (zh
Inventor
今野泰一郎
古屋贵士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101165933A publication Critical patent/CN101165933A/zh
Application granted granted Critical
Publication of CN100502072C publication Critical patent/CN100502072C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

本发明提供了一种不会增加活性层的层厚，不会增厚半导体层，不会增大第一电极的面积，电流分散特性就能得到提高的半导体发光元件。其是在具有第一、第二导电型包覆层(2、3)和活性层(4)的半导体发光元件(1)中，在第一导电型包覆层(2)与活性层(4)之间、在活性层(4)与第二导电型包覆层(3)之间，分别设置对上述光线是透明的，且带隙比活性层(4)大，并与活性层晶格匹配的多层膜层(9、10)。

Description

半导体发光元件
技术领域
本发明涉及一种不会增加活性层的层厚，不会增厚半导体层，不会增大第一电极的面积，电流分散特性就能得到提高的半导体发光元件。
背景技术
作为半导体发光元件的发光二极管(LED)近年来可以通过MOVPE法生长GaN类或AlGaInP类的高质量晶体，因此，可以制造蓝色、绿色、橙色、黄色、红色等高亮度LED。伴随着LED的高亮度，在汽车的刹车灯或液晶显示器的背灯等的用途变广，需求年年增加。
自从可以通过MOVPE法生长高质量晶体以来，发光元件内部的发光效率接近了理论值的界限值。然而，期望从发光元件向外部取出光的效率不会降低，且提高光取出的效率。
例如，高亮度红色LED是由AlGaInP类材料形成的双异质架构，具有由在导电性的GaAs基板上晶格匹配的组成的AlGaInP型材料构成的n型AlGaInP层、p型AlGaInP层和在这两层中挟持的由AlGaInP或GaInP构成的作为发光部的一部分的活性层。其中，所谓的AlGaInP类材料，是指以AlGaInP为主成分，组成比或添加物不同的各种材料的总称。在使用AlGaInP类材料的半导体发光元件中，还可以并用GaInP、GaP等材料。
该半导体发光元件由于GaAs基板的带隙比活性层的带隙窄，因此来自活性层的光线多数被GaAs基板吸收，光取出效率低。
作为其对策，提高光取出效率的方法有通过在活性层与GaAs基板之间形成由折射率不同的半导体构成的多层反射膜结构的层，从而向GaAs基板反射光以减少在GaAs基板中的光吸收。然而，在该方法中，仅对多层反射膜结构层具有规定入射角的光发生反射。即，仅射向GaAs基板的光的一部分发生反射，难以充分提高取出效率。
因此，在专利文献1中公开了在制备通过使由AlGaInP类材料构成的双异质结构的部分进行生长而形成的半导体发光元件后，通过反射率高的金属层(反射金属膜层)，将上述双异质架构的部分贴附在Si或GaAs等支持基板上，然后除去生长中使用的GaAs基板的方法。只要使用该方法，就使用金属作为反射层，因而无需选择对反射层的入射角，就能进行高反射率的反射。因此，由于形成上述多层反射结构，因此能实现高亮度化。即，通过更有效地取出通过活性层产生的光，从而能实现高亮度化。
专利文献1：特开2006-135214号公报
发明内容
在现有的半导体发光元件中，通过增厚半导体层(外延层)以使电流扩散，从而实现高亮度化。然而，在通过反射金属膜层有效反射光线，从而实现高亮度化的半导体元件中，存在贴附、替换基板的工序，因此不太能够增厚半导体层。其理由是如果增厚半导体层，则外延晶片的翘曲变大，难以进行贴附、替换工序，会降低产率。
此外，增厚半导体层从原料成本来说也是不利的。
因此，作为无需增厚半导体层就改善电流分散(也称为扩散、扩大)的方法，可以使第一电极形成细线电极结构的方法。然而，必须通过细线增大第一电极的面积，才能改善电流分散，另一方面，由于第一电极影响部分的面积增大，存在难以从外部取出光的缺陷。即，存在折衷的关系，第一电极的面积增大化存在电流分散改良与影响扩大的折衷关系。
在通过反射金属膜层有效反射光线而高亮度化的半导体发光元件中，如果由活性层发光的光线在反射金属膜层上反射，则该光线会再度通过活性层。然而，活性层对发出的光线不是完全透明的，因此通过上述反射金属膜层反射的光在活性层中有一定吸收。为了减少该吸收，优选减薄活性层的层厚，但如果过薄，则存在由于载流子的过流而导致发光输出降低这样的问题。
因此，本发明的目的是能解决上述课题，提供一种不会增加活性层的层厚，不会增厚半导体层，不会增大第一电极的面积，而电流分散特性得到提高的半导体发光元件。
为了实现上述目的，本发明的半导体发光元件具有：多个AlGaInP类半导体层(其中，多个AlGaInP类半导体层包括第一、第二导电型包覆层和挟持在第一、第二导电型包覆层之间的产生光线的活性层)，部分覆盖第一导电型包覆层侧主面的第一电极，覆盖第二导电型包覆层侧相反面的第二电极，在第二导电型包覆层和第二电极之间反射上述光线的反射金属膜层，在第一导电型包覆层和活性层之间、在活性层和第二导电型包覆层之间的任一个中或者分别设置对上述光是透明的，且带隙比活性层大，并与活性层晶格匹配的多层膜层。
上述多层膜层的材料可以由(AlxGa1-x)YIn1-YP表示，其中，0.3≦X<1，0.4≦Y≦0.6。
构成上述多层膜层的各膜的膜厚可以为3～15nm。
在第二导电型包覆层的第二电极层侧，还可以设置以GaP、AlGaAs、GaAsP、AlGaInP、GaInP的任一种为材料的第二导电型包覆层侧接触层。
在第二导电型包覆层与上述第二导电型包覆层侧接触层之间，还可以设置材料由GaxIn1-xP表示的中介层，其中，0.6≦X<1。
上述第二导电型包覆层侧接触层由多个分割接触层构成，这些多个分割接触层中的一部分可以是无掺杂层。
构成上述第二导电型包覆层侧接触层的多个分割接触层中，挟持上述无掺杂层的2个分割接触层在材料中所包含的决定导电型的杂质可以彼此不同。
上述2个分割接触层的材料中所包含的决定导电型的杂质一个是Mg，另一个是Zn。
上述活性层可以具有对数为5～40的多量子阱结构。
上述活性层可以具有单一结构，且层厚为20～200nm。
第一导电型包覆层的材料中所包含的决定第一导电型的杂质还可以是Te、Se、Si的任一种。
第二导电型包覆层的材料中所包含的决定第二导电型的杂质还可以是Mg、Zn的任一个。
在上述AlGaInP类半导体层与第一电极之间，还可以设置覆盖与第一电极覆盖部分相同的部分，且带隙能量比上述活性层小的第一电极侧接触层。
第一、第二导电型包覆层和活性层材料还可以由(AlxGa1-x)YIn1-YP表示，其中，0<X<1，0.4≦Y≦0.6。
位于上述AlGaInP类半导体层与上述反射金属膜层之间的第一电极没有覆盖的部分中，还可以设置多个欧姆接触接合部。
在位于上述AlGaInP类半导体层与上述反射金属膜层之间的上述欧姆接触部之间，还可以形成氧化物层。
上述氧化物层的层厚D还可以在
d＝常数A×波长λp/(4×折射率n)
的关系式(常数A为奇数)表示的值的±30％的范围内。
上述氧化物层的材料是SiO2、SiN的任一种或两种的组合。
在上述AlGaInP类半导体层的第一导电型包覆层侧的主面上，还可以形成凹凸。
在上述AlGaInP类半导体层的第一导电型包覆层侧的主面上，还可以形成主面氧化物层，其材料为具有该AlGaInP类半导体层与空气之间的折射率或该AlGaInP类半导体层与树脂之间的折射率的氧化物。
主面氧化物层的材料是SiO2、SiN的任一种或两种的组合。
本发明能体现出如下优异的效果。
(1)不会增加活性层的层厚，不会增厚半导体层，不会增大第一电极的面积，而电流分散特性就能得到提高。
附图说明
图1是表示本发明一个实施方式的半导体发光元件的截面结构图。
图2是用于制备本发明半导体发光元件的晶片的截面结构图。
图3是用于制备本发明半导体发光元件的晶片的截面结构图。
图4是用于制备本发明半导体发光元件的晶片的截面结构图。
图5是用于制备本发明半导体发光元件的晶片的截面结构图。
图6是作为比较例制备的晶片的截面结构图。
图7是本发明实施例的半导体发光元件中对数对发光输出的特性图。
图8是比较例的半导体发光元件中对数对发光输出的特性图。
符号说明
1  半导体元件
2  第一导电型包覆层
3  第二导电型包覆层
4  活性层
5  AlGaInP类半导体层
6  第一电极
7  第二电极
8  反射金属膜层
9  第一侧多层膜层
10 第二侧多层膜层
具体实施方式以下，基于附图对本发明的一个实施方式进行详述。
本发明人为了解决上述课题，进行了精心的研究，结果发现，如果增加构成活性层的多量子阱(MQW)的对数，则伴随着其的增加，电流分散特性良好(参见图7、图8)。然而，如果在反面增加活性层的层厚，则光的吸收也增加，因此无法充分地提高发光效率。
因此，进行了更精心的研究，结果发现，无需增加活性层自身，使用对通过活性层产生的光是透明的材料，追加与MQW类似的异质结构的层(以下，称为多层膜层)，电流分散特性也良好。由此无需增加活性层而设置多层膜厚的结果是在半导体发光元件内部的光吸收损失比以往降低，且能具有与以往相同的电流分散特性，从而实现高效率、高亮度的半导体发光元件。
如图1中所示，本发明的半导体发光元件1具有：多个AlGaInP类半导体层5(其中，该多个AlGaInP类半导体层5包括第一、第二导电型包覆层2、3，挟持在第一、第二导电型包覆层2、3中且产生光线的活性层4)，部分覆盖第一导电型包覆层侧的主面的第一电极6，覆盖第二导电型包覆层侧相反面的第二电极7，以及在第二导电型包覆层3和第二电极7之间，反射上述光线的反射金属膜层8；其中，在第一导电型包覆层2和活性层4之间、在活性层4和第二导电型包覆层3之间，分别设置对上述光是透明的，且带隙比活性层4大，并与活性层4进行晶格匹配的多层膜层9、10。将第一导电型包覆层2与活性层4之间的多层膜层9称为第一侧多层膜层9，将活性层4和第二导电型包覆层3之间的多层膜层10称为第二侧多层膜层10。
第一侧、第二侧多层膜层9、10的材料由(AlxGa1-x)YIn1-YP表示，其中，0.3≦X<1，0.4≦Y≦0.6。
第一侧、第二侧多层膜层9、10通过层叠多个膜而构成，这些每一个膜的膜厚为3～15nm。第一侧、第二侧多层膜层9、10优选层厚为50～500nm。
在第二导电型包覆层3的第二电极侧，设置以GaP、AlGaAs、GaAsP、AlGaInP、GaInP的任一种为材料的第二导电型包覆层侧接触层11。
在第二导电型包覆层3与第二导电型包覆层侧接触层11之间，设置材料由GaxIn1-xP表示的中介层，其中，0.6≦X<1。
第二导电型包覆层侧接触层11由多个(这里为3个)分割接触层13、14、15构成。这些多个分割接触层中的一部分的分割接触层14是没有主动添加决定导电型的杂质的无掺杂层。
构成第二导电型包覆层侧接触层11的多个分割接触层13、14、15中，挟持上述无掺杂层14的2个分割接触层13、15，在材料中包含的决定导电型的杂质也可以彼此不同。
2个分割接触层13、15的材料中包含的决定导电型的杂质一个是Mg，另一个是Zn。即，在位于第二导电型包覆层侧接触层11中第一电极侧，与中介层12相接的分割接触层13的材料中含有Mg，在位于第二导电型包覆层侧接触层11中第二电极侧的分割接触层15的材料中含有Zn。
活性层4具有对数为5～40的多量子阱(MQW)结构。其中，活性层4还可以具有单一的层结构，且层厚为20～200nm。此外，活性层4还可以具有应变多量子阱结构。
第一导电型包覆层2的材料中所包含的决定第一导电型的杂质是Te、Sc、Si的任一种。
第二导电型包覆层3的材料中所包含的决定第二导电型的杂质是Mg、Zn的任一种。
在AlGaInP类半导体层5与第一电极6之间，还可以设置覆盖与第一电极6覆盖部分相同的部分，带隙能量比上述活性层4小的第一电极侧接触层16。
第一、第二导电型包覆层2、3和活性层4的材料由(AlxGa1-x)YIn1-YP表示，其中，0<X<1，0.4≦Y≦0.6。
在位于AlGaInP类半导体层5与反射金属膜层8之间的第一电极6中没有覆盖的部分，还可以设置多个欧姆接触接合部17。
在位于AlGaInP类半导体层5与反射金属膜层8之间的上述欧姆接触部17之间，还可以形成氧化物层18。
氧化物层18的层厚D还可以在
d＝常数A×波长λp/(4×折射率n)
的关系式(常数A为奇数)表示的值的±30％的范围内。
氧化物层18的材料是SiO2、SiN的任一种或两种的组合。
此外，图1的半导体发光元件1除了已经描述的特征以外，在第一导电型包覆层2和第一电极侧接触层16之间，设置窗口层19。此外，在反射金属膜层8的第二电极侧设置金属密接层20，在该金属密接层20与第二电极7之间，设置GaAs支持基板21。
以下，通过图2对图1的半导体发光元件1的制造方法进行说明。
如图2中所示，在决定导电型的杂质是Si的n型GaAs生长用基板(光吸收性半导体基板)22上，通过依次生长蚀刻阻止层23、用于形成第一电极侧接触层16的层24、窗口层19、第一导电型包覆层2、第一侧多层膜层9、活性层4、第二侧多层膜层10、第二导电型包覆层3、中介层12、第二导电型包覆层侧接触层11(分割接触层13、14、15)，从而形成层叠AlGaInP类半导体层5的晶片25。
在该晶片25的分割接触层15的表面，形成用于形成氧化物层8的层(未图示)，在该层中形成用于放入欧姆接触层接合部17的洞，在该洞内形成欧姆接触层接合部17。没有欧姆接触层接合部17的部分为氧化物层18。在这些欧姆接触层接合部17和氧化物层18上依次设置反射金属膜层8、金属密接层20、GaAs支持基板21，然后除去GaAs生长用基板22和蚀刻阻止层23。
然后，在用于形成第一电极侧接触层16的层24的表面形成第一电极6，将该第一电极6作为掩模，形成第一电极侧接触层16。此外，通过在GaAs支持基板21的表面形成第二电极7，从而获得图1的半导体发光元件1。
本发明的半导体发光元件1，在第一导电型包覆层2与活性层4之间设置多层膜层9，在活性层4与第二导电型包覆层3之间设置多层膜层10，因此与以往相比，能减少在半导体发光元件内部中的光吸收损失，且可以具有与以往相同的电流分散特性，从而实现高效率、高亮度的半导体发光元件1。
以下，对其他实施方式进行说明。
如图3中所示，在决定导电型的杂质是Si的n型GaAs生长用基板(光吸收性半导体基板)22上，通过依次生长蚀刻阻止层23、用于形成第一电极侧接触层16的层24、窗口层19、第一导电型包覆层2、第一侧多层膜层9、活性层4、第二导电型包覆层3、中介层12、第二导电型包覆层侧接触层11(分割接触层13、14、15)，从而形成层叠AlGaInP类半导体层5的晶片31。
晶片31与图2的晶片25相比，除了没有第二侧多层膜层10以外，是相同的。在该晶片31中，与上述实施方式同样设置氧化物层18、欧姆接触层接合部17、反射金属膜层8、金属密接层20、GaAs支持基板21，除去GaAs生长用基板、蚀刻阻止层23，形成第一电极6、第一电极侧接触层16，形成第二电极7，从而获得本发明的半导体发光元件。
如图4中所示，在导决定电型的杂质是Si的n型GaAs生长用基板(光吸收性半导体基板)22上，通过依次生长蚀刻阻止层23、用于形成第一电极侧接触层16的层24、窗口层19、第一导电型包覆层2、活性层4、第二侧多层膜层10、第二导电型包覆层3、中介层12、第二导电型包覆层侧接触层11(分割接触层13、14、15)，从而形成层叠AlGaInP类半导体层5的晶片41。
晶片41与图2的晶片25相比，除了没有第一侧多层膜层9以外，是相同的。在该晶片41中，与上述实施方式同样设置氧化物层18、欧姆接触层接合部17、反射金属膜层8、金属密接层20、GaAs支持基板21，除去GaAs生长用基板、蚀刻阻止层23，形成第一电极6、第一电极侧接触层16，形成第二电极7，从而获得本发明的半导体发光元件。
如图5中所示，在决定导电型的杂质是Si的n型GaAs生长用基板(光吸收性半导体基板)22上，通过依次生长蚀刻阻止层23、用于形成第一电极侧接触层16的层24、窗口层19、第一导电型包覆层2、第一侧多层膜层9、活性层4、第二侧多层膜层10、第二导电型包覆层3、中介层12、第二导电型包覆层侧接触层51(分割接触层13、15)，从而形成层叠AlGaInP类半导体层5的晶片52。
晶片52与图2的晶片25相比，除了第二导电型包覆层侧接触层51与第二导电型包覆层侧接触层11不同以外，是相同的。即，第二导电型包覆层侧接触层51由决定导电型的杂质彼此不同的分割接触层13、15构成，没有作为无掺杂层的分割接触层14。与上述实施方式同样，由该晶片52获得本发明的半导体发光元件。
以下，对各层的适合条件进行描述。
第一侧、第二侧多层膜层9、10期望对由活性层4发出的光线是透明的。然而，如果异质界面的势垒过小，则扩散电流的效果变小。因此，在发光峰波长在630nm附近的情况下，材料优选是(AlxGa1-x)YIn1-YP表示的物质，其中，0.3≦X<1，0.4≦Y≦0.6。更优选0.35≦X<1的材料，进一步优选将0.3≦X≦0.4的材料和0.70≦X≦0.75的材料组合使用。
构成第一侧、第二侧多层膜层9、10的每一个膜的膜厚无论过厚，还是过薄，电流分散效果均减小。各膜厚优选为3～15nm，更优选为5～10nm。
中介层12的材料优选是由GaxIn1-xP表示的材料，其中，0.6≦X<1，这是由于如果X小于0.6，则会吸收在630nm的波长下发出的光线。在发光波长不同的情况下，X的优选值范围也不同。在发光峰波长为595nm时，优选06<X。
在位于第二导电型接触层侧接触层11中的第二电极侧的分割接触层15的材料中，优选含有Zn。这是由于与Mg相比，Zn容易添加，可以获得更低的电阻。通过在材料中添加较多的Zn，从而能降低分割接触层15与欧姆接合部17的接触电阻，且可以降低半导体发光元件1的顺向电压。
然而，在位于第二导电型接触层侧接触层11中的第一电极侧，与中介层12连接的分割接触层13的材料中，优选含有Mg。这是由于与Zn相比，Mg难以扩散，通过在材料中添加Mg，从而能抑制掺杂剂在活性层中扩散而损害晶体性，因此能防止初期发光输出的降低，并能提高可靠性。
在构成第二导电型包覆层侧接触层11的多个分割接触层中的在材料中添加Zn的分割接触层15和在材料中添加Mg的分割接触层13之间，设置作为无掺杂的分割层14，这是由于如果在材料中添加Zn的分割接触层15和在材料中添加Mg的分割接触层13相邻存在，则会产生掺杂剂的相互扩散。如果产生相互扩散，则Zn向活性层中扩散，这是初期发光输出的降低和可靠性降低的原因，因此是不优选的。在这点上，在本发明中，通过设置分隔接触层14，从而能隔离分隔接触层15和分隔接触层13，因此能防止相互扩散。
在活性层4是多量子阱(MQW)结构的情况下，对数优选为5～50对。更优选为10～40对。这是由于对数较少的话，该无掺杂MQW活性层7中的光吸收减少，因此光取出效率提高，但如果对数过少，则会引起电子和空穴的过度流动，内部量子效果降低，发光效率降低。
在活性层4是单一结构的情况下，优选厚度为20～200nm。如果活性层4的层厚过薄，则光吸收减少，但由于过度流动，发现发光效率降低，如果过厚，则光吸收变多，因此光取出效率降低。更优选为40～200nm。
本发明的半导体发光元件1的发光波长例如是630nm。通过使用与其相同的AlGaInP类材料，还可以形成不同的发光波长，例如是560nm～660nm。即使在该情况下，也能发挥本发明的效果。
第一电极6的平面形状例如是在圆形中设置放射状分支。除此之外，还可以是长方形、菱形、多边形、异形(任意形状)。即使在这些情况下，也能发挥本发明的效果。
支持基板并不限于GaAs支持基板21，还可以使用Ge支持基板、Si支持基板、金属支持基板。即使在这些情况下，也能发挥本发明的效果。
在图1的半导体发光元件中，作为AlGaInP类半导体层5的第一导电型包覆层侧的主面的窗口层19的表面是平坦的，还可以在窗口层19的表面形成凹凸。
此外，在作为主面的窗口层19上，还可以设置的主面氧化物层，其材料为具有窗口层19与空气之间的折射率或窗口层19与树脂之间的折射率的氧化物。此时，主面氧化物层的材料是SiO2、SiN的任一种或两种的组合。
其中，树脂用于构成将作为空白芯片提供的半导体发光元件1进行密封的外包装，从而能机械保护半导体发光元件1，使形状一律整齐、具有透镜效果、散射效果等，从而形成作为产品的LED灯。折射率为半导体发光元件1的主面>主面氧化物层>树脂的顺序，树脂的折射率最小。
实施例
实施例#1
制备具有图2中所示结构、发光波长在630nm附近的红色LED用外延晶片(晶片25)。外延的生长方法、各层的组成比、层厚、载流子浓度、添加物、导电型、电极形成方法和LED元件制备方法如下所述。
在导决定电型的杂质是Si的n型GaAs生长用基板(光吸收形半导体基板)22上，通过MOVPE法，依次生长n型(掺杂Se)(Al0.7Ga0.3)0.5In0.5P蚀刻阻止层(层厚200nm、载流子浓度1×1017/cm3)23、n型(掺杂Se)GaAs发光二极管主面侧接触层(用于形成第一电极侧接触层16的层)(层厚100nm、载流子浓度1×1018/cm3)24、n型(掺杂Se)(Al0.4Ga0.6)0.5In0.5P窗口层(层厚1000nm、载流子浓度1.2×1018/cm3)19、n型(掺杂Se)(Al0.7Ga0.3)0.5In0.5P第一导电型包覆层(层厚500nm、载流子浓度5×1017/cm3)2、无掺杂多层膜层(第一侧多层膜层)9、无掺杂MQW活性层(活性层)4、无掺杂多层膜层(第二侧多层膜层)10、p型(掺杂Mg)(Al0.7Ga0.3)0.5In0.5P第二导电型包覆层(层厚400nm、载流子浓度1×1018/cm3)3、p型(掺杂Mg)Ga0.6In0.4P中介层(层厚10nm、载流子浓度1.2×1019/cm3)12、p型(掺杂Mg)GaP接触层(分割接触层)(层厚10nm、载流子浓度1.2×1019/cm3)13、无掺杂GaP接触层(分隔接触层)(层厚100nm)14、p型(掺杂Zn)GaP接触层(分隔接触层)(层厚100nm、载流子浓度1.2×1019/cm3)15，从而形成层叠AlGaInP类半导体层5的晶片25。
第一侧、第二侧多层膜层9、10，以材料为(Al0.4Ga0.6)0.5In0.5P的膜(膜厚10nm)和材料为(Al0.7Ga0.3)0.5In0.5P的膜(膜厚10nm)为1对，设置成4.5对。
活性层4，以材料为(Al0.6Ga0.4)0.5In0.5P的膜(膜厚10nm)和材料为Ga0.5In0.5P的膜(膜厚10nm)为1对，设置成39.5对。
MOVEP生长中的生长温度是从蚀刻阻止层23至分割接触层15的生长温度为650℃。在生长压力为6666Pa(50Torr)、各层的生长速度为0.3～1.0nm/sec、V/III比约为50～150下进行。
所谓的V/III比，是指分母为三甲基镓(TMGa)或三甲基铝(TMAl)等III族原料的摩尔数，分子为砷化氢(AsH3)或磷化氢(PH3)等V族原料的摩尔数的比率(商)。
MOVEP生长中使用的有机金属，Ga的颜料是TMGa或三乙基镓(TEGa)、Al的原料是TMA1、In的原料是三甲基铟(TMIn)。此外，氢化物气体是：As的原料为AsH3，P的原料为PH3。
作为用于蚀刻阻止层23那样n型层的添加物原料，使用氢化硒(H2Se)。作为用于第二导电型包覆层3那样的p型层的添加物原料，使用二茂镁(Cp2Mg)。作为用于分隔接触层15那样p型层的决定导电型的杂质的添加物原料，使用二乙基锌(DEZn)。在n型半导体层导电型决定添加物中，可以使用二硅烷(Si2H6)、单硅烷(SiH4)、二乙基碲(DETe)。作为Zn的供应源，可以使用二甲基锌(DMZn)。
从MOVPE装置搬出如上形成的晶片25后，在分割接触层15的表面设置用于形成氧化物层18的层(SiO2膜)，厚度为105nm。通过抗蚀剂和掩模调整器，采用通常的光刻技术，将该层(SiO2膜)的一部分除去，从而形成用于放入欧姆接触接合部17的洞。通过真空蒸镀法，在该洞内形成欧姆接触接合部17。上述层(SiO2膜)不是欧姆接触接合部17的部分是氧化物层18。
在欧姆接触接合部51中使用金锌(AuZn)合金。欧姆接触接合部51的尺寸、形状从主表面看去，是直径10μm的圆形状(点状)、厚度形成为105nm。欧姆接触接合部51的设置是在纵横上形成30μm的间距。然后，进行使欧姆接触接合部5合金化的合金工序。在合金工序中，在氮气氛围中，在400℃下加热，进行5分钟热处理。
然后，在欧姆接触接合部5和氧化物层18上形成反射金属膜层8。反射金属层8依次分别以200nm、200nm、500nm的厚度蒸镀形成铝(Al)、钛(Ti)、金(Au)。
然后，准备GaAs基板21作为支持基板。在该GaAs基板21的表面依次以100nm、100nm、500nm的厚度蒸镀金锗(AuGe)合金、钛(Ti)、金(Au)，从而形成金属密接层20。
在晶片25的反射金属膜层8上贴合该GaAs基板21的Au表面。贴合在压力为1.3Pa的氛围下，在加重为30Kgf/cm2负荷的状态下，温度为350℃下，保持60分钟进行。
然后，对在该GaAs基板21上贴合的晶片25，通过抗蚀剂保护GaAs基板21的表面后，通过氨水和过氧化氢水的混合液蚀刻除去GaAs生长用基板22，露出蚀刻阻止层23。然后，用盐酸除去蚀刻阻止层22，露出用于形成第一电极侧接触层16的层24。然后，使用丙酮和甲醇除去GaAs基板21的抗蚀剂。
然后，在层24的表面，通过抗蚀剂和掩模调整器，采用通常的光刻技术和真空蒸镀法，形成直径100μm的圆形中心部分和从其中心部分放射状伸出宽度10μm枝的表面电极(第一电极)6。第一电极6通过依次分别以100nm、100nm、500nm的厚度蒸镀金锗(AuGe)合金、钛(Ti)、金(Au)而形成。
形成该第一电极6后，使用由硫酸、过氧化氢水和水的混合液构成的蚀刻液，以第一电极6作为掩模，对层24进行蚀刻。通过该蚀刻，能选择性地残留层24中第一电极6重叠的部分，形成第一电极侧接触层16，第一电极6没有重叠的部分被除去，从而露出窗口层19。
另一方面，在GaAs基板21的整个面上，通过真空蒸镀法形成第二电极7。第二电极7依次分别以60nm、10nm、500nm的厚度蒸镀金锗(AuGe)合金、钛(Ti)、金(Au)，然后，进行将第二电极7合金化的合金工序。在合金工序中，在氮气氛围下加热至400℃，热处理5分钟。
为了将具有由此形成第二电极7的GaAs基板21的晶片25从以第一电极6的圆形中心部分作为中心的每1个元件中分离，使用芯片切割装置，将芯片尺寸切割成300μm的方块，从而形成LED空白芯片。在TO-18芯轴上安装(管芯焊接)该LED空白芯片。然后，在该LED空白芯片上进行线引焊接，获得LED元件。
对该LED元件的初期特性进行评价的结果是：20mA通电时(评价时)的发光输出5.35mW，工作电压2.07V这样的初期特性。此外，为了评价可靠性特性，在常温、常湿的环境下，以50mA驱动该LED元件，在该状态下，进行168小时(1周)的连续通电试验。结果，连续通电试验前后的相对比较值为输出103％(连续通电试验前为100％)，可靠性特性获得良好的结果。
在该实施例#1中，活性层4的对数为39.5对，作为实施例#1的变形例，还制备了对数为2、5、10、20、30、60、80的LED元件。在这些变形例的LED元件中，对数为5～30的元件的初期特性、可靠性特性与实施例#1的LED元件相同。然而，如果对数超过40，则由于活性层4中光吸收增大的影像，存在发光输出降低的倾向。
即，如图7中所示，在对数为一位数时，随着对数的增加发光输出急剧增大，当对数超过5对，则发光输出足够大。在对数为10～40下，发光输出也足够大。
此外，通过盐酸类蚀刻液对实施例#1的LED元件主面进行凹凸化处理。形成该凹凸的变形例的LED元件可以获得初期特性的发光输出6.86mW。
此外，在形成该凹凸的变形例的LED元件的最表面形成SiN膜。形成该SiN膜的变形例的LED元件可以获得初期特性的发光输出8mW。显示出可靠性特性的连续通电试验前后相对比较值在形成凹凸的变形例、在凹凸上形成SiN膜的变形例中均为100％，可靠性也良好。
如果汇总实施例#1的结果，则可知，为了提高发光输出，可以通过第一侧、第二侧多层膜层9、10提高电流分散特性，降低活性层4中的光吸收。
实施例#2、#3
制备具有图3中所示结构、发光波长在630nm附近的晶片31和具有图4中所示结构、发光波长在630nm附近的晶片41，使用这些晶片31、41，制备实施例#2、#3的LED元件。在实施例#2的LED元件中没有第二侧多层膜层10，在实施例#3的LED元件中没有第一侧多层膜层9，除此之外，与实施例#1的LED元件相同。
对这些LED元件初期特性的评价结果是：20mA通电时(评价时)的发光输出在实施例#2的LED元件中为4.82mW、在实施例#3的LED元件中为5.03mW，获得了较高的发光输出。此外，连续通电试验前后相对比较值为102％和98％，可靠性也良好。
实施例#4
制备具有图5中所示结构，发光波长在630nm附近的晶片52，使用该晶片52制备实施例#4的LED元件。实施例#4的LED元件在第二导电型包覆层侧接触层51中没有分割接触层14，分割接触层13、15彼此相连。此外，通过使分割接触层13的层厚为500nm，从而使第二导电型层侧接触层51的总层厚与实施例#1的第二导电型包覆层侧接触层11的总层厚相同。其它与实施例#1的LED元件相同。
对该LED元件初期特性评价的结果是：20mA通电时(评价时)的发光输出为4.85mW，初期特性良好。此外，连续通电试验前后相对比较值为93％，可靠性也良好。
比较例
为了与本发明进行比较，制备图6中所示的晶片61，使用该晶片61制备比较例的LED元件。如图6中所示，该晶片61由GaAs生长用基板22、蚀刻阻止层23、用于形成第一电极侧接触层16的层24、窗口层19、第一导电型包覆层2、第一侧单层膜层62、活性层4、第二侧单层膜层63、第二导电型包覆层3、中介层12、分割接触层13、14、15构成。即，如果与实施例#1的晶片25进行比较，则除了设置第一侧、第二侧单层膜层62、63代替第一侧、第二侧多层膜层9、10以外是相同的。
外延生长方法、各层的组成比、层厚、载流子浓度、添加物、导电型、电极形成方法和LED元件制备方法如下所述。
在决定导电型的杂质是Si的n型GaAs生长用基板(光吸收形半导体基板)22上，通过MOVPE法，依次生长n型(掺杂Se)(Al0.7Ga0.3)0.5In0.5P蚀刻阻止层(层厚200nm、载流子浓度1×1017/cm3)23、n型(掺杂Se)GaAs发光二极管主面侧接触层(用于形成第一电极侧接触层16的层)(层厚100nm、载流子浓度1×1018/cm3)24、n型(掺杂Se)(Al0.4Ga0.6)0.5In0.5P窗口层(层厚1000nm、载流子浓度1.2×1018/cm3)19、n型(掺杂Se)(Al0.7Ga0.3)0.5In0.5P第一导电型包覆层(层厚500nm、载流子浓度5×1017/cm3)2、无掺杂多层膜层(第一侧单层膜层)62、无掺杂MQW活性层(活性层)4、无掺杂多层膜层(第二侧单层膜层)63、p型(掺杂Mg)(Al0.7Ga0.3)0.5In0.5P第二导电型包覆层(层厚400nm、载流子浓度1×1018/cm3)3、p型(掺杂Mg)Ga0.6In0.4P中介层(层厚10nm、载流子浓度1.2×1019/cm3)12、p型(掺杂Mg)GaP接触层(分割接触层)(层厚400nm、载流子浓度1.2×1019/cm3)13、无掺杂GaP接触层(分隔接触层)(层厚100nm)14、p型(掺杂Zn)GaP接触层(分隔接触层)(层厚100nm、载流子浓度1.2×1019/cm3)15，从而形成层叠AlGaInP类半导体层5的晶片61。
第一侧、第二侧单层膜层62、63的材料为(Al0.7Ga0.3)0.5In0.5P，膜厚为10nm。
与实施例#1同样，从该晶片61制备比较例的LED元件。对该LED元件初期特性评价的结果是：20mA通电时(评价时)的发光输出为3.54mW，工作电压为1.98V。此外，连续通电试验前后相对比较值为85％。比较例的LED元件的初期特性、可靠性特性不及实施例#1～#4的LED元件的初期特性、可靠性特性。
对于该比较例的LED元件，制备了多个活性层4的对数不同的元件，研究对数与发光输出的关系，获得图8的特性。在比较例中，对于外延结构的一部分不同的3种晶片，分别制备活性层4的对数不同的元件，对由各个晶片制备的LED元件的发光输出进行试验，如果增加构成活性层的多量子阱(MQW)的对数，则伴随着该增加，发光输出提高。即，如果异质接合的数量较多，则发光输出提高。

Claims (20)

1.一种半导体发光元件，其具有：
多个AlGaInP类半导体层，所述多个AlGaInP类半导体层包括第一、第二导电型包覆层，以及挟持在第一、第二导电型包覆层之间的、产生光线的活性层；
部分覆盖第一导电型包覆层侧主面的第一电极；
覆盖第二导电型包覆层侧相反面的第二电极；
在第二导电型包覆层和第二电极之间反射所述光线的反射金属膜层，
其特征在于，
在第一导电型包覆层和活性层之间、在活性层和第二导电型包覆层之间的任一个中或者各自设置对所述光线是透明的，且带隙比活性层大，并与活性层晶格匹配的多层膜层，所述多层膜层的材料由(AlxGa1-x)YIn1-YP表示，其中，0.3≦X<1，0.4≦Y≦0.6。
2.如权利要求1所述的半导体发光元件，其特征在于，构成所述多层膜层的各膜的膜厚为3～15nm。
3.如权利要求1或2所述的半导体发光元件，其特征在于，在第二导电型包覆层的第二电极层侧，设置以GaP、AlGaAs、GaAsP、AlGaInP、GaInP的任一种为材料的第二导电型包覆层侧接触层。
4.如权利要求3所述的半导体发光元件，其特征在于，在第二导电型包覆层与所述第二导电型包覆层侧接触层之间，设置材料由GaxIn1-xP表示的中介层，其中，0.6≤X<1。
5.如权利要求3所述的半导体发光元件，其特征在于，所述第二导电型包覆层侧接触层由多个分割接触层构成，所述多个分割接触层中的一部分是无掺杂层。
6.如权利要求5所述的半导体发光元件，其特征在于，构成所述第二导电型包覆层侧接触层的多个分割接触层中，挟持所述无掺杂层的2个分割接触层在材料中包含的决定导电型的杂质彼此不同。
7.如权利要求6所述的半导体发光元件，其特征在于，所述2个分割接触层的材料中包含的决定导电型的杂质一个是Mg，另一个是Zn。
8.如权利要求1所述的半导体发光元件，其特征在于，所述活性层具有对数为5～40的多量子阱结构。
9.如权利要求1所述的半导体发光元件，其特征在于，所述活性层具有单一结构，且层厚为20～200nm。
10.如权利要求1所述的半导体发光元件，其特征在于，第一导电型包覆层的材料中包含的决定第一导电型的杂质是Te、Sc、Si的任一种。
11.如权利要求1所述的半导体发光元件，其特征在于，第二导电型包覆层的材料中包含的决定第二导电型的杂质是Mg、Zn的任一种。
12.如权利要求1所述的半导体发光元件，其特征在于，在所述AlGaInP类半导体层与第一电极之间，设置覆盖与第一电极所覆盖部分相同部分的、带隙能量比所述活性层小的第一电极侧接触层。
13.如权利要求1所述的半导体发光元件，其特征在于，第一、第二导电型包覆层和活性层材料由(AlxGa1-x)YIn1-YP表示，其中，0<X<1，0.4≦Y≦0.6。
14.如权利要求1所述的半导体发光元件，其特征在于，在所述AlGaInP类半导体层与所述反射金属膜层之间的第一电极所没有覆盖的部分，设置多个欧姆接触接合部。
15.如权利要求1所述的半导体发光元件，其特征在于，在所述AlGaInP类半导体层与所述反射金属膜层之间的所述欧姆接触接合部之间，形成氧化物层。
16.如权利要求15所述的半导体发光元件，其特征在于，所述氧化物层的层厚D在
d＝常数A×波长λp/(4×折射率n)
的关系式表示的值的±30％的范围内，常数A为奇数。
17.如权利要求15所述的半导体发光元件，其特征在于，所述氧化物层的材料是SiO2、SiN的任一种或两种的组合。
18.如权利要求1所述的半导体发光元件，其特征在于，在所述AlGaInP类半导体层的第一导电型包覆层侧的主面上，形成凹凸。
19.如权利要求1所述的半导体发光元件，其特征在于，在所述AlGaInP类半导体层的第一导电型包覆层侧的主面上设置主面氧化物层，所述主面氧化物层的材料为具有所述AlGaInP类半导体层与空气之间的折射率或所述AlGaInP类半导体层与树脂之间的折射率的氧化物。
20.如权利要求19所述的半导体发光元件，其特征在于，主面氧化物层的材料是SiO2、SiN的任一种或两种的组合。
CNB200710182342XA 2006-10-19 2007-10-18 半导体发光元件 Expired - Fee Related CN100502072C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006284988A JP2008103534A (ja) 2006-10-19 2006-10-19 半導体発光素子
JP2006284988 2006-10-19

Publications (2)

Publication Number Publication Date
CN101165933A CN101165933A (zh) 2008-04-23
CN100502072C true CN100502072C (zh) 2009-06-17

Family

ID=39317074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710182342XA Expired - Fee Related CN100502072C (zh) 2006-10-19 2007-10-18 半导体发光元件

Country Status (3)

Country Link
US (1) US7723731B2 (zh)
JP (1) JP2008103534A (zh)
CN (1) CN100502072C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141195A (ja) * 2008-12-12 2010-06-24 Shin Etsu Handotai Co Ltd 化合物半導体基板および発光素子並びに化合物半導体基板の製造方法および発光素子の製造方法
JP2010251390A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
KR100999726B1 (ko) * 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8513798B2 (en) 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
JP5648475B2 (ja) 2010-12-28 2015-01-07 信越半導体株式会社 発光素子
JP6077201B2 (ja) * 2011-08-11 2017-02-08 昭和電工株式会社 発光ダイオードおよびその製造方法
US9130107B2 (en) * 2011-08-31 2015-09-08 Epistar Corporation Light emitting device
JP2013171948A (ja) * 2012-02-20 2013-09-02 Sumitomo Electric Ind Ltd 発光素子、エピタキシャルウエハおよびその製造方法
WO2013134432A1 (en) 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
JP5398892B2 (ja) * 2012-09-14 2014-01-29 株式会社東芝 半導体発光素子
JP5954185B2 (ja) * 2012-12-04 2016-07-20 日亜化学工業株式会社 半導体素子の製造方法
US20140353578A1 (en) * 2013-06-04 2014-12-04 Epistar Corporation Light-emitting device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
JP3245937B2 (ja) * 1992-03-25 2002-01-15 ソニー株式会社 半導体発光素子
JP3237972B2 (ja) * 1993-09-10 2001-12-10 株式会社東芝 半導体発光装置
JP2000068554A (ja) * 1998-08-21 2000-03-03 Sharp Corp 半導体発光素子
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP2002217450A (ja) 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
US20020104997A1 (en) * 2001-02-05 2002-08-08 Li-Hsin Kuo Semiconductor light emitting diode on a misoriented substrate
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US20040227151A1 (en) * 2003-03-31 2004-11-18 Hitachi Cable, Ltd. Light emitting diode
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
JP2006135214A (ja) * 2004-11-09 2006-05-25 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハ及び半導体発光素子

Also Published As

Publication number Publication date
JP2008103534A (ja) 2008-05-01
US20080093619A1 (en) 2008-04-24
CN101165933A (zh) 2008-04-23
US7723731B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
CN100502072C (zh) 半导体发光元件
CN100541849C (zh) 半导体发光元件
CN101308899B (zh) 半导体发光元件
TW437104B (en) Semiconductor light-emitting device and method for manufacturing the same
JP4320653B2 (ja) 半導体発光素子
JP5169012B2 (ja) 半導体発光素子
JP2011009524A (ja) 発光素子及び発光素子の製造方法
US8796711B2 (en) Light-emitting element
JP2007096152A (ja) 透明導電膜を備えた半導体発光素子
JP2011082233A (ja) 発光素子
JP4831107B2 (ja) 半導体発光素子
JP2010245312A (ja) 発光素子
CN100544048C (zh) 半导体发光元件
TWI795364B (zh) 發光器件及其形成之方法
US8212268B2 (en) Epitaxial wafer, light-emitting element, method of fabricating epitaxial wafer and method of fabricating light-emitting element
JP4320654B2 (ja) 半導体発光素子
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP4710764B2 (ja) 半導体発光素子
JP2003008058A (ja) ＡｌＧａＩｎＰエピタキシャルウエーハ及びそれを製造する方法並びにそれを用いた半導体発光素子
JP2011176001A (ja) 発光素子及び発光素子の製造方法
KR101189162B1 (ko) 발광 다이오드 및 그 제조 방법
JP2012104730A (ja) 半導体発光素子
KR102189614B1 (ko) 초격자를 갖는 iii-p 발광 디바이스
KR101309258B1 (ko) 발광 다이오드 및 그 제조 방법
JP2008041897A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20141222

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141222

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Cable Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150814

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150814

Address after: Ibaraki

Patentee after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160222

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20171018