CN100495924C - 控制可记录光盘机的锁相回路 - Google Patents

控制可记录光盘机的锁相回路 Download PDF

Info

Publication number
CN100495924C
CN100495924C CNB031079296A CN03107929A CN100495924C CN 100495924 C CN100495924 C CN 100495924C CN B031079296 A CNB031079296 A CN B031079296A CN 03107929 A CN03107929 A CN 03107929A CN 100495924 C CN100495924 C CN 100495924C
Authority
CN
China
Prior art keywords
phase
signal
phase shift
reference signal
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031079296A
Other languages
English (en)
Other versions
CN1501582A (zh
Inventor
徐哲祥
陈宏庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1501582A publication Critical patent/CN1501582A/zh
Application granted granted Critical
Publication of CN100495924C publication Critical patent/CN100495924C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/2407—Tracks or pits; Shape, structure or physical properties thereof
    • G11B7/24073—Tracks
    • G11B7/24082—Meandering

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种产生振荡信号的锁相回路(phase locked loop，PLL)，该振荡信号(oscillation signal)可以相对于参考信号(reference signal)维持稳定的相位差(phase difference)。该锁相回路包含有第一分频器(frequency divider)、相移检测电路(phase shift detection circuit)、相位调整电路(phase adjusting circuit)；其中，第一分频器利用第一除数对该振荡信号进行分类，并产生多个多相位信号，每一个多相位信号与其它多相位信号的相位不同，相移检测电路用于比较振荡信号的相位与参考信号的相位，相位调整电路从多个由第一分频器产生的多相位信号中选择一个，作为输出信号，如此，该锁相回路得以缩小振荡信号与参考信号之间的相位差。

Description

控制可记录光盘机的锁相回路
技术领域
本发明涉及一种锁相回路(phase locked loop，PLL)，特别涉及一种使用该锁相回路的可记录光盘机，当向可记录光盘记录数据时，进行相移检测操作。
背景技术
锁相回路运用于频率控制。请参阅图1，图1为公知用于控制可记录光盘机的锁相回路10的方框图。锁相回路10回应摆动信号(WOBBLE)，产生时钟信号(CLK)。如图2所示，该摆动信号由可记录光盘上的摆动轨道(wobble track)获得，包含有该摆动轨道的地址(address)信息。该时钟信号用于控制该可记录光盘机的写入(writing)路径，作为记录时钟的参考。对于DVD-R/RW规格，一个摆动信号周期相当于186个记录时钟信号周期，对于DVD+R/RW规格，一个摆动信号则相当于32个记录时钟信号周期，在此，一个记录时钟信号周期等于碟片上记录数据的最小记录单位长度。为确保在正确的位置将数据记录于正确的轨道上，该锁相回路需使记录时钟信号与摆动信号同步。
锁相回路10包含相位检测器12，用于比较摆动信号与时钟信号的相位。依据摆动信号与时钟信号的相位差，相位检测器12向充电电路14输出调升信号UP或调降信号DN。充电电路14依照其接收的调升UP或调降信号DN，输出控制电流，并由回路滤波器16接收。其后，由回路滤波器16输出控制电压，并传送至电压控制振荡器(VCO)18。依据其控制电压，电压控制振荡器18产生具有输出频率的时钟信号。另外，可以用分频器20对该时钟信号的频率进行分频，并最终将该时钟信号回传给相位检测器12。结合相位检测器12、充电电路14、回路滤波器16、电压控制振荡器18与分频器20，构成具有回馈电路功能的锁相回路10。
然而，由于相移现象，锁相回路10有时无法将时钟信号与摆动信号的相位同步。该相移现象因传统相位检测器12的局限性而出现。请参阅图3A至图3E，图3A至图3E为相位检测器12在某些操作状况下，发生相移的示意图。根据输入的相移θe，相位检测器12产生输出ud以进行对相移θe的调整。如图1所示，该输出可以为调升信号UP或调降信号DN，用于使时钟信号CLK与摆动信号WOBBLE同步。只要相移θe在相位检测器12的一个锁定范围(1ocking range)△wL之内，该相位检测器12即可以使时钟信号CLK与摆动信号WOBBLE同步。相位检测器12的锁定范围△wL通常等于正负半个摆动信号的周期的相位差。然而，当相移θe落于相位检测器12的锁定范围△wL之外时，就会发生问题。
在图3A中，点30表示相位检测器12的输出函数。由于相移的值为0，相位检测器12不须对相移θe进行调整，而相位检测器12输出的对应输出ud的值为0。当相移θe值不为0时，相位检测器的输出函数，将如图3A所示，沿斜线移动。当相移θe比锁定范围△wL大时，该输出函数将沿斜线偏移动到所示锁定范围△wL之外。点30位于零交叉点(zero-crossing point)上，也就是输出函数斜线通过代表相移θe的轴的那一点，而每一零交叉点皆有一输出ud为0。
相位检测器12的工作是调整相移θe，如此，相移θe可以永远锁定在图3A的点30上，也只有通过此方法，才能使相移θe的值为0。只要相移θe在锁定范围△wL的范围之内，相位检测器12就可以跟踪并锁定该相移θe的值为O。注意，偏移输出ud为O并不代表对应的相移θe的值必然为0。
在图3B中，点32代表一种输入的相移θe的值大于O，但仍处于锁定范围△wL之内的情形。既然点32并不位于零交叉点上，相位检测器12须输出值ud，将相移θe锁定在最近的零交叉点上。图3C显示上述情况的结果，点34代表相移θe锁定于锁定范围△wL中间的零交叉点。图3B上的点32位于锁定范围△wL之内，图3C上的点34则锁定于锁定范围△wL的零交叉点，而非锁定于锁定范围△wL外的零交叉点上。
图3D与图3E显示当相移θe位于锁定范围△wL之外时会发生的问题。在图3D中，点36表示一种输入相移θe的值大于0，且不在锁定范围△wL之内的情形。由于点36不位于零交叉点上，相位检测器12将输出ud值，使相移θe锁定以最近的零交叉点上。图3E显示上述情况发生的结果，点38代表将相移θe锁定到位于锁定范围△wL右方零交叉点的情形。由在图3D中的点36位于锁定范围△wL的右方，锁相回路的输出相位会锁定在图3E锁定范围△wL右方的零交叉点38，而非正确的锁定范围△wL中间的零交叉点30上。
请参阅图4A至4E。图4A至4E为环状相移示意图，表现图3A至图3E的图形信息。在图4A至图4E，虚线圆圈用于显示相移θe的连续回路特征。该虚线圆圈周长代表锁定范围wL的长度，穿越虚线圆圈的水平线用于显示锁定范围wL。水平线的右端标示为0，表示值为O+n*△wL的相移θe，其中，n为自然数。水平线的左端标记为±1/2△wL，表示值为1/2△WL±m*△wL的相移θe，其中，m同样为自然数。
在图4A，点40代表相位检测器12的输出函数。由于该相移θe的值为O，相位检测器12不须对相移θe进行调整，而相位检测器12输出对应ud信号，其值为0。请注意，由于输出ud的值为0，相移θe的值并非必须为0。相移θe的值也可以为O+n*△wL。
在图4B，点42代表一种输入的相移θe的值大于0，小于锁定范围△wL的1/2的情形。既然位于点42的相移θe的值不为0+n*△wL，相位检测器12须输出值ud，将相移θe锁定于最近的相移值θe为0+n*△wL的零交叉点上。图3C显示上述情况的结果，点34代表相移θe锁定于锁定范围△wL的中点。图3B上的点32位于锁定范围△wL之内，图3C上的点34则锁定于锁定范围wL的零交叉点，而非锁定于锁定范围△wL之外的零交叉点上。请注意，在图4B中，相移θe与输出值ud皆为正数。
图4C绘制相位检测器12调整图4B的相移θe的结果。点44表示将相移θe锁定到锁定范围△wL的中段零交叉点。由在图4B的点42相移小于1/2△wL，图4C的点44锁定于锁定范围△wL的零交叉点，而非△wL范围之外的零交叉点。因此，只要相移θe小于±1/2△wL，相位检测器12就可以将相移θe的值减小到0。
图4D与4E表示，当相移θe不小于±1/2△wL时，会发生的问题。在图4D，点46表示一种输入的相移θe的值大于1/2△wL，且不位于锁定范围△wL之内的状况。由于点46不位于零交叉点上，相位检测器12须输出ud以将相移θe锁定到最近的零交叉点上。注意，在图4D，相移θe的值为正，输出的ud为负。
图4E显示相位检测器12调整图4D中相移θe的结果。点48表示将相移θe到锁定最近该相移的零交叉点。由在图4D中，点46的值大于1/2△wL，图4E中，点48锁定于零交叉点，该零交叉点的输出值ud为O，相移θe的值为△wL。一旦相位检测器12的输出函数锁定于点48，相位检测器12无法将相移θe锁定在正确的相位点上。
如果无法消除摆动信号WOBBLE与时钟信号CLK之间的相移θe，那么时钟信号CLK将有不正确的周期，将造成记录数据有不正确的长度。上述问题将通过图5做说明。图5分别以三个例子说明，当把具有不正确长度的数据记录到光盘上时所产生的影响。第一例为理想状态，其中，时钟信号CLK与摆动信号WOBBLE同步，并能适当地将数据记录到该光盘。如图5所示，该光盘上有三个扇区，分别标示为光盘扇区一，光盘扇区二，与光盘扇区三。在理想状态时，每一进行记录到该光盘的光盘数据块，如光盘扇区一，其数据块能精确地符合其在光盘上的对应扇区。因此，没有任何数据块会部分重叠到光盘机上的一个以上的扇区。
在第二与第三例中，时钟信号CLK的频率与摆动信号WOBBLE相位不同，且周期过长。当时钟信号CLK的周期过长时，主要有两种方案可以进行处理。第一，将新数据块之首连结到已记录数据块的末端。然而，此方案会产生所有后继数据块地址迁移，难以适当地符合该光盘上的每一扇区。第二，忽略前一数据块的结束地址，以光盘的扇区地址进行新数据块的排列。不幸的是，此方案会发生数据重叠的问题，部分存在于前一数据块的数据将被新数据块所覆盖。
其它现有技术的仪器与方法已被应用于帮助调整数据块错误地排列到光盘机扇区的问题上。如美国专利第6,269,059号，“Apparatus for andmethod of adding information onto recording medium that enablesadditional recording”，Kuroda等人，公开现有技术的仪器与方法，用于将数据记录于可记录介质。Kuroda等人，公开可记录光盘机运用已存储于光盘上的预刻凹槽(pre-pits)，进行被写入该光盘与该光盘上的对应扇区的同步与排列对准。该光盘上的预刻凹槽包含有关该光盘的对应扇区的地址信息。通过将存储于该预刻凹槽的地址信息解码，该可记录光盘机得以记录新数据块至该光盘，使每一新数据块从光盘上的对应扇区起始处记录。通过运用预刻凹槽，进行数据与光盘上的对应数据块的同步，该可记录光盘机得以克服任意存在于摆动信号与时钟信号间的相移θe。
然而，为能利用存储于光盘上预刻凹槽中的地址信息，该可记录光盘机需要地址解码器对该地址信息进行解码。使用解码器意味着，可记录光盘机须有额外的硬件需求，如此，可记录光盘机成本与复杂度将增加。Kuroda等人提出的现有技术有另一项问题，在已由预刻凹槽检测地址信息后，直到检测下一个预刻凹槽前，无法使写入该光盘的数据块同步。此外，地址解码并不总是完全可靠，且地址解码操作需要复杂的地址预测，以避免进行地址解码时会发生的问题。
发明内容
因此，本发明的目的在于提供由锁相回路产生输出信号的方法，该输出信号可以相对于参考信号的相位，维持稳定的相位差，从而解决上述问题。
根据本发明，提供了一种用于产生振荡信号的锁相回路，该振荡信号可以相对于参考信号，维持稳定的相位差，该锁相回路包含有：相位检测器，用于比较输出信号与该参考信号的相位，并产生对应的比较信号；充电电路，用于接收来自该相位检测器的该比较信号，并依据该比较信号，产生控制电流；回路滤波器，用于接收来自该充电电路的该控制电流，并产生对应的控制电压；电压控制振荡器，用于接收来自该回路滤波器的该控制电压，并依据该控制电压，产生该振荡信号；第一分频器，用于进行以第一除数对该振荡信号分频，从而产生多个多相位信号，其中，每一个该多相位信号与其它多相位信号相位不同；第二分频器，用于进行以第二除数对该振荡信号分频，以向相移检测电路输出已分频的振荡信号；相移检测电路，经过检测并连续记录哪一个已分频振荡信号的哪一个周期与该参考信号沿的相位最接近，据以计算该振荡信号与该参考信号间的相移大小，依据该振荡信号与该参考信号间的相移大小，产生调整控制信号；以及相位调整电路，依据调整控制信号，从该多个多相位信号中选择一个多相位信号作为该输出信号输出到该相位检测器。
本发明还提供了一种产生振荡信号的锁相回路，该振荡信号可以相对于参考信号，维持锁定的相位差，该锁相回路包含有：相位检测器，用于比较输出信号与该参考信号的相位，并产生对应的比较信号；充电电路，用于接收来自该相位检测器的该比较信号，并依据该比较信号，产生控制电流；回路滤波器，用于接收来自该充电电路的该控制电流，并产生对应的控制电压；电压控制振荡器，用于接收来自该回路滤波器的该控制电压，并依据该控制电压，产生该振荡信号；第一分频器，用于进行以第一除数对该振荡信号分频，从而产生多个多相位信号，其中，每一个该多相位信号与其它多相位信号相位不同；第二分频器，用于进行以第二除数对该振荡信号分频，以向相移检测电路输出已分频的振荡信号；相移检测电路，用于比较该第二分频器输出的已分频振荡信号的相位与该参考信号的相位，并在每一该参考信号周期期间，以预定的次数，检测该振荡信号与该参考信号的相位差，并将每一个所得到的相位差值存储在存储器中，用于计算该参考信号与该振荡信号间的总相位差，从而依据该总相位差，产生调整控制信号；以及相位调整电路，用于从该第一分频器产生的该多相位信号中选择一个，作为该输出信号，根据相移检测电路产生的该调整控制信号的提示，相位调整电路从多相位信号中选择一个与参考信号之间的相位差大于相移检测电路的相移的信号作为该输出信号，将该输出信号输出到该相位检测器，其中，该输出信号的选择基于促使该相位检测器得以减低该振荡信号与该参考信号间的相位差。
本发明的优点在于，该方法即使在传统相位检测器的操作环境的极限状况下，即该振荡信号与该参考信号之间的相位差超过一般传统相位检测器的锁定范围时，仍得以同步锁定其参考信号与其输出信号。该时钟信号因此，得以与该摆动信号处于相同相位，数据块可以正确地记录到光盘的对应位置。本发明的另一项优点在于，可以即时计算该摆动信号与该时钟信号之间的相位差，免除了在现有技术中，需等待预刻凹槽以进行同步。
为了更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为根据现有技术的用于控制可记录光盘机的锁相回路的方框图。
图2表示如何由光盘上检测出摆动信号。
图3A至图3E为相位变化示意图示，表示在多种状况下，相位检测器的运作。
图4A至图4E为图示3A至图示3E的对应环状相位变化示意图。
图5为示意图，显示在使用不正确周期的时钟信号进行将数据写入到光盘的情况下发生的影响。
图6为根据本发明的锁相回路的方框图。
图7为时序示意图，表示摆动信号与已分频的时钟信号之间的关系。
图8A为时序示意图，表示根据本发明，相移检测电路如何检测时钟信号与摆动信号之间的相位差变化的例子。
图8B为图8A的对应环状相位示意图。
图9A为时序示意图，表示根据本发明，相移检测电路如何检测时钟信号与摆动信号之间的相位差变化的另一个例子。
图9B为图9A的对应环状相位示意图。
图10A至图10G为相位变化示意图，表示如何运用本发明的锁相回路进行调整相位差的相位变化示意图。
附图中的符号说明
10  锁相回路                       12  相位检测器
14  充电电路                       16  回路滤波器
18  电压控制振荡器                 20  分频器
100 锁相回路                       102 第二分频器
104 相移检测电路                   106 第一分频器
108 相位调整电路
实施方式
请参阅图6，图6为根据本发明的锁相回路100的方框图。相位检测器12、充电电路14、回路滤波器16、以及现有技术的锁相回路10的电压控制振荡器(VCO)18，皆运用于本发明的锁相回路100。各元件的操作与现有技术相同，此处不再累述。除了上述元件，锁相回路100还包含了第一分频器106、第二分频器102、相移检测电路104、以及相位调整电路108。
在接收来自回路滤波器16的控制电压后，电压控制振荡器18产生时钟信号CLK。该时钟信号接着输入到第一分频器106与第二分频器102。该第一分频器将该时钟信号CLK分频为一组多相位信号CLK_MULTI，该第二分频器102将该时钟信号CLK分频为时钟信号CLKDIV。
每一由第一分频器106产生的多相位信号CLK_MULTI的相位都不同，其中，每组连续两个多相位信号CLK_MULTI对之间的相位差皆相等。举例子来说，在DVD+R/RW规格中，该第一分频器106使用的除数为32，如此，产生32个多相位信号CLK_MULTI。该32个多相位信号CLK_MULTI的任一多相位信号与时钟信号CLK皆有不同的相位差，而任一多相位信号CLK_MULTI可以为所有的其它多相位信号CLK_MULTI以时钟信号CLK的周期的倍数计算得之。与第一分频器106不同的是，第二分频器102不需产生多相位信号。在以下的公开中，第二分频器102将使用除数4，不过需了解本发明也可以运用其它不同的除数。
请参阅图7与图6。图7为时序示意图，表示摆动信号WOBBLE与已分频的时钟信号CLKDIV之间的关系。如图6所示，摆动信号WOBBLE是运用第一分频器106，以除数32对时钟信号CLK进行分频所得。同时，已分频的时钟信号CLKDIV是由第二分频器102以除数4对时钟信号CLK进行分频所得。因此，如图7所示，摆动信号WOBBLE的周期为已分频的时钟信号CLKDIV周期的八倍。如下所示，通过使用摆动信号WOBBLE的一定倍数的已分频时钟信号CLKDIV，本发明的锁相回路100得以更有效的缩小时钟信号CLK与摆动信号WOBBLE之间的相位差。
已分频的时钟信号CLKDIV为摆动信号WOBBLE的周期的分数具有的优点在于相移检测电路104可以运用该已分频的时钟信号CLKDIV与摆动信号WOBBLE，帮助检测任何介于输出自电压控制振荡器18的时钟信号CLK与该摆动信号WOBBLE之间的相移θe。为达到上述目的，已分频的时钟信号CLKDIV与该摆动信号WOBBLE需同时输入到相移检测电路104。如图7所示，对每一摆动信号WOBBLE的周期，其对应的已分频的时钟信号CLKDIV周期共有八个，标示为周期1至周期8。相移检测电路104被该摆动信号WOBBLE的上升沿驱动，进行检测该摆动信号WOBBLE与已分频时钟信号CLKDIV哪一个的相位最接近的操作。相移检测电路104会检测该摆动信号WOBBLE与已分频时钟信号CLKDIV中，哪一个的相位最接近，并将其存储于该相移检测电路104的内嵌存储器中。通过检测哪一个已分频时钟信号CLKDIV的周期与摆动信号WOBBLE上升沿的相位最接近，并将该信息存储于存储器，该相移检测电路104得以有效率地跟踪该时钟信号CLK与该摆动信号WOBBLE之间的相移θe，即使该相移θe大于该相移检测电路104的锁定范围△wL。根据时钟信号CLK与摆动信号WOBBLE之间检测到的相移θe，该相移检测电路104输出调整控制信号ADJ_CRTL至相位调整电路108，通过调整该相移θe，达到对时钟信号CLK与摆动信号WOBBLE同步。
请参阅图8A至图8B。图8A为根据本发明的相移检测电路104，检测时钟信号CLK与摆动信号WOBBLE之间的相移θe的时序示意图。图8B为图8A的对应环状相位示意图。表示在图8与图8B的例子相似于表现在图4D的例子。现有技术的锁相回路10无法调整周期大于摆动信号WOBBLE一半以上的相移θe，导致如图4E的情况，其中，该相位差被锁定为与摆动信号WOBBLE周期相同。
如同图7所示，在图8A中，与摆动信号WOBBLE的一个周期相等的已分频时钟信号CLKDIV的八个周期，分别标示为周期1到周期8。在图B，8个对应的块显示于环状相位示意图，标示为区域1到区域8。
如图8所示，最初，相移检测回路104检测到摆动信号WOBBLE的上升沿(rising edge)出现在已分频的时钟信号CLKDIV的周期1中，显示如图上摆动信号WOBBLE第一条以虚线表示的时钟脉冲(clock pulse)。接着，相移检测回路104检测到摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期3中，如图上第二个摆动信号WOBBLE的第二条以虚线表示的时钟脉冲所显示。最后，相移检测回路104检测到摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期5中，如图上摆动信号WOBBLE以实线表现的时钟脉冲所显示。
为方便说明，以图8B表示如何用相移检测回路104检测时钟信号CLK与摆动信号WOBBLE之间的相移θe改变。开始，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期1中，因此，摆动信号WOBBLE的上升沿显示于区域1的位置。接着，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期3中，因此，摆动信号WOBBLE的上升沿显示于区域3的位置。最后，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期5中，因此，摆动信号WOBBLE的上升沿显示于区域5的位置。须注意，在此时间点，时钟信号CLK与摆动信号WOBBLE之间的相移θe比摆动信号WOBBLE的一半周期大。相移检测电路104不仅可以检测摆动信号WOBBLE的上升沿处于哪一个区域中，更重要的是，相移检测电路14还可以检测出描述该相移θe的路径，即使相移θe大于一个或多个摆动信号WOBBLE的周期。通过研究该路径，相移检测电路104得以决定该时钟信号CLK与该摆动信号WOBBLE之间的正确相移θe为多少，而不将该相移θe锁定于不正确的相位。
请参阅图9A至图9B。图9A为时序示意图，表示根据本发明，相移检测电路如何检测时钟信号与摆动信号之间的相移的另一个例子。图9B为图9A的对应环状相位示意图。
如图9A所示，开始，相移检测电路104检测到，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期4中，如图上摆动信号WOBBLE第一条以虚线表示的时钟脉冲所显示。接着，相移检测电路104检测到摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期7中，如图上摆动信号WOBBLE第二条以虚线表示的时钟脉冲所显示。之后，相移检测电路104检测到摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期1中，如图上第三个摆动信号WOBBLE第三条以虚线表示的时钟脉冲所显示。其后，相移检测电路104检测到摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期3中，如图上第四个摆动信号WOBBLE第四条以虚线表示的时钟脉冲所显示。最后，相移检测电路104检测到摆动信号WOBBLE的上升沿出现在经分类的时钟信号CLKDIV的周期5中，显示如图上摆动信号WOBBLE以实线表现的时钟脉冲者。
请参阅图9B，起初，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期4中，因此，摆动信号WOBBLE显示于区域4的位置。接着，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期7中，因此，摆动信号WOBBLE显示于区域7的位置。之后，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期1中，因此，摆动信号WOBBLE显示于区域1的位置。接着，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期3中，因此，摆动信号WOBBLE显示于区域3的位置。最后，摆动信号WOBBLE的上升沿出现在已分频的时钟信号CLKDIV的周期5中，因此，摆动信号WOBBLE显示于区域5的位置。须注意，此时，时钟信号CLK与摆动信号WOBBLE之间的相移θe已经比摆动信号WOBBLE的一个周期大。
上述两例显示根据本发明的相移检测电路104可以检测时钟信号CLK与摆动信号WOBBLE之间的所有的相移θe。接着，根据该相移θe，相移检测电路104向相位调整电路108输出调整控制信号ADJ_CTRL，使相位调整电路108得以从由分频器106输出的多个多相位信号CLK_MULTI中选择一个，作为输出信号OUTPUT。根据该相移θe的方向与强度，该调整控制信号ADJ_CTRL指示相位调整电路108从多个多相位信号CLK_CTRL中选择一个，输出给相位检测器12，而作为输出信号OUTPUT。将被选择的多相位信号CLK_MULTI选择为，输出信号OUTPUT与该摆动信号WOBBLE之间的相位差比时钟信号CLK与摆动信号WOBBLE的相位差大，因此，扩大输出信号OUTPUT与该摆动信号WOBBLE之间的相位差，促使相位检测器12对这一已扩大的相位差进行修正，让时钟信号CLK与摆动信号WOBBLE处于同相位。此步骤将持续至时钟信号CLK与摆动信号WOBBLE之间的相位差完全消除为止。为得到最好的结果，重复被选择的连续多相位信号之间的相位差须比该摆动信号WOBBLE周期的一半小，如此，该锁相回路100得以将该相移θe锁定到正确的锁定点。调整的控制信号其运用方法绘制在图10A至图10G。
请参阅图10A至图10G。图10A至图10G为相移示意图，表示如何运用本发明的锁相回路100，进行调整相位差(phase difference)。在图10A至图10G，圆圈符号○用于标示由相位调整电路108输出到相位检测器12的输出信号OUTPUT的相位，三角形符号△用于标示时钟信号CLK的相位。图10的状况与显示在图3E的状况相似。即，时钟信号CLK的相位被锁定于不正确的零交叉点，而相移θe与摆动信号WOBBLE的周期相等。最初，该输出信号OUTPUT的相移θe与该时钟信号CLK的相移θe相等。
由图10B开始，锁相回路100被控制以进行调整时钟信号CLK与摆动信号WOBBLE之间的相移θe的操作。首先，调整控制信号ADJ_CTRL指示相位调整电路108从多个多相位信号CLK_MULTI中，选择一个作为输出信号OUTPUT，如此，相位θp1被附加到该输出信号OUTPUT的相位。此时，输出信号OUTPUT与时钟信号CLK之间的总相位差与θp1相等。接着，如图10C所示，锁相回路100以该输出信号OUTPUT，进行缩小输出ud的操作，并迫使该输出信号OUTPUT的相位回到最接近的零交叉点。此时，输出信号OUTPUT与时钟信号CLK之间的总相位差与θp1相等，但时钟信号CLK的总体相移θe已经被缩小。
接着，如图10D所示，该调整控制信号ADJ_CTRL指示相位调整电路108，从多个多相位信号中，选择一个作为输出信号OUTPUT，如此，相位θp2被附加到该输出信号CLK的相位。此时，该输出信号OUTPUT与该时钟信号CLK之间的总相位差与θp1+θp2相等。接着，如图10E所示，锁相回路100再次以该输出信号OUTPUT，进行缩小输出ud的操作，并迫使该输出信号OUTPUT的相位回到最接近的零交叉点。此时，该输出信号OUTPUT仍旧与该时钟信号CLK之间的总相位差与θp1+θp2相等，但该时钟信号CLK的总体相移θe已经被缩小。
最后，如图10F所示，调整控制信号ADJ_CTRL指示相位调整电路108从多个多相位信号中，选择一个作为输出信号OUTPUT，如此，相位θp3被附加到该输出信号CLK的相位，以完全移除该时钟信号CLK与该摆动信号WOBBLE之间的相移θe。此时，输出信号OUTPUT与时钟信号CLK之间的总相位差与θp1+θp2+θp3相等。接着，如图10G所示，锁相回路100以该输出信号OUTPUT，进行缩小输出ud的操作，并迫使该输出信号OUTPUT的相位回到最接近的零交叉点。此时，该输出信号OUTPUT与该时钟信号CLK之间的总相位差仍旧与θp1+θp2+θp3相等，但该时钟信号CLK的总体相移θe已经被缩小。
重复将相位附加到该输出信号OUTPUT的次数，与随后运用锁相回路100以迫使该输出信号OUTPUT的相位回复到最近的零交叉点，都依据最初该时钟信号CLK的相移θe的大小。上述的例子运用了三次的重复附加，原因在于该时钟信号CLK的最初相移θe与摆动信号WOBBLE位处的相位仅有一个零交叉点之距。在本发明的最佳实施例中，要附加到该输出信号OUTPUT的相位需小于摆动信号WOBBLE的周期的一半。如此可以避免输出信号OUTPUT被锁定到不正确的零交叉点，并确保时钟信号CLK的相移θe在每欠的附加操作中，逐步缩小。
与现有技术相比，本发明的锁相回路100运用第二分频器102，相移检测电路104，与相位调整电路108，进行使时钟信号CLK与摆动信号WOBBLE同步的操作。即使时钟信号CLK与摆动信号WOBBLE之间的相位差超过该摆动信号WOBBLE的周期的一半，本发明的方法仍可以进行使该时钟信号CLK与该摆动信号WOBBLE同步的操作。该时钟信号CLK得以因此与该摆动信号WOBBLE处于同一相位，而可以将数据块正确地写入的光盘上的对应位置。本发明的另一个好处在于，可以即时计算该摆动信号WOBBLE与该时钟信号CLK之间的相位差，免除了在现有技术中，需等待一个预刻凹槽时间以进行同步的情形。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等价变化与修饰，皆应属本发明专利的涵盖范围。

Claims (9)

1.一种用于产生振荡信号的锁相回路，该振荡信号可以相对于参考信号，维持稳定的相位差，该锁相回路包含有：
相位检测器，用于比较输出信号与该参考信号的相位，并产生对应的比较信号；
充电电路，用于接收来自该相位检测器的该比较信号，并依据该比较信号，产生控制电流；
回路滤波器，用于接收来自该充电电路的该控制电流，并产生对应的控制电压；
电压控制振荡器，用于接收来自该回路滤波器的该控制电压，并依据该控制电压，产生该振荡信号；
第一分频器，用于进行以第一除数对该振荡信号分频，从而产生多个多相位信号，其中，每一个该多相位信号与其它多相位信号相位不同；
第二分频器，用于进行以第二除数对该振荡信号分频，以向相移检测电路输出已分频的振荡信号；
相移检测电路，经过检测并连续记录哪一个已分频振荡信号的哪一个周期与该参考信号沿的相位最接近，据以计算该振荡信号与该参考信号间的相移大小，依据该振荡信号与该参考信号间的相移大小，产生调整控制信号；以及
相位调整电路，依据调整控制信号，从该多个多相位信号中选择一个多相位信号作为该输出信号输出到该相位检测器。
2 如权利要求1所述的锁相回路，其中第二分频器的除数为一整数。
3.如权利要求1所述的锁相回路，其中该相移检测电路在每一次的该参考信号的周期期间，检测并记录已分频振荡信号的哪一个周期与该参考信号沿的相位最接近，依据这些记录得出该振荡信号与该参考信号之间的相位差，并依据该连续检测到的相位差，计算该振荡信号与该参考信号间相移的量。
4.如权利要求1所述的锁相回路，其中该第一分频器产生该多个多相位信号，而每对连贯的多相位信号的相位差相等。
5.如权利要求1所述的锁相回路，运用于可记录光盘系统，其中该参考信号以预定频率被预先记录于可记录光盘的可记录轨道上，而该振荡信号为记录时钟信号，用于将数据记录到可记录光盘上。
6.产生振荡信号的锁相回路，该振荡信号可以相对于参考信号，维持锁定的相位差，该锁相回路包含有：
相位检测器，用于比较输出信号与该参考信号的相位，并产生对应的比较信号；
充电电路，用于接收来自该相位检测器的该比较信号，并依据该比较信号，产生控制电流；
回路滤波器，用于接收来自该充电电路的该控制电流，并产生对应的控制电压；
电压控制振荡器，用于接收来自该回路滤波器的该控制电压，并依据该控制电压，产生该振荡信号；
第一分频器，用于进行以第一除数对该振荡信号分频，从而产生多个多相位信号，其中，每一个该多相位信号与其它多相位信号相位不同；
第二分频器，用于进行以第二除数对该振荡信号分频，以向相移检测电路输出已分频的振荡信号；
相移检测电路，用于比较该第二分频器输出的已分频振荡信号的相位与该参考信号的相位，并在每一该参考信号周期期间，以预定的次数，检测该振荡信号与该参考信号的相位差，并将每一个所得到的相位差值存储在存储器中，用于计算该参考信号与该振荡信号间的总相位差，从而依据该总相位差，产生调整控制信号；以及
相位调整电路，用于从该第一分频器产生的该多相位信号中选择一个，作为该输出信号，根据相移检测电路产生的该调整控制信号的提示，相位调整电路从多相位信号中选择一个与参考信号之间的相位差大于相移检测电路的相移的信号作为该输出信号，将该输出信号输出到该相位检测器，其中，该输出信号的选择基于促使该相位检测器得以减低该振荡信号与该参考信号间的相位差。
7.如权利要求6所述的锁相回路，其中该第一分频器产生该多相位信号，其中，每对连贯的该多相位信号之间的相位差相等。
8.如权利要求6所述的锁相回路，其中，该相移检测电路在每一次该参考信号的周期期间，对该振荡信号与该参考信号的相位差取样，并将每一相位差存储在该存储器中，以计算该振荡频率与该参考频率间的总相位差。
9.如权利要求6所述的锁相回路，其中该锁相回路用于可记录光盘机系统，该参考信号以摆动信号的形式预制在可记录光盘的可记录轨道上，该振荡信号为该可记录光盘机系统运用的记录时钟信号，用于将数据记录在可记录光盘上。
CNB031079296A 2002-11-18 2003-03-25 控制可记录光盘机的锁相回路 Expired - Fee Related CN100495924C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,769 US6754147B2 (en) 2002-11-18 2002-11-18 Phase locked loop for controlling recordable optical disk drive
US10/065,769 2002-11-18

Publications (2)

Publication Number Publication Date
CN1501582A CN1501582A (zh) 2004-06-02
CN100495924C true CN100495924C (zh) 2009-06-03

Family

ID=32296397

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031079296A Expired - Fee Related CN100495924C (zh) 2002-11-18 2003-03-25 控制可记录光盘机的锁相回路

Country Status (3)

Country Link
US (1) US6754147B2 (zh)
CN (1) CN100495924C (zh)
TW (1) TW591895B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258137B (en) * 2003-04-10 2006-07-11 Via Optical Solution Inc Method and related optical disk accessing apparatus for calibrating optical disk tilt servo system according to non-constant relation between locations and tilt angles of optical disk
US6882064B2 (en) * 2003-06-23 2005-04-19 Intel Corporation System to vary capacitance based on a control signal
US7564313B2 (en) * 2004-08-13 2009-07-21 Mediatek Inc. Phase locked loop for controlling a recording device and method thereof
US7075375B2 (en) * 2004-08-13 2006-07-11 Mediatek Incorporation Phase locked loop for controlling an optical recording device and method thereof
US8134412B2 (en) * 2005-03-31 2012-03-13 Urenschi Assets Limited Liability Company Synchronization of a data output signal to an input clock
US7804756B2 (en) * 2005-10-11 2010-09-28 Zoran Corporation DVD−R/RW and DVD+R/RW recorders
US20070180418A1 (en) * 2006-01-30 2007-08-02 Fam Fook T Clock scheme for circuit arrangement
JP4802740B2 (ja) * 2006-01-31 2011-10-26 ミツミ電機株式会社 タイマ回路及び充電制御装置
US7825737B1 (en) * 2007-12-17 2010-11-02 Marvell International Ltd. Apparatus for low-jitter frequency and phase locked loop and associated methods
US8077569B2 (en) * 2008-05-05 2011-12-13 Mediatek Inc. Methods and devices for controlling access to an optical disc
TWI433475B (zh) * 2011-08-16 2014-04-01 Mstar Semiconductor Inc 相位調整裝置以及其相關之時脈產生器、以及調整相位的方法
CN103684445B (zh) * 2012-09-11 2016-08-17 成都锐成芯微科技有限责任公司 多相位高分辨率锁相环
US8907707B2 (en) * 2013-03-01 2014-12-09 Laurence H. Cooke Aligning multiple chip input signals using digital phase lock loops
US8593191B1 (en) * 2013-03-01 2013-11-26 Laurence H. Cooke Aligning multiple chip input signals using digital phase lock loops
US9490826B1 (en) * 2015-08-19 2016-11-08 Qualcomm Incorporated Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique
US10291242B1 (en) 2018-05-30 2019-05-14 Qualcomm Incorporated Local oscillator (LO) phase continuity
KR20200068312A (ko) * 2018-12-05 2020-06-15 에스케이하이닉스 주식회사 위상 고정 루프

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236629B1 (en) * 1999-10-27 2001-05-22 Matsushita Electric Industrial Co., Ltd. Optical disk device
US6411141B1 (en) * 1998-04-02 2002-06-25 Nec Corporation PLL circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300998B1 (ko) * 1998-04-17 2001-09-06 윤종용 랜드/그루브 절환 신호 발생방법 및 장치
JP4102483B2 (ja) 1998-06-02 2008-06-18 パイオニア株式会社 情報記録装置
US6445656B1 (en) * 1999-04-13 2002-09-03 Ricoh Company, Ltd. Optical recording/reproducing method and apparatus for optical storage media

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411141B1 (en) * 1998-04-02 2002-06-25 Nec Corporation PLL circuit
US6236629B1 (en) * 1999-10-27 2001-05-22 Matsushita Electric Industrial Co., Ltd. Optical disk device

Also Published As

Publication number Publication date
CN1501582A (zh) 2004-06-02
US20040095861A1 (en) 2004-05-20
US6754147B2 (en) 2004-06-22
TW200409470A (en) 2004-06-01
TW591895B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
CN100495924C (zh) 控制可记录光盘机的锁相回路
US7200093B2 (en) Method and related apparatus for decoding information carried by wobble signals
US7205847B2 (en) Phase locked loop for controlling an optical recording device and method thereof
JP4487433B2 (ja) 記録媒体記録装置
JP2000298842A (ja) 記録可能型ｃｌｖ方式光ディスクおよびその記録装置
JP2005108427A (ja) データ記録用クロック信号発生装置
JPH11162108A (ja) 光ディスク装置、タイミング発生回路、及び情報記録再生方法
CN100440366C (zh) 用于扫描记录载体的设备以及制造记录载体的方法
EP0822664B1 (en) System and method for synchronising data
JP2000348346A (ja) データ記録装置の記録用クロック信号発生装置
JP4040780B2 (ja) 記録タイミング設定システム及び情報記録システム
US6961293B2 (en) Method and related device for achieving stable writing state of compact disk drive by adjusting writing clock
JP3649955B2 (ja) データ記録用クロック信号発生装置
US20040165497A1 (en) Decoder having analog PLL circuit and digital PLL circuit
JP4627623B2 (ja) ウォブル信号から信号を生成する手段を備える、情報を記録または再生する装置
JP2004253057A (ja) クロック生成装置
US20060176797A1 (en) Apparatus for detecting minimum shift keying mark from optical disc and method thereof
JP3971772B2 (ja) 情報記録装置及び方法
JP3720350B2 (ja) 情報記録装置
JPH07111045A (ja) 光ディスク及び光ディスク装置
JP2002352434A (ja) 記録再生装置、および記録再生方法
JPS63298870A (ja) 信号再生方式
JPH0757384A (ja) ディスクプレーヤ
JP2006351128A (ja) 物理アドレス検出装置、光ディスク装置、および物理アドレス検出方法
JP2005322407A (ja) 情報記録装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20160325

CF01 Termination of patent right due to non-payment of annual fee