CN100481418C - 用于半导体器件的抗反射涂层及其制造方法 - Google Patents

用于半导体器件的抗反射涂层及其制造方法 Download PDF

Info

Publication number
CN100481418C
CN100481418C CNB2004800031339A CN200480003133A CN100481418C CN 100481418 C CN100481418 C CN 100481418C CN B2004800031339 A CNB2004800031339 A CN B2004800031339A CN 200480003133 A CN200480003133 A CN 200480003133A CN 100481418 C CN100481418 C CN 100481418C
Authority
CN
China
Prior art keywords
silicon
ratio
arc layer
percentage
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800031339A
Other languages
English (en)
Other versions
CN1765019A (zh
Inventor
奥卢邦米·O·阿德图图
唐纳·O·阿鲁古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1765019A publication Critical patent/CN1765019A/zh
Application granted granted Critical
Publication of CN100481418C publication Critical patent/CN100481418C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种在半导体器件的制造中使用的抗反射涂层(ARC)(201)。ARC层具有一个底部部分，该底部部分具有比位于其上的ARC层部分更低的硅百分比。在金属层(107)上形成ARC层，其中ARC层的更低硅百分比阻止了在金属层/ARC层界面处形成不希望的硅化物。在一些实施例中，ARC层的顶部部分具有比ARC层的中间部分更低的硅百分比，其中在顶部部分处更低的硅百分比阻止了在ARC层上破坏光刻胶层。在一个实施例中，在淀积工艺期间，通过降低或增加含氮气体流速相对于含硅气体流速的比值，能够增加或降低硅的百分比。

Description

用于半导体器件的抗反射涂层及其制造方法
技术领域
本发明总的来说涉及一种半导体器件，更具体地涉及用于半导体器件的抗反射涂层(ARC)。
背景技术
在半导体器件的制造中，采用抗反射涂层(ARC)。例如，可以在光刻工艺中采用ARC层，用于降低从下层结构(例如，晶体管的栅极层)不希望的反射进入位于ARC层之上的光刻胶层。
可以采用富硅材料(例如，富硅的氮化硅)来作为ARC材料。采用富硅材料用于ARC层的一个问题是硅可能与下层材料(例如，在位于ARC层之下的金属层中的金属)反应，从而在ARC层和金属层之间形成不希望的硅化物层。在腐蚀工艺期间，这种不希望的硅化物层会产生一个问题，其中硅化物层会作为腐蚀停止层并阻止栅极叠层的完全腐蚀。
富硅ARC层的另一个问题是ARC层的硅会“浸害”(poison)光刻胶层并阻止光刻胶材料的完全去除。
对于半导体器件的制造，所需要的是一种改进的ARC层。
附图说明
通过参照附图，本领域普通技术人员将更好地理解本发明，并且本发明的许多目的、特征和优点将会变得明显。
图1是在根据本发明的半导体器件的制造期间的一个阶段的半导体器件的一个实施例的局部剖面图。
图2是在根据本发明的半导体器件的制造期间的另一个阶段的半导体器件的一个实施例的局部剖面图。
图3是在根据本发明的半导体器件的制造期间的另一个阶段的半导体器件的一个实施例的局部剖面图。
图4是在根据本发明的半导体器件的制造期间的另一个阶段的半导体器件的一个实施例的局部剖面图。
图5是在根据本发明的半导体器件的制造期间的另一个阶段的半导体器件的一个实施例的局部剖面图。
图6是示出了用于形成根据本发明的ARC层的详细工艺的一个实施例的图。
图7是示出了根据本发明的ARC层的硅百分比的分布图。
除非另外指出，在不同附图中使用相同的参考符号表示相同元件。
具体实施方式
下文提出用于实施本发明的方式的详细描述。希望说明书是本发明的说明性的而不应当是限制性的。
图1至5是展示根据本发明的用于采用ARC层来制造半导体器件的方法的一个实施例的局部剖面图，该ARC层具有横跨ARC层厚度而改变的硅百分比。
图1是在半导体晶片101的制造的一个阶段的半导体晶片101的剖面图。晶片101包括半导体衬底103和位于衬底103之上的介质层105。在一个实施例中，采用介质层105用于形成晶体管的栅极介质，介质层105可以由例如氧化硅、氮氧化硅、金属氧化物、金属氧化硅、金属硅酸盐或金属铝酸盐形成。在衬底103中，可以设置其它常规结构，例如P阱、N阱或浅沟槽隔离结构(STI)等(图1中未示出)。
金属层107位于栅极介质层105之上。可以通过化学气相淀积(CVD)、物理气相淀积(PVD)、原子层淀积(ALD)或其它常规方法来形成金属层107。可用于金属层107的材料实例包括：氮化钛(TiN)、氮化硅钽(TaSiN)、铱(Ir)、氧化铱(IrO2)、钌(Ru)以及氧化钌、钨(W)、氮化钨(WN)和氮化硅钛(TiSiN)。在一个实施例中，使用金属层107，用于形成晶体管的栅极。在一些实施例中，金属层107可以包括不同材料的多层。
参照图2，在金属层107上形成ARC层201。例如，可以通过CVD、低压CvD(LPCVD)、等离子体增强CVD(PECVD)或ALD工艺，在单晶片淀积室(未示出)或多晶片批次炉(未示出)的任何一种中形成ARC层201。在一个实施例中，ARC层201包括氮和硅，通过在淀积室或淀积炉中将金属层107暴露于含氮气体(例如，氨气(NH3)、氧化氮(N2O)、一氧化氮(NO)、氮气)和含硅气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、丙硅烷(Si3H8)、三氯硅烷(SiH2Cl3)和四氟化硅(SiF4))，在CVD工艺下淀积ARC层201。ARC层201可以包括：硅、氮氧化硅、金属氮化硅或金属氮氧化硅。
在一个实施例中，ARC层201中的硅百分比随着ARC层201的厚度而从ARC层201底部处的较低硅百分比改变为ARC层201中间部分处的较高硅百分比，且在ARC层201顶部处又变回到较低硅百分比。在一个实施例中，在淀积工艺期间，通过降低或增加含氮气体的气体流速，获得硅百分比的这种变化。在其他实施例中，ARC层201的硅百分比从ARC层201底部处的较低百分比改变为ARC层201顶部处的较高百分比。
提供一种在ARC层201底部处具有低硅百分比的ARC层，就可以有利于降低或消除在金属层107/ARC层201界面处形成的不希望的硅化物。在一个实施例中，用于形成ARC层201底部的材料中的硅百分比是使得所有硅能够形成中性分子化合物。因此，显著减少了可在金属层107/ARC层201界面处形成不希望硅化物的硅数量。在一个实施例中，ARC层201材料是氮化硅，ARC层201的底部部分是整比(stoichiometric)氮化硅(Si3N4)。在其它实施例中，ARC层201的底部部分的氮浓度至少为整比氮化硅的氮浓度。
在一个实施例中，ARC层201的中间部分处的材料是富硅氮化硅。增加ARC层的底部部分之上的一部分处的硅百分比，就能够增加ARC层的底部部分之上的该部分处的抗反射特性。因此，提供具有在其底部处的较低硅百分比和在底部之上的部分处的较高硅百分比的ARC层，就能够提供一种在金属层/ARC层界面处不会形成不希望硅化物的ARC层、并且还具有优良的抗反射特性。
图6是示出了用于形成根据本发明的ARC层201的一个实施例的详细工艺图。在图6的实施例中，通过CVD工艺，从含有硅和氮的气体中形成ARC层201，该含有硅和氮的气体反应形成硅氮化合物。图6的图例示出了在淀积ARC层201期间含氮气体的气体流速与含硅气体的气体流速之比(图6中标记为“氮/硅比”)。水平轴表示在淀积工艺期间用于形成ARC层201的淀积时间。
在图6的实施例中，在开始淀积时间(T0)处，含氮气体与含硅气体之比为它的最高比值(A)。此时淀积的部分ARC层201为富氮的且含有相对低的硅百分比。在一个实施例中，氮/硅比为5：1。在T1处，将氮/硅比降低为比值B。此时淀积的ARC层201的部分就会比在T0和T1之间淀积的ARC层201的部分具有更高的硅百分比。从比值A到比值B的氮/硅比中的斜率表示对于特定的淀积室或淀积炉的气体流速变化的非瞬时特性。在T2处，氮/硅比降低为比值C。此时淀积的ARC层201的部分就会比在T1和T2之间淀积的ARC层201的部分具有更高的硅百分比。在T3处，氮/硅比降低为比值D。此时淀积的ARC层201的部分就会比在T2和T3之间淀积的ARC层201的部分具有更高的硅百分比。在T4处，氮/硅比降低为比值E。此时淀积的ARC层201的部分就会比在T3和T4之间淀积的ARC层201的部分具有更高的硅百分比。
在图6的实施例中，在T5之后增加氮/硅比，以便对于ARC层201顶部提供降低的硅百分比分布。在T5处，氮/硅比增加为比值D。此时淀积的ARC层201的部分就会比在T4和T5之间淀积的ARC层201的部分具有更低的硅百分比。在T6处，氮/硅比增加为比值C。此时淀积的ARC层201的部分就会比在T5和T6之间淀积的ARC层201的部分具有更低的硅百分比。在T7处，氮/硅比增加为比值B。此时淀积的ARC层201的部分就会比在T6和T7之间淀积的ARC层201的部分具有更低的硅百分比。在T8处，氮/硅比增加为比值A。此时淀积的ARC层201的部分就会比在T7和T8之间淀积的ARC层201的部分具有更低的硅百分比。
在一个实施例中，对于淀积具有厚度200、在单晶片淀积室中通过CVD在钨金属层上形成的小于3.00折射系数的ARC层，此处含氮气体为氨气(NH3)且含硅气体为硅烷，如图6中所示，给出了以下氮/硅比和淀积时间的值：
A＝5：1，B＝4：1，C＝3：1，D＝2：1，E＝1：1；
T1＝2秒，T2＝2秒，T3＝3秒，T4＝3秒，T5＝3秒，T6＝3秒，T7＝2秒，T8＝2秒，以及T9＝2秒。
在示出的实施例中，用于从T0-T4(硅增加周期的一部分)淀积ARC层201的部分的氮/硅比(A、B、C和D)与用于从T5-T9(硅降低周期)淀积ARC层201的部分的氮/硅比(D、C、B和A)相同。在其它实施例中，在硅增加周期期间使用的氮/硅比不同于在硅降低周期期间使用的氮/硅比。例如，用于淀积ARC层201的顶部的氮/硅比就可以不同于用于淀积ARC层201的底部的氮/硅比。在其它实施例中，可以使气体比梯阶(step)的数量更大，这样它包括更多的氮/硅比梯阶(例如，A、B、C、D、E、F和G)，或者更少(例如，A和B)。而且，在硅增加周期期间与硅降低周期期间，气体比梯阶的数量可以不同。例如，淀积工艺可以包括A、B、C、D、E、D、A的比值顺序。同样，利用其它实施例，还可以在不同实施例中改变将每一种气体比提供到反应室或反应炉的时间(例如，从T4到T5)。在其它实施例中，ARC层的顶部分也可以不包括硅降低部分。
对于上述在图6中详细说明而给出的实例，ARC层201的折射系数(n)在248nm波长下为2.44。可以通过改变氮/硅比和ARC层201的厚度，改变ARC层201的反射系数。通过增加从T4到T5的时间就可以增加反射系数，或者通过增加从T0到T1和T8到T9的时间就可以减少反射系数。
仍然在其它实施例中，可以构成淀积设备，以便连续降低或增加氮/硅比(例如，以致使图6的图表现为“V”或“U”)。
图7是示出了根据图6中提出的详细工艺形成的ARC层的硅百分比的分布图。如图7中所示，硅百分比在ARC层201的底部和ARC层201的顶部处为最低，并且硅百分比在ARC层201的中间705部分为最高，在周期T4-T5期间淀积中间705部分(参见图6)。通过不同工艺形成的ARC层会具有不同的硅百分比分布。
在其它实施例中，可以改变ARC层材料中的其它物质，以便增加或降低ARC层中的硅百分比。例如，在氮氧化硅ARC中，在淀积期间就可以按照如图6中所示的相同方式、相对于改变含氮气体与含硅气体之比来改变含氧气体与含硅气体之比。因此，就可以横跨ARC层的厚度增加或降低相对于氧(并且相对于氧和氮)的硅百分比。在形成ARC层的底部部分中降低硅与氧之比(同时氮含量保持恒定)也会减少在ARC层/金属层界面处形成硅化物。在其它实施例中，在淀积工艺期间，含氧气体和含氮气体的数量可以同时降低或增加，以便横跨ARC层的厚度相对于硅反应物(氧和氮)改变硅百分比。
图3示出了在晶片101的制造期间在另一阶段的晶片101。在形成ARC层201之后，在ARC层201之上形成光刻胶层301。在这些实施例中，在ARC层201的顶部处降低硅百分比，在顶部处相对低的硅百分比阻止了在ARC层201的顶部部分中的硅与光刻胶层301发生反应(浸害)。
图4示出了在已经构图光刻胶层301以便形成图形(未示出)并且根据该图形已经腐蚀ARC层201和金属层107以便形成栅极叠层403之后的晶片101的剖面图。
图5示出了在去除了ARC层201的其余部分(例如，通过干法腐蚀或湿法腐蚀)且形成了晶体管的源极503、漏极507和侧壁509之后的晶片101的剖面图。进一步通过未示出或说明的其它常规步骤来处理晶片101。
在其它实施例中，可以采用根据本发明的ARC层来形成其它结构，例如互连线或其它导电金属结构。例如，可以在用于形成互连结构的金属层之上形成ARC层。在这些实施例的一些实施例中，在构图和腐蚀期间不去除ARC层的一部分，并且保留以作为最终形成的半导体结构的一部分。
在本发明的一个方面，半导体器件包括半导体衬底和在衬底之上的金属层。半导体器件还包括在金属层上的抗反射涂层(ARC)，具有与金属层相邻的底部部分和中间部分，其中中间部分具有比底部部分更高的硅百分比。
在本发明的另一个方面，半导体器件的制造方法包括：在半导体衬底之上形成金属层，以及通过包括如下步骤的方法在金属层之上淀积ARC层：按照氮与硅的第一比值在金属层之上使含氮气体与含硅气体混合。在金属层之上淀积ARC层的方法还包括：在按照第一比值进行混合之后，按照氮与硅的第二比值在金属层之上使含氮气体与含硅气体混合。第一比值大于第二比值。
在本发明的另一个方面，半导体器件的制造方法包括：在半导体衬底之上形成金属层，以及通过包括如下步骤的方法在金属层之上淀积ARC层：形成具有硅与硅反应物的第一比值的ARC层的第一部分。硅反应物由氧和氮的至少一种组成。淀积ARC层的方法还包括：在形成第一部分之后，形成具有硅与硅反应物的第二比值的ARC层的第二部分。第二比值大于第一比值。
在本发明的另一个方面，半导体器件的制造方法包括：在半导体衬底之上形成金属层，通过包括如下步骤的方法在金属层之上淀积ARC层：形成具有第一硅百分比的ARC层的第一部分。淀积ARC层的方法还包括：在形成第一部分之后，形成具有第二硅百分比的ARC层的第二部分。第二硅百分比大于第一硅百分比。
虽然已经展示并描述了本发明的具体实施例，但本领域普通技术人员应当清楚，在不脱离本发明的范围和它的更广泛的方面，根据在此的教导，可以进行进一步的变化和修改，因此所附的权利要求将包含所有这些变化和修改的范围并落入本发明的实质精神和范围之内。

Claims (9)

1.一种半导体器件，其包括：
半导体衬底；
在所述衬底之上的金属层，其中所述金属层包括金属；以及
在所述金属层之上的抗反射涂层，具有与所述金属层相邻的底部部分和中间部分，其中所述中间部分具有比所述底部部分更高的硅百分比。
2.据权利要求1的半导体器件，还包括：
在所述抗反射涂层之上的光刻胶层，其中所述抗反射涂层还包括与所述光刻胶层相邻的顶部分，其中所述中间部分具有比所述顶部分更高的硅百分比。
3.一种半导体器件的制造方法，其包括：
在半导体衬底之上形成金属层；以及
通过如下方法在所述金属层之上淀积抗反射涂层，包括：
按照氮与硅的第一比值在所述金属层之上使含氮气体与含硅气体进行混合；以及
在按照所述第一比值进行混合之后，按照氮与硅的第二比值在所述金属层之上使所述含氮气体与所述含硅气体进行混合，其中所述第一比值大于所述第二比值。
4.根据权利要求3的方法，其中淀积所述抗反射涂层还包括：
在按照所述第二比值进行混合之后，按照氮与硅的第三比值在所述金属层之上使所述含氮气体与所述含硅气体进行混合，其中所述第三比值大于所述第二比值。
5.根据权利要求4的方法，其中形成所述抗反射涂层还包括：
在按照所述第一比值进行混合之后并且在按照所述第二比值进行混合之前，按照氮与硅的第四比值在所述金属层之上使所述含氮气体与所述含硅气体进行混合，其中所述第四比值小于所述第一比值且大于所述第二比值；以及
在按照所述第二比值进行混合之后并且在按照所述第三比值进行混合之前，按照氮与硅的第五比值在所述金属层之上使所述含氮气体与所述含硅气体进行混合，其中所述第五比值小于所述第三比值且大于所述第二比值。
6.一种半导体器件的形成方法，其包括：
在半导体衬底之上形成金属层；
通过如下方法在所述金属层之上淀积抗反射涂层，包括：
形成具有硅与硅反应物的第一比值的所述抗反射涂层的第一部分，其中所述硅反应物由氧和氮中的至少一种组成；以及
在形成所述第一部分之后，形成具有硅与硅反应物的第二比值的所述抗反射涂层的第二部分，其中所述第二比值大于所述第一比值。
7.根据权利要求6的方法，其中形成所述抗反射涂层还包括：
在形成所述第二部分之后，形成具有硅与硅反应物的第三比值的所述抗反射涂层的第三部分，其中所述第二比值大于所述第三比值。
8.一种半导体器件的制造方法，其包括：
在半导体衬底之上形成金属层；
通过如下方法在所述金属层之上淀积抗反射涂层，包括：
形成具有第一硅百分比的所述抗反射涂层的第一部分；以及
在形成所述第一部分之后，形成具有第二硅百分比的所述抗反射涂层的第二部分，其中所述第二硅百分比大于所述第一硅百分比。
9.根据权利要求8的方法，其中淀积所述抗反射涂层还包括：
在形成所述第二部分之后，形成具有第三硅百分比的所述抗反射涂层的第三部分，其中所述第二硅百分比大于所述第三百分比。
CNB2004800031339A 2003-01-29 2004-01-23 用于半导体器件的抗反射涂层及其制造方法 Expired - Fee Related CN100481418C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/353,886 US6908852B2 (en) 2003-01-29 2003-01-29 Method of forming an arc layer for a semiconductor device
US10/353,886 2003-01-29

Publications (2)

Publication Number Publication Date
CN1765019A CN1765019A (zh) 2006-04-26
CN100481418C true CN100481418C (zh) 2009-04-22

Family

ID=32736279

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800031339A Expired - Fee Related CN100481418C (zh) 2003-01-29 2004-01-23 用于半导体器件的抗反射涂层及其制造方法

Country Status (6)

Country Link
US (1) US6908852B2 (zh)
JP (1) JP4712686B2 (zh)
KR (1) KR101085279B1 (zh)
CN (1) CN100481418C (zh)
TW (1) TW200508805A (zh)
WO (1) WO2004070471A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186725B2 (ja) * 2003-06-24 2008-11-26 トヨタ自動車株式会社 光電変換素子
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7202164B2 (en) 2004-11-19 2007-04-10 Chartered Semiconductor Manufacturing Ltd. Method of forming ultra thin silicon oxynitride for gate dielectric applications
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US20080299775A1 (en) * 2007-06-04 2008-12-04 Applied Materials, Inc. Gapfill extension of hdp-cvd integrated process modulation sio2 process
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP5155070B2 (ja) * 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US20110151222A1 (en) * 2009-12-22 2011-06-23 Agc Flat Glass North America, Inc. Anti-reflective coatings and methods of making the same
CN102810504A (zh) * 2011-05-31 2012-12-05 无锡华润上华半导体有限公司 厚铝生长工艺方法
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
JP3326663B2 (ja) * 1994-04-05 2002-09-24 ソニー株式会社 半導体装置の製造方法
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
US6004850A (en) * 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
US6100559A (en) * 1998-08-14 2000-08-08 Advanced Micro Devices, Inc. Multipurpose graded silicon oxynitride cap layer
TW449872B (en) * 1998-11-12 2001-08-11 Hyundai Electronics Ind Method for forming contacts of semiconductor devices

Also Published As

Publication number Publication date
WO2004070471A3 (en) 2005-11-03
WO2004070471A2 (en) 2004-08-19
CN1765019A (zh) 2006-04-26
US6908852B2 (en) 2005-06-21
JP4712686B2 (ja) 2011-06-29
KR101085279B1 (ko) 2011-11-22
KR20050096957A (ko) 2005-10-06
TW200508805A (en) 2005-03-01
JP2006516823A (ja) 2006-07-06
US20040145029A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
CN100481418C (zh) 用于半导体器件的抗反射涂层及其制造方法
US7754576B2 (en) Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US20060183296A1 (en) Isolation method for semiconductor device
US7482242B2 (en) Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same
US20080176390A1 (en) Method of forming carbon-containing silicon nitride layer
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JP2008010888A (ja) 基板上に堆積された膜組成物及びその半導体デバイス
JP5122059B2 (ja) 金属ゲートパターンを有する半導体素子の製造方法
JPH0794506A (ja) 半導体装置の製造方法
CN100550343C (zh) 半导体元件的浅沟槽隔离层及其制作方法
CN100454489C (zh) 淀积半导体材料的方法
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
US7005367B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
US20040144749A1 (en) Methods of filling gaps by deposition on materials having different deposition rates
US6124178A (en) Method of manufacturing MOSFET devices
CN114843176B (zh) 一种半导体结构的制造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
JP2002118179A (ja) 半球型シリコン膜の形成方法
US7205209B2 (en) Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup
CN101425462B (zh) 制造半导体器件的方法
US20230134285A1 (en) Method for manufacturing semiconductor device and same
KR100846391B1 (ko) 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법
TW200407987A (en) Method of forming a gate electrode in a semiconductor device
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
US20030219961A1 (en) Method to reduce reflectivity of polysilicon layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20190123