CN100477204C - Ic场中具有光学控制模块的晶片 - Google Patents

Ic场中具有光学控制模块的晶片 Download PDF

Info

Publication number
CN100477204C
CN100477204C CNB200480038428XA CN200480038428A CN100477204C CN 100477204 C CN100477204 C CN 100477204C CN B200480038428X A CNB200480038428X A CN B200480038428XA CN 200480038428 A CN200480038428 A CN 200480038428A CN 100477204 C CN100477204 C CN 100477204C
Authority
CN
China
Prior art keywords
field
control module
ocm
wafer
swage set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200480038428XA
Other languages
English (en)
Other versions
CN1898797A (zh
Inventor
H·朔伊赫尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34717252&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100477204(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1898797A publication Critical patent/CN1898797A/zh
Application granted granted Critical
Publication of CN100477204C publication Critical patent/CN100477204C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

在具有多个曝光场(2)的晶片(1)中，每个曝光场包括多个具有位于其中的IC(4)的栅格场(3)，提供两组(5，7)割锯路径(6，8)并为每个曝光场分配两个控制模块场(A1、A2、B1、B2、C1、C2、D1、D2)，每个控制模块场包含至少一个光学控制模块(OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2)并位于所讨论的曝光场之内，并包括多个控制模块场部分(A11、A12、...A1N和A21、A22、...A2N以及B11、B12、...B1N和B21、B22、...B2N以及C1N和C2N以及D1N和D2N)并分布在多个栅格(3)中，其中每个控制模块场部分(A11到D2N)位于栅格场中并包含至少一个控制模块部件(10、11、12、13、14、15、16、17、18)。

Description

IC场中具有光学控制模块的晶片
本发明涉及一种晶片，该晶片包括多个曝光场(exposure field)且该晶片在每个曝光场中包括多个栅格场(lattice field)，其中每个栅格场包含IC且每个IC包含多个IC元件，且该晶片包括第一组第一割锯路径(saw path)和第二组第二割锯路径，其中第一组的所有第一割锯路径平行于第一方向延伸并具有第一路径宽度，且其中第二组的所有第二割锯路径平行于与第一方向相交的第二方向延伸并具有第二路径宽度，且其中提供和设计第一割锯路径和第二割锯路径以用于栅格场和其中包含的IC的后续分离，且其中在每个曝光场中提供至少两个控制模块场(control module field)，每个控制模块场平行于第一方向延伸，因此也平行于第一割锯路径，并包含至少一个光学控制模块，其中每个控制模块包含多个控制模块部件。
例如从专利说明书US 6,114,072A获知根据首段中所述设计的这种晶片，其中参考图21描述的设计值得特别的关注。已知的晶片是这样设计的：每个曝光场的第一控制模块场与所讨论的曝光场的第一边紧邻，每个曝光场的第二控制模块场与所讨论的曝光场的第二边紧邻。每个控制模块场位于第一割锯路径的一半中。这种设计的结果是，所讨论的两个曝光场的第一控制模块场和第二控制模块场位于在第二方向上彼此紧邻设置的两个曝光场的两行栅格场之间，所以在第二方向上彼此紧邻设置的两个曝光场的两行栅格场之间在第二方向上延伸的距离，由控制模块场的宽度的值的两倍决定。由于这样的事实，即两个这种第一控制模块场位于在第二方向上彼此紧邻设置的两个曝光场的两行栅格场之间，以及这样的事实，即每个控制模块场位于第一割锯路径的一半中，并且由此两个相邻控制模块场决定了整个第一割锯路径的宽度，而且如果要在测试、切割和装备过程中精确完成晶片制作和IC的制作中所需的步进机步幅，晶片的所有平行的割锯路径(包括平行于第一方向延伸的每个曝光场内的栅格场之间的第一割锯路径)必须等宽度，因此每个曝光场的IC之间延伸的第一割锯路径也必须具有控制模块场的两倍宽度。因此，所有割锯路径总体需要的晶片表面部分不可忽略，这造成了不希望有的浪费。
本发明的一个目的是消除上述事实并制造改进的晶片。
为解决所述问题，根据本发明的晶片中提供根据本发明的特征，所以根据本发明的晶片其特征在于以下方式：
晶片，该晶片包括多个曝光场且该晶片在每个曝光场中包括多个栅格场，其中每个栅格场包含IC且每个IC包含多个IC元件，且该晶片包括第一组第一割锯路径和第二组第二割锯路径，其中第一组的所有第一割锯路径平行于第一方向延伸并具有第一路径宽度，且其中第二组中的所有第二割锯路径平行于与第一方向相交的第二方向延伸并具有第二路径宽度，其中提供和设计第一割锯路径和第二割锯路径以用于栅格场和其中包含的IC的后续分离，且其中在每个曝光场中提供至少两个控制模块场，每个控制模块场平行于第一方向延伸，因此也平行于第一割锯路径并包含至少一个光学控制模块，其中每个控制模块包含多个控制模块部件，且其中位于曝光场内的每个控制模块场包括多个控制模块场部分并分布在多个栅格场中，且其中每个控制模块场部分位于栅格场中并包含至少一个控制模块部件。
通过提供根据本发明的特征，可以以简单的方法并且没有任何额外成本地实现：在第二方向上彼此紧邻的两个曝光场之间没有控制模块场，从而两个曝光场之间的在第二方向上延伸的距离仅由第一割锯路径的宽度决定。因此，相邻栅格场之间提供的割锯路径的宽度同样方便地仅由第一割锯路径的宽度决定，所以根据本发明的晶片的表面积可以比根据现有技术的晶片的表面积得到更好的利用。根据现有技术的晶片中，已知在栅格场之间延伸的第一割锯路径的宽度和控制模块场的宽度处于90μm～120μm范围内，而根据本发明的晶片中-取决于所用的晶片制造技术和晶片工艺技术-第一割锯路径的宽度和控制模块场的宽度分别是或可以减小到80μm～20μm或～15μm或～10μm之间的值，其中对于80～50μm的宽度使用特别薄的切割刀片，很小的宽度经历预处理，使得所谓的激光锯用于栅格场或IC的后续分离，其中使用所谓的“红色激光”或“蓝色激光”。也可应用专家们已知的称为“隐性划片(stealth dicing)”和“划线&断裂划片(scribe&break dicing)”的技术。除此之外，还具有这样的优点：实际上所有的栅格场的整体都可以用于并且用于在每一个中实现至少一个IC，且仅需要所有栅格场中(即每个栅格场的每个IC中)很小的面积用来实现控制模块。
在根据本发明的晶片中，已经发现如果每个栅格场中的每个控制模块场部分位于相同的位置则是特别有利的，在该位置所讨论的栅格场中的IC不具有任何IC元件。这样，不用于实现包含在栅格场中的IC的所述栅格场中的区域(对于实现整个控制模块又太小)可以有利地用于实现至少一个控制模块部件。
根据本发明的晶片中，还发现如果每个曝光场的至少两个控制模块场设置成彼此相距平均距离第二方向上延伸则是非常有利的，该平均距离等于沿第二方向延伸的曝光场的边的边长的至少四分之一。这样，每个曝光场的至少两个控制模块场之间的距离足够大以满足制造精确度的最小需要，当使用光学控制模块时，对于可执行的或已经执行的工艺步骤的精确执行，这是有利的。
根据本发明的晶片中，该平均距离可以略大于在第二方向上延伸的曝光场的边的边长的四分之一(1/4)，或者略小于或略大于该边长的一半(1/2)，或者略小于或略大于该边长的四分之三(3/4)。然而发现如果该平均距离等于在第二方向上延伸的曝光场的边的整个边长减去沿第二方向延伸的栅格场的边的边长则是有利的。这确保了每个曝光场的至少两个控制模块场之间的距离尽可能大，当使用光学控制模块时对于可执行的或已执行的工艺步骤的高度精确执行，这是有利的。
如果在每个曝光场中仅提供两个控制模块场且如果这两个控制模块场彼此相距尽可能大的距离，则是有利的。这确保了当使用控制模块或控制模块部件时执行的工艺步骤的高度精确性。可以提及的是可以在每个曝光场中提供三个或四个控制模块场，并且它们的控制模块场部分分布在所讨论的曝光场中的IC中。还可以提及的是每个曝光场可以具有三角形形状，并且控制模块场位于每个角区域附近或仅在两个角区域附近提供控制模块场。
最后应当提及的是，已经发现如果提供晶片并用它来实现具有大约0.5～10.0mm×0.5～10.0mm即大约0.25～100.0mm2的IC表面积的IC，使用根据本发明的措施是最有利的。如果曝光场尺寸是大约21.0mm×21.0mm，且如果晶片直径例如是8.0英寸(等于大约32000mm2的IC可使用面积)时在晶片上实现大约320～128000个IC(芯片)，则是更有利的。然而，根据本发明的措施还可以在直径为4.0、5.0、6.0和12.0英寸的晶片中应用。
参考下文描述的实施例，本发明的这些和其它方面将变得显而易见并将得到解释。
下面参考附图中示出的实施例进一步描述本发明，然而本发明不限于该实施例。
在附图中，
图1是根据本发明的实施例的晶片的示意性顶视图。
图2是根据图1的晶片的一部分，与图1相比该部分被明显放大。
图1示出了晶片1。晶片1以已知的方式具有半导体特征。晶片1基于硅。然而，或者晶片1可以基于聚合物以借助于该晶片获得所谓的聚合物IC。
晶片1包括多个曝光场2。在图1中，示出了曝光场2，没有示出它们包含的部件。图2借助虚线仅示出了两个完整的曝光场2。如图2所示，晶片1在每个曝光场2中具有多个交叉和栅格状割锯路径部分。晶片1还包括割锯路径部分之间的多个栅格场3，其中每个栅格场3包含一个IC 4。每个IC 4包括多个IC元件，这早已众所周知。图1和图2中没有示出这些IC元件。每个IC 4的小区域不包含任何IC元件。
晶片1包括第一组5第一割锯路径6和第二组7第二割锯路径8。第一组5的所有第一割锯路径6平行于图1中的点划线表示的第一方向X延伸。第二组7的所有第二割锯路径8平行于第二方向Y延伸，该第二方向Y与第一方向X相交并在图1中也同样以点划线表示。在晶片1中，第一方向X和第二方向Y以直角相交。然而，不必绝对如此，这两个方向X和Y可以以不同于90°的角度相交，例如以85°、80°、75°或70°的角度相交。所有第一割锯路径6具有第一路径宽度W1。所有第二割锯路径8具有第二路径宽度W2。在晶片1中，这两个路径宽度W1、W2不同，第一路径宽度W1小于第二路径宽度W2。然而，不必绝对如此，两个路径宽度W1和W2可以相等，这通常是优选的。还可以选择第一路径宽度W1大于第二路径宽度W2。第一割锯路径6包括在第一方向X上连续设置的多个第一割锯路径部分，而第二割锯路径8包括在第二方向Y上连续设置的多个第二割锯路径部分。提供和设计第一割锯路径6和第二割锯路径8用于栅格场3的后续分离以及由此其中包含的IC的后续分离。
对于割锯路径，这里应当提及的是在第一割锯路径和第二割锯路径以不同于90°的角度相交的晶片中，可以提供第三组第三割锯路径，形成具有三角形栅格场和三角形IC的晶片。在这种情况下，可以选择设计使得这三组割锯路径以60°的角度相交，给栅格场和IC提供等边三角形的平面形状。然而，并不必要如此，因为其它角度关系并且由此其它三角形形状也是可行的。第一、第二和第三割锯路径可以具有相同或不同的路径宽度。
晶片1包括控制模块场，每个控制模块场包含光学控制模块。已知这样在晶片上提供光学控制模块已经一段时间了。这些光学控制模块包含正方形或矩形的干涉场(interference field)，取决于尺寸，这些干涉场要么可被肉眼要么可被计算机辅助检测设备检测，并用于掩模调整和层厚测试。下面参考图2详细描述根据图1的晶片1中的控制模块场和包含在其中的光学控制模块的设计。
在根据图1和图2的晶片1中，为每个曝光场2分配两个控制模块场A1、A2、B1、B2、C1、C2、D1、D2。这些控制模块场A1、A2、B1、B2、C1、C2、D1、D2中每个平行于第一方向延伸，因此平行于第一割锯路径6。控制模块场A1、A2、B1、B2、C1、C2、D1、D2中每一个包括光学控制模块。这种类型的光学控制模块具有已知的三维结构，因为在每个工艺步骤中实现控制模块部件，结果是至少在最后的工艺步骤中实现的光学控制模块的控制模块部件从晶片1的外部可见或可以通过基于计算机的检测设备检测，而在最后工艺步骤之前执行的工艺步骤中已经实现的控制模块的任何控制模块部件不能从晶片的外部看见或检测。在图2中，控制模块场A1、A2、B1、B2、C1、C2、D1、D2中的控制模块以参考数字OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2表示。控制模块部件位于晶片1内部更深处因此从晶片1的外部更不可见的。位于晶片1中较高处三个控制模块部件因此从晶片1外部可见的。
如图2所示，每个曝光场2的两个控制模块场A1、A2、B1、B2、C1、C2、D1、D2位于所讨论的曝光场2内，且位于曝光场2内的每个控制模块场A1、A2、B1、B2、C1、C2、D1、D2包括多个控制模块场部分A11、A12、...A1N和A21、A22、...A2N以及B11、B12、...B1N和B21、B22、...B2N。每个控制模块场部分A11到B2N位于栅格场3中。每个控制场部分A11到B2N包含至少一个控制模块部件。图2示出了每个控制模块场部分A11到B2N包含相同数目的控制模块部件，即，3个控制模块部件。这不是绝对必要的，因为控制模块场部分A11到B2N可以包含不同数目的控制模块部件，例如不仅是一个或两个控制模块部件，还可以是四个、五个、六个或更多个这种控制模块部件。
在晶片1中，控制模块场部分A11到B2N是这样设置的：每个控制模块场部分A11到B2N位于每个栅格场3的相同位置。在该位置中，所讨论的栅格场3中的IC4不具有任何IC元件。换句话说，不需要用于实现所讨论的IC4的晶片区域用于实现包含在每个控制模块场部分A11到B2N中的控制模块部件。
图2中还示出，如果沿第二方向Y观察，在第二方向Y上连续设置的每个曝光场2的控制模块场A1、A2、B1、B2、C1、C2、D1、D2在第二方向Y上彼此相距平均距离K设置。在该情况下，该平均距离K等于在第二方向Y上延伸的曝光场2的边M的整个边长L减去沿第二方向Y延伸的栅格场3的边P的边长N。尽管平均距离K可以更小，但是发现如果平均距离K等于在第二方向Y上延伸的曝光场2的边K的边长L的至少四分之一是有利的。
晶片1提供极大的优势：每个控制模块场A1、A2、B1、B2、C1、C2、D1、D2位于曝光场2内，所以在曝光场2外部不需要用于控制模块场A1、A2、B1、B2、C1、C2、D1、D2的空间，结果是平行于第一方向X延伸的割锯路径6可以设计得特别窄并因此设计得窄。在根据图1和图2的晶片1中，所有割锯路径6具有50μm的第一路径宽度W1。因为第一路径宽度W1在该情况下仅由切割或分割晶片以分离IC的切割或分离设备来决定，因此，第一路径宽度或者可以是60μm或70μm或40μm或甚至更小，例如30μm或20μm或在未来技术中甚至仅为10μm。晶片1还提供这样的优势：不需要栅格场3来实现控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2，而曝光场2的整个区域都可以用于实现IC 4，这允许用于制造IC 4的整个晶片表面的最佳利用。
对于控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2，最后应当提及的是控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2优选地具有下述尺寸，即在第一方向X上具有大约40.0μm的尺寸，以及在第二方向Y上具有大约40.0μm的尺寸。因为实际尺寸取决于使用的技术，因此在高度现代化的技术和开发中的技术中可以获得例如大约30.0μm或20.0μm的更小尺寸。
在晶片1中，IC 4的表面积略小于栅格场3的表面积。然而，如果愿意，IC 4的表面积可以等于栅格场的表面积。
在根据本发明的晶片中，可以在每一曝光场中提供三个、四个、五个、六个或更多个控制模块场而不是总共两个控制模块场。控制模块的数量由晶片和位于其上的IC的制造中使用的技术决定。
最后能够提及的是晶片1还包括位于平行于第二方向Y延伸的第二割锯路径8中的所谓的工艺控制模块(PCM)。然而，在专利说明书WO 02/069.389A2中描述的一种解决方法可以作为替换提供。

Claims (4)

1.一种晶片(1)，该晶片(1)包括多个曝光场(2)且该晶片(1)在每个曝光场(2)中包括多个栅格场(3)，其中每个栅格场(3)包含IC(4)且每个IC(4)包含多个IC元件，且该晶片(1)包括第一组(5)第一割锯路径(6)和第二组(7)第二割锯路径(8)，其中第一组(5)的所有第一割锯路径(6)平行于第一方向(X)延伸并具有第一路径宽度(W1)，且其中第二组(7)的所有第二割锯路径(8)平行于与第一方向(X)相交的第二方向(Y)延伸并具有第二路径宽度(W2)，其中提供和设计第一割锯路径(6)和第二割锯路径(8)以用于栅格场(3)和其中包含的IC(4)的后续分离，且其中在每个曝光场(2)中提供至少两个控制模块场(A1、A2、B1、B2、C1、C2、D1、D2)，每个控制模块场(A1、A2、B1、B2、C1、C2、D1、D2)平行于第一方向(X)延伸，因此也平行于第一割锯路径(6)并包含至少一个光学控制模块(OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2)，每个控制模块(OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-C2、OCM-D1、OCM-D2)包含多个控制模块部件，曝光场(2)内的每个控制模块场(A1、A2、B1、B2、C1、C2、D1、D2)包括多个控制模块场部分(A11、A12、…A1N和A21、A22、…A2N以及B11、B12、…B1N和B21、B22、…B2N)并分布在若干栅格场(3)中，且每个控制模块场部分(A11到B2N)位于栅格场(3)中并包含所述控制模块部件的至少一个。
2.如权利要求1所述的晶片(1)，其中每个控制模块场部分(A11到B2N)位于各个栅格场(3)中相同的位置，其中在所述各个栅格场(3)的控制模块场部分的位置中所述IC(4)不具有任何IC元件。
3.如权利要求1所述的晶片(1)，其中每个曝光场(2)的所述至少两个控制模块场(A1、A2、B1、B2、C1、C2、D1、D2)设置成沿第二方向(Y)彼此相距平均距离(K)延伸，该平均距离(K)等于在第二方向(Y)上延伸的曝光场(2)的边(M)的边长(L)的至少四分之一。
4.如权利要求3所述的晶片(1)，其中平均距离(K)等于在第二方向(Y)上延伸的曝光场(2)的边(M)的整个边长(L)减去在第二方向(Y)上延伸的栅格场(3)的边(P)的边长(N)。
CNB200480038428XA 2003-12-23 2004-12-09 Ic场中具有光学控制模块的晶片 Active CN100477204C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104956 2003-12-23
EP03104956.2 2003-12-23

Publications (2)

Publication Number Publication Date
CN1898797A CN1898797A (zh) 2007-01-17
CN100477204C true CN100477204C (zh) 2009-04-08

Family

ID=34717252

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480038428XA Active CN100477204C (zh) 2003-12-23 2004-12-09 Ic场中具有光学控制模块的晶片

Country Status (7)

Country Link
US (1) US7456489B2 (zh)
EP (1) EP1700341B1 (zh)
JP (1) JP2007516619A (zh)
KR (1) KR20060111611A (zh)
CN (1) CN100477204C (zh)
AT (1) ATE518244T1 (zh)
WO (1) WO2005064679A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007930A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Integrated circuits on a wafer and method for separating integrated circuits on a wafer
CN101689540B (zh) * 2007-07-12 2014-06-25 Nxp股份有限公司 制造集成电路的方法
ATE485597T1 (de) * 2007-07-12 2010-11-15 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
US8600800B2 (en) 2008-06-19 2013-12-03 Societe Stationnement Urbain Developpements et Etudes (SUD SAS) Parking locator system including promotion distribution system
WO2011071548A1 (en) 2009-12-11 2011-06-16 Jean-Louis Fiorucci Providing city services using mobile devices and a sensor network
US9749823B2 (en) 2009-12-11 2017-08-29 Mentis Services France Providing city services using mobile devices and a sensor network
US10942444B2 (en) 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948924A (ja) * 1982-09-14 1984-03-21 Nec Corp 電子線露光用位置合せマ−ク
JPS5994418A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
EP1366515A2 (en) * 2001-02-27 2003-12-03 Koninklijke Philips Electronics N.V. Semiconductor wafer with process control modules
US20030034489A1 (en) * 2001-08-16 2003-02-20 Broadcom Corporation Apparatus and method for a production testline to monitor CMOS SRAMs
US6974653B2 (en) * 2002-04-19 2005-12-13 Nikon Precision Inc. Methods for critical dimension and focus mapping using critical dimension test marks

Also Published As

Publication number Publication date
EP1700341B1 (en) 2011-07-27
EP1700341A1 (en) 2006-09-13
JP2007516619A (ja) 2007-06-21
KR20060111611A (ko) 2006-10-27
WO2005064679A1 (en) 2005-07-14
CN1898797A (zh) 2007-01-17
US20070158798A1 (en) 2007-07-12
US7456489B2 (en) 2008-11-25
ATE518244T1 (de) 2011-08-15

Similar Documents

Publication Publication Date Title
CN100477204C (zh) Ic场中具有光学控制模块的晶片
US7622313B2 (en) Fabrication of three dimensional integrated circuit employing multiple die panels
EP0583625A2 (en) Method of increasing the layout efficiency of dies on a wafer, and increasing the ratio of I/O area to active area per die
CN1221209A (zh) 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
US20120018726A1 (en) Semiconductor wafer and method for manufacturing semiconductor device
CN100481438C (zh) 划片路径中具有光学控制模块的晶片
EP2168155B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
CN106033791B (zh) 一种存储器元件
CN100347841C (zh) 具有过程控制组件的半导体晶片
JP2001250840A (ja) 半導体装置
CN1898607A (zh) 在曝光场中具有光学控制模块的晶片
JP4436096B2 (ja) 静電容量式センサおよびその製造方法
US8314476B2 (en) Semiconductor chip and semiconductor wafer
CN114815047B (zh) 具有反转曲率区段的分段的光栅耦合器
US7521962B2 (en) Semiconductor integrated circuit apparatus
CN102931219B (zh) 半导体器件及其制备方法
WO2024071040A1 (ja) 半導体集積回路装置
JP2006303187A (ja) 半導体装置の製造方法および半導体ウェーハ
JPH05127803A (ja) 座標入力装置のセンス部
KR100611487B1 (ko) 반도체 장치의 중첩 키
GB2215512A (en) Semiconductor integrated circuits
WO2005008229A3 (fr) Dispositif de mesure de la temperature de transition vitreuse d'un film de polymere
JP2000164721A (ja) 半導体集積回路のフロアプラン方法
JPH0855888A (ja) 位置ずれ検査バーニヤ、位置ずれ検査方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070817

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant