CN100468564C - 数据读出电路及具有数据读出电路的半导体设备 - Google Patents

数据读出电路及具有数据读出电路的半导体设备 Download PDF

Info

Publication number
CN100468564C
CN100468564C CNB2005100652152A CN200510065215A CN100468564C CN 100468564 C CN100468564 C CN 100468564C CN B2005100652152 A CNB2005100652152 A CN B2005100652152A CN 200510065215 A CN200510065215 A CN 200510065215A CN 100468564 C CN100468564 C CN 100468564C
Authority
CN
China
Prior art keywords
voltage
bit line
current
resistance
storing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100652152A
Other languages
English (en)
Other versions
CN1684197A (zh
Inventor
森山胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1684197A publication Critical patent/CN1684197A/zh
Application granted granted Critical
Publication of CN100468564C publication Critical patent/CN100468564C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Abstract

本申请公开了一种数据读出电路，用于通过设置位线的电压为预定的偏置电压并检测阻变存储器(resistance change memory)中流动的电流值，从位于位线和字线相交点的阻变存储器读取存储器数据，该数据读出电路包括通过开关设备连接到位线的电容设备；和连接到开关设备两端的电流源电路，用于给位线提供电流，以使位线的电压和电容设备的电压相等。

Description

数据读出电路及具有数据读出电路的半导体设备
本发明包括涉及于2004年4月16日在日本专利局提交的日本专利申请JP2004-121723的主题，该申请援引于此以供参考。
技术领域
本发明涉及一种数据读出电路和具有该电路的半导体设备。
背景技术
在近些年来，作为大容量非易失性存储器，使用可以以高密度安放在半导体基片上的阻变存储器(resistance change memory)的半导体设备引起了关注。配置如MRAM(磁性随机存取存储器)表示的阻变存储器以使其内部阻抗值根据存储器数据(“0”或“1”)增加或减少。
使用阻变存储器的半导体设备具有这样的结构:阻变存储器位于位线和字线相交的点，数据读出电路连接到阻变存储器，并且当位线的电压设置为预定的偏置电压时，通过检测阻变存储器中流动的电流值使用数据读出电路读取存储在阻变存储器中的数据。
如图7所示，为了把位线102的电压设置为预定的偏置电压，配置在现有技术中结合在半导体设备中的数据读出电路101，以使电流传输电路104与阻变存储器103并联，并在使用电流传输电路104读取数据的时候，增加位线102的电压到预定的偏置电压，由此将偏置电压施加到阻变存储器103(例如，参考专利文档:U.S.Patent No.6205073)。在图中，数字号码105代表解码器，数字号码106代表电流源。
发明内容
在现有技术中数据读出电路101使用电流传输电路104，然而，因为在读取数据时位线102的电压由初始电压(典型地，0V)增加到预定的偏置电压(例如0.4V)，到位线102的电压在偏置电压稳定为止大约花几μs。
由于该原因，使用现有技术中数据读出电路101的半导体设备难以顺序地高速读取数据。
在本发明的第一个方面中提供一种数据读出电路，配置所述数据读出电路从而通过设置位线的电压为预定的偏置电压及检测阻变存储器中流动的电流值，从位于位线和字线相交点的阻变存储器读取存储器数据，所述数据读出电路包括:通过开关设备连接到位线的电容设备；和连接到开关设备两端的电流源电路，用于给位线提供电流，以使位线的电压和电容设备的电压相等；其中当开关设备处于断开状态同时，在电荷在电容设备中积累到预定量之后，开关设备成为连接状态，并且电容设备中积累的电荷分布到电容设备的电容和位线的电容中，以便把电容设备的电压设置成偏置电压；和在开关设备成为断开状态并且位线的电压事先增加到预定的电压之后，通过使用电流源电路增加位线电压到偏置电压，从阻变存储器中读取存储器数据。
根据本发明的第二个方面，在第一方面的数据读出电路中，读出放大器连接到电流源电路，配置该读出放大器用于放大从电流源电路供应给阻变存储器的读出电流并放大在确定阻变存储器中的存储器状态时用作阈值的参考电流，并输出放大的读出电流和放大的参考电流之间的电流差。
在本发明的第三个方面中，提供具有作为存储单元的、位于位线和字线相交点的阻变存储器和连接到阻变存储器的数据读出电路的半导体设备，当设置位线的电压为预定的偏置电压时，该数据读出电路通过检测阻变存储器中流动的电流值来读出存储器数据；其中数据读出电路包括:通过开关设备连接到位线的电容设备；和连接到开关设备两端的电流源电路，用于给位线提供电流，以使位线的电压和电容设备的电压相等；其中当开关设备处于断开状态的时候，同时在电荷在电容设备中积累到预定量之后，开关设备成为连接状态，并且电容设备中积累的电荷分布到电容设备的电容和位线的电容中，以便把电容设备的电压设置成偏置电压；和在开关设备成为断开状态并且位线的电压事先增加到预定的电压之后，通过使用电流源电路增加位线电压到偏置电压，从而从阻变存储器中读取存储器数据。
根据本发明的第四个方面，在第三个方面的半导体设备中，读出放大器连接到电流源电路；配置该读出放大器用于放大从电流源电路供应给阻变存储器的读出电流、放大在确定阻变存储器中的存储器状态时用作阈值的参考电流，并且输出放大的读出电流和放大的参考电流之间的电流差。
在本发明的实施例中，当读取存储器数据时，在位线电压事先增加到预定的电压之后，进一步增加电压到预定的偏置电压，以使位线的电压可以在短时间内稳定在偏置电压，由此可以在短时间内从阻变存储器中读取存储器数据，而且读取操作可以达到更高速度。
特别地，因为通过把积累在连接到位线的电容设备中的电荷分布到电容设备的电容和位线的电容中，来事先将位线的电压增加到预定的电压，从而可以缩短位线预充电所需的时间。
此外，在分别放大根据阻变存储器的存储器状态而变化的读取电流和在确定阻变存储器中的存储器状态时用作阈值的参考电流之后，输出它们之间的电流差。因此，可以增大读出电流和参考电流之间的电流差(裕度)，由此可以准确地确定参考电流的存储器状态。
附图说明
图1是显示根据本发明示例性实施例的半导体设备的电路图；
图2是解释根据本发明实施例的数据读出电路操作的图；
图3是解释根据本发明实施例的数据读出电路操作的图；
图4是解释根据本发明实施例的数据读出电路操作的图；
图5是解释根据本发明实施例的数据读出电路操作的图；
图6是解释根据本发明实施例的数据读出电路操作时序的时序图表；和
图7是显示现有技术中的数据读出电路的电路图。
具体实施例
本发明涉及一种半导体设备，例如使用其内部阻抗值根据存储器数据变化的阻变存储器作为存储单元的半导体存储器芯片，以及合并存储单元和处理器的半导体芯片。
此外，根据本发明实施例的半导体设备具有作为存储单元的、位于连接到各自解码器的位线和字线相交的点的阻变存储器以及连接到阻变存储器的数据读出电路。
在数据读出电路中，通过设置位线的电压为预定的偏置电压来将恒定的读取电压施加到阻变存储器，在这时，检测阻变存储器中流动的读出电流值并将其与预定的参考电流比较，由此从阻变存储器中读取存储器数据。
此外，在根据本发明实施例的数据读出电路中，电容设备通过开关设备连接到位线，并且用于给位线供应电流的电流源电路连接到开关设备的两端，以使位线的电压与电容设备的电压相等，此外，读出放大器也连接到电流源电路。
在数据读出电路中，如下所述地从阻变存储器中读取存储器数据。
首先，当开关设备处于断开的状态时，在电容设备中积累预定量的电荷。
然后，通过使开关设备成为连接状态，把积累的电荷分布到电容设备的电容和位线的电容中。结果，设置电容设备的电压为偏置电压并事先增加位线的电压到预定的电压。
再后，使开关设备成为断开状态，且通过使用电流源电路增加位线的电压到偏置电压。
最后，通过使用读出放大器放大从电流源电路供应给阻变存储器的读出电流和在确定阻变存储器中的存储器状态时用作阈值的参考电流，并输出放大的读出电流和放大的参考电流之间的电流差。通过从电流差确定阻变存储器的阻抗状态，从阻变存储器中读取存储器数据。
如上所述，在根据本发明实施例的半导体设备中，当读取存储器数据时，在位线的电压增加到预定的电压时，电压进一步增加到预定的偏置电压，以使位线的电压可以在短时间内稳定在偏置电压上。因此，可以在短时间内读取存储器数据，且读取操作可以达到更高速度。
特别地，通过把积累在连接到位线的电容设备中的电荷分布到电容设备的电容和位线的电容中，来事先将位线的电压增加到预定的电压，从而可以缩短位线预充电所需的时间。
位线的电容可以是单独连接到位线的电容设备的电容也可以使用位线的布线电容(wiring capacitance)。在使用位线的布线电容的情况下，因为电容设备不必单独连接到位线，所以不增加元件的个数，从而防止产品成本的增加。
此外，在分别放大根据阻变存储器的存储器状态而变化的读取电流和在确定阻变存储器中的存储器状态时用作阈值的参考电流之后，输出它们之间的电流差。因此，可以增大读出电流和参考电流之间的差(裕度)，并可以准确地确定阻变存储器中的存储器状态。
下面结合附图对根据本发明实施例的半导体设备的特定配置进行描述。
如图1所示，半导体设备1具有配置有位于字线3和多条位线相交的点的阻变存储器(MRAM 4)的存储器电路5，并且用于读取存储在每个MRAM 4中的存储数据的数据读出电路6连接到存储器电路5。
在存储器电路5中，MRAM 4连接到每条位线2，开关三极管7连接到MRAM4和接地端GND之间，并且字线3连接到开关三极管7的每个栅极。解码器(未示出)连接到字线3。
此外，在存储器电路5中，开关三极管8连接到每条位线2，控制信号线9连接到开关三极管8的每个栅极。解码器(未示出)连接到每条控制信号线9。
此外，在存储器电路5中，电容C1作为电容设备连接到每条位线2和接地端GND之间。电容C1可以使用在位线2和接地端GND之间的布线电容。
数据读出电路6配置有偏置电压设置电路10、电流源电路11和读出放大器12。
在偏置电压设置电路10中，开关13连接到位线2，电容设备14连接到开关13，接地端GND连接到电容设备14，开关三极管15连接到电源端VDD和电容设备14之间，充电信号线16连接到开关三极管15的栅极。应当注意的是，可以使用任何有开关设备功能的设备或者开关三极管作为开关13。
电容设备14包括具有相对较大电容量的第一电容C2和分别具有相对较小电容量的第二电容C3到第四电容C5，它们分别通过开关SW1到SW3与第一电容C2并联。可以通过连续操作开关SW1到SW3来微调电容设备14的总电容量。
在偏置电压设置电路10中，通过使充电信号线16处于激活状态，电源端VDD连接到电容设备14，以使电容设备14中积累预定量的电荷。
在电流源电路11中，运算放大器17的同相输入端连接到偏置电压设置电路10的电容设备14，运算放大器17的反相输入端通过开关18连接到位线2，运算放大器17的输出端连接到P通道型的三极管19的栅极，三极管19的漏极连接到电源端VDD，且三极管19的源极连接到位线2(运算放大器17的反相输入端)。应当注意的是，可以使用任何有开关设备功能的设备或者开关三极管作为开关18。
电流源电路11为位线2供应电流，这样通过使开关18处于连接状态，使得连接到同相输入端的电容设备14的电压与连接到反相输入端的位线2的电压相等。
在读出放大器12，电流源电路11的运算放大器17的输出端连接到P通道型三极管20的栅极，三极管20的漏极连接到电源端VDD，并且N通道型三极管21的漏极连接到三极管20的源极。在确定MRAM4中的存储器状态时用作阈值的参考电流流入三极管21的栅极，并且接地端GND连接到三极管21的源极。
读出放大器12通过三极管20放大从电流源电路11供应给MRAM4的读出电流，并通过三极管21放大在确定MRAM4中的存储器状态时用作阈值的参考电流，并从输出信号线22输出它们之间的电流差。
下面将接着描述数据读出电路6的操作。
如图2所示，在数据读出电路6中，在初始状态，开关13和开关18处于断开状态，而且开关三极管15处于非激活状态，所以电容设备14中没有积累电荷，并且电容设备14和位线2的电压是0V。
如图3和图6所示，当读允许(read enable)信号RE成为激活状态而且时钟信号CK开始上升时，作为对其响应，充电信号线16的充电信号CH成为激活状态，从而开关三极管15也成为激活状态，由此在电容设备14中积累了来自电源端VDD的预定量的电荷。
如图4和图6所示，当开关三极管15成为非激活状态且开关13改变为连接状态时，电容设备14与由控制信号线9选择的连接到位线2的电容C1并联，使得电容设备14中积累的电荷分布到电容设备14的电容和位线2的电容中。因此，电容设备14的电压成为预定的偏置电压，另一方面，位线2的电压事先增加到预定的电压。
例如，如果假设偏置电压是0.1V，位线2的电容C1的电容量是200fF且电源电压是1.8V，电容设备14的电容量由下式计算出:
200fF·0.1V/(1.8V-0.1V)＝11.76fF.
如果电容设备14的电容量按这样设置，在分开电容量后，电容设备14的电压将是偏置电压，且可以将位线2的电压预充电到近似偏置电压。
预充电需要的时间将是大约几皮秒，这是因为位线2的布线电阻大约是几十Ω且布线电容是几百fF。因此该操作将比现有技术中的操作快几千倍。
如图5和图6所示，当使开关13成为断开状态且开关18变为连接状态时，电流源电路11工作来将位线2的电压增加到由电容设备14确定的偏置电压，并保持该偏置电压。
在读出放大器12中，三极管20把从电流源电路11供应给MRAM4的读出电流放大n倍，三极管21把在确定MRAM中的存储器状态时用作阈值的参考电流放大n倍，并从输出信号线22输出它们之间的电流差。
本领域技术人员应当理解在所附权利要求书或其等效物范围内可根据设计要求和其他因素产生各种修改、组合、附属组合和替代。

Claims (4)

1.一种数据读出电路，被配置成通过设置位线的电压为预定的偏置电压及检测阻变存储器中流动的电流值，来从位于位线和字线相交的点的阻变存储器中读取存储器数据，所述数据读出电路包括:
通过开关设备连接到位线的电容设备；和
连接到开关设备两端的电流源电路，用于给位线提供电流，以使位线的电压和电容设备的电压相等；其中
在开关设备处于断开状态，同时电荷在电容设备中积累到预定量之后，开关设备成为连接状态，并且电容设备中积累的电荷分布到电容设备的电容和位线的电容之间，以便把电容设备的电压设置成偏置电压并把位线的电压增加到预定的电压；和
在开关设备成为断开状态并且位线的电压事先增加到预定的电压之后，通过使用电流源电路增加位线电压到偏置电压，从而从阻变存储器中读取存储器数据。
2.如权利要求1所述的数据读出电路，其中，读出放大器连接到电流源电路，该读出放大器被配置成放大从电流源电路供应给阻变存储器的读出电流以及在确定阻变存储器中的存储器状态时用作阈值的参考电流，并且输出放大的读出电流和放大的参考电流之间的电流差。
3.一种具有作为存储单元、位于位线和字线相交的点的阻变存储器和连接到阻变存储器的数据读出电路的半导体设备，当设置位线的电压为预定的偏置电压时，该数据读出电路通过检测阻变存储器中流动的电流值读出存储器数据；其中
数据读出电路包括:
通过开关设备连接到位线的电容设备；和
连接到开关设备两端的电流源电路，用于给位线提供电流，以使位线的电压和电容设备的电压相等；其中
在开关设备处于断开状态，同时电荷在电容设备中积累到预定量之后，开关设备成为连接状态，并且电容设备中积累的电荷分布到电容设备的电容和位线的电容之间，以便把电容设备的电压设置成偏置电压并把位线的电压增加到预定的电压；和
在开关设备成为断开状态并且位线的电压事先增加到预定的电压之后，通过使用电流源电路增加位线电压到偏置电压，从阻变存储器中读取存储器数据。
4.根据权利要求3所述的半导体设备，其中
读出放大器连接到电流源电路；和
读出放大器被配置成放大从电流源电路供应给阻变存储器的读出电流以及在确定阻变存储器中的存储器状态时用作阈值的参考电流，并且输出放大的读出电流和放大的参考电流之间的电流差。
CNB2005100652152A 2004-04-16 2005-04-14 数据读出电路及具有数据读出电路的半导体设备 Expired - Fee Related CN100468564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP121723/04 2004-04-16
JP2004121723A JP4063239B2 (ja) 2004-04-16 2004-04-16 データ読出し回路及びこの回路を有する半導体装置

Publications (2)

Publication Number Publication Date
CN1684197A CN1684197A (zh) 2005-10-19
CN100468564C true CN100468564C (zh) 2009-03-11

Family

ID=35096086

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100652152A Expired - Fee Related CN100468564C (zh) 2004-04-16 2005-04-14 数据读出电路及具有数据读出电路的半导体设备

Country Status (6)

Country Link
US (1) US7177203B2 (zh)
JP (1) JP4063239B2 (zh)
KR (1) KR101062096B1 (zh)
CN (1) CN100468564C (zh)
DE (1) DE102005017087A1 (zh)
TW (1) TWI270882B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234133A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路システム
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
EP2014762A1 (en) 2006-04-11 2009-01-14 Ngk Insulators, Ltd. Biological indicator and method for producing the same
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
KR100849717B1 (ko) * 2006-12-28 2008-08-01 주식회사 하이닉스반도체 문턱전압 스위칭소자를 구비하는 메모리장치
CN101783182B (zh) * 2009-01-21 2012-10-03 中国科学院微电子研究所 阻变存储器的检测电路及检测设备
US8477550B2 (en) * 2010-05-05 2013-07-02 Stmicroelectronics International N.V. Pass-gated bump sense amplifier for embedded drams
JP5614150B2 (ja) 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8837198B2 (en) * 2012-10-01 2014-09-16 International Business Machines Corporation Multi-bit resistance measurement
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
JP7032174B2 (ja) * 2018-02-27 2022-03-08 ラピスセミコンダクタ株式会社 半導体装置及び半導体メモリのデータ読出方法
CN109859786B (zh) * 2019-01-28 2020-10-02 北京航空航天大学 一种基于自旋磁存储器的数据运算方法
CN113131939B (zh) * 2021-04-22 2022-05-17 中国人民解放军国防科技大学 电流读出电路及忆阻器阵列列电流读出电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329691A (ja) * 1995-05-30 1996-12-13 Nkk Corp 不揮発性半導体記憶装置
JPH11273360A (ja) 1998-03-17 1999-10-08 Toshiba Corp 強誘電体記憶装置
JP2002208298A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体記憶装置
JP4052829B2 (ja) 2001-12-12 2008-02-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4208498B2 (ja) 2002-06-21 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置

Also Published As

Publication number Publication date
TWI270882B (en) 2007-01-11
JP4063239B2 (ja) 2008-03-19
US7177203B2 (en) 2007-02-13
KR101062096B1 (ko) 2011-09-02
CN1684197A (zh) 2005-10-19
US20050231999A1 (en) 2005-10-20
KR20060045774A (ko) 2006-05-17
TW200614235A (en) 2006-05-01
JP2005310196A (ja) 2005-11-04
DE102005017087A1 (de) 2005-11-10

Similar Documents

Publication Publication Date Title
CN100468564C (zh) 数据读出电路及具有数据读出电路的半导体设备
KR100903045B1 (ko) 데이터 판독 회로, 데이터 판독 방법 및 데이터 기억 장치
CN101593547B (zh) 感测放大器电路及其数据感测方法
CN101010750A (zh) 具有预充电电路的mram读出放大器及用于读出的方法
KR101046556B1 (ko) 단일 종단 감지 증폭기를 갖는 반도체 디바이스
US6847568B2 (en) Sense amplifier configuration for a semiconductor memory device
US6608787B1 (en) Single-ended current sense amplifier
CN101221807B (zh) 半导体存储器、读出放大器电路和存储器单元读取方法
KR870002591A (ko) 시리얼 데이터 기억 반도체 메모리
CN102479539A (zh) 采用电平和斜率检测的自定时电流积分方案
CN1905062B (zh) 铁电存储装置
CN106997780B (zh) 感测放大器
KR100434515B1 (ko) 전류감지 회로용 능동 부하 회로를 구비하는 반도체메모리장치
US11289134B2 (en) Non-volatile memory reading circuits and methods for reducing sensing delay periods
CN101727962A (zh) 半导体器件和操作半导体器件的方法
US8471582B2 (en) Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
CN101427320B (zh) 存储电路以及用于对存储元件进行读出的方法
KR20040023224A (ko) 미소 전압차를 감지하는 감지증폭기 및 감지 증폭 방법
JP2006092704A (ja) 強誘電体メモリ装置
CN100372025C (zh) 存储器的高速感测电路及方法
JP4550094B2 (ja) データ記憶装置
KR0168159B1 (ko) 플래쉬 메모리 장치
Kim et al. The 4bit Cell Array Structure of PoRAM and A Sensing Method for Drive this Structure
KR100226490B1 (ko) 메모리 셀 어레이
KR20110059105A (ko) 테스트 회로, 이를 이용한 비휘발성 반도체 메모리 장치 및 테스트 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20130414