CN100461140C - 支持多个图形处理单元的方法与系统 - Google Patents

Abstract

一种支持多个图形处理单元的方法与系统，包含第一通讯路径，用以连接根复合装置与第一图形处理单元的第一连接接口；第二通讯路径，用以连接根复合装置与第一转换器集合；第一转换器集合，用以配置根复合装置通过第二转换器集合路由至第一图形处理单元的第二连接接口的通讯，或是配置根复合装置路由至第二图形处理单元的第一连接接口的通讯；第二转换器集合，用以配置与第一图形处理单元的第二连接接口之间的通讯，以及第二转换器集合通过第一转换器集合至根复合装置的通讯，或是第二转换器集合至第二图形处理单元的第二连接接口的通讯。

Description

支持多个图形处理单元的方法与系统

技术领域

本发明是关于一种图形处理，特别是一种通过转换一个链路至多个链路以支持多个图形处理单元的方法与系统。

背景技术

图形显示于计算机应用的需求已日益增长，其带动了更高阶图形处理能力的发展。计算机应用如计算机游戏，通常必须进行大量的计算以呈现复杂与高细致的图形，因此，可通过提升图形计算能力以及改变计算机内部结构来符合消费者所需。

特别是个人计算机，为了满足娱乐与多媒体应用，例如高分辨率视频与最新的3D游戏，其设计导向已着重于增加系统频宽。而用来符合此设计需求所提出的方法是以释放所需的频宽供应目前的应用，除此之外，更保留额外的频宽供未来应用所需。

近年来，计算机内部的主机板的总线系统已实现频宽扩增。其中总线系统是由构成主机板的印刷电路板上的固线式导体所组成，总线系统通常被分成两个通道，一个是用来传输数据，另一个是用来管理数据传输。更明确地说，总线系统的设计是用来处理任何连接至计算机的设备与计算机内部的处理器以及存储器之间的数据传输。

总线系统例如周边控制器接口(Peripheral Component Interface，PCI)总线，用以连接输入/输出(input/output，I/O)设备与计算机。PCI总线是通过为I/O设备产生一个链路来实现连接至计算机内部中具有32位总线与工作频率33MHz的南桥芯片(south bridge chip)。

PCI总线的工作频率是33MHz，而数据传输率能够达到133MB/s，后者亦可视为总频宽。对早期利用PCI总线的应用而言，这个总频宽是足够的，然而，对最近的应用而言，这个总频宽却是相当不足，因而局限了这些应用的效能。

而后，一种新的接口，称为加速图形端口(Accelerated Graphics Port，AGP)，是被导入3D图形的应用。绘图卡通过AGP接口连接于计算机，可提供至8倍频(8x)的工作频率继而实现约2.1GB/s的总频宽(数据传输率)，因此，相较于前述的PCI总线则有相当可观的频宽增加。

最近，更有一种新型的总线以超越PCI总线与AGP接口的总频宽出现，称为快捷PCI(PCI Express，PCIe)，其典型的总频宽可达2.5GB/s，或是每单一方向的通道(lane)可达250MB/s，因此在二十个双向通道的模式中，总频宽可高达10GB/s。PCIe架构使用一种序列式互连技术，其能够维持于处理器以及存储器的工作速度。当总频宽达到前述的2.5GB/s时，仅需工作电压0.8V。

从技术的弹性层面来看，PCIe架构具有速度可调整的优点，也就是说，利用多个通道的搭配来建立链路，PCIe链路因此能够从具有一个PCIe通道(即一倍速或x1)支持至具有两个PCIe通道(即二倍速或x2)、四个PCIe通道(即四倍速或x4)、八个PCIe通道(即八倍速或x8)、十二个PCIe通道(即十二倍速或x12)、十六个PCIe通道(即十六倍速或x16)、以及三十二个PCIe通道(即三十二倍速或x32)。然而，在许多桌上型计算机的应用中，主机板则普遍于兼容PCIe的绘图卡内配置具有一个具有一个PCIe通道的链路且/或一个至两个具有十六个PCIe通道的链路。

请参照图1，为已知的计算机系统10内部示意图。其中，计算机系统10内部的中央处理单元(Central Processing Unit，CPU)12连接至通讯总线系统，例如PCIe总线。在此已知技术中，北桥芯片(north bridge chip)14与南桥芯片16利用不同的高速路径18、20的总线桥接架构与中央处理单元12连接以及彼此互连。

如图1所示，至少一个接口设备22a～22d通过个别的点对点数据通道对与北桥芯片14连接，分别为具有一个PCIe通道24a～24d。同样地，至少一个接口设备28a～28b通过个别的PCIe通道26a～26d与南桥芯片16连接。

另一方面，图形处理单元(Graphics Processing Unit，GPU)30通过一个具有十六个PCIe通道的链路(1×16 PCIe link或x×2n PCIe link，其中x＝1；n＝8)32与北桥芯片14连接，基本上，此链路可视为具有十六个一倍速的PCIe通道的链路(16×1 PCIe link)，而其频宽约有4GB/s。

尽管有PCIe通道与其它高频宽链路的支持，但是如图形处理单元30的图形处理装置的处理能力不足，仍旧导致图形应用不时遇到限制。基于此因素，计算机制造商与图形处理装置制造商寻求解决之道，即扩充第二个图形处理单元于硬件架构中，以进一步辅助复杂的图形应用的呈现，如应用在3D计算机游戏与高画质视频等。然而，于多个图形处理单元的应用中，各个图形处理单元之间的内部沟通的方法已为硬件设计者产生许多的问题。

请参照图2，为另一已知的计算机系统34内部示意图。在此已知技术中，图形处理的运作是由两图形处理单元30、36负责，在非限定的例子中，其分别通过八倍速的PCIe通道33、38与北桥芯片14连接，是利用一个适时的图形处理运作的方法，使得图形处理单元30、36能彼此沟通，也不至于发生重复计算的情形。

因此，在此应用中，图形处理单元30、36的运作应该要能够彼此相互协调一致。如图2所示，计算机系统34配置图形处理单元30、36通过系统存储器42而达成沟通，系统存储器42是通过一倍速的PCIe通道44、47与北桥芯片14连接。于此架构中，图形处理单元30通过PCIe通道33至北桥芯片14而与图形处理单元36沟通，再通过PCIe通道44传递至系统存储器42。之后，再通过PCIe通道47回到北桥芯片14，再经过八倍速的PCIe通道38至图形处理单元36。在此架构中，图形处理单元30、36之中每一个皆通过八倍速的PCIe通道33、36共享八倍速的PCIe频宽，也因此会消耗一些用做图形表现的频宽。并且，由于通过北桥芯片14与系统存储器42的传递，图形处理单元33、36之间的互联可能会遭遇到较长的时间延迟，除此之外，此架构还可能因系统存储器42有额外的流量而使效能变得更糟。

请参照图3，为另一已知的计算机系统40内部示意图。在此已知技术中，仍支持前述的多个图形处理单元30、36，北桥芯片14分别通过具有八个PCIe通道的链路33与另一具有八个PCIe通道的链路38与图形处理单元30、36连接，而使其得到支持。北桥芯片14与图形处理单元30、36之间支持点对点通讯，是于北桥芯片14内配置附加的逻辑门来实现此架构，却因此降低了北桥芯片14的执行效能。另一方面，图形处理单元30、36的互联亦遭遇到如图2的已知技术中的时间延迟，因此已知的计算机系统40仍不尽理想与令人满意。

因此，至目前为止仍无技术可用以克服上述已知技术中不足之处及其缺点。

发明内容

为了解决上述的问题，本发明揭露一种支持多个图形处理单元的系统与方法，是针对一个或多个绘图卡与一个主机板连接。于本发明中，第一通讯路径用以连接根复合装置(root complex device)(或北桥芯片)与第一图形处理单元的第一连接点。于本发明的具体实施例中，八个PCIe通道用以连接第一图形处理单元的连接脚位0～7与根复合装置的连接脚位0～7。

第二通讯路径用以连接根复合装置与第一转换器集合。第一转换器集合则用以路由根复合装置经由第二转换器集合至第一图形处理单元的第二连接点以达成通讯，或用以路由根复合装置与第二图形处理单元的第一连接点的通讯。根据本发明的一实施例，第一转换器集合是通过第二转换器集合以八个PCIe通道连接根复合装置的连接脚位8～15与第二图形处理单元的连接脚位0～7，或连接根复合装置的连接脚位8～15与第一图形处理单元的连接脚位8～15。

第二转换器集合则用以路由根复合装置经由第一转换器集合至第一图形处理单元的第二连接点以达成通讯，或用以路由第一图形处理单元的第二连接点至第二图形处理单元的第二连接点的通讯。根据本发明的一实施例，第二转换器集合是通过第一转换器集合以八个PCIe通道连接第一图形处理单元的连接脚位8～15与根复合装置的连接脚位8～15，或连接第一图形处理单元的连接脚位8～15与第二图形处理单元的连接脚位8～15。

本发明揭示一种支持多个图形处理单元的系统，包括有第一通讯路径，用以连接根复合装置与第一图形处理单元的第一连接接口；第一转换器集合，是与第二通讯路径连接，用以配置该根复合装置与该第一图形处理单元的第二连接接口之间的路由通讯或配置该根复合装置与第二图形处理单元的第一连接接口之间的路由通讯；以及第二转换器集合，是与该第一图形处理单元的该第二连接接口连接，用以配置该第一图形处理单元的该第二连接接口与该根复合装置之间的路由通讯或配置该第一图形处理单元的该第二连接接口与该第二图形处理单元的该第二连接接口之间的路由通讯。

本发明揭示一种用以转换桥接器与多个图形处理单元之间的通讯的方法，该方法包括的步骤有：连接第一图形处理单元的第一连接接口与该桥接器的第一连接接口；控制第一转换器集合，其连接于该第一图形处理单元的第二连接接口，使该第一图形处理单元的该第二连接接口与第二图形处理单元的第一连接接口之间或与第二转换器集合之间实行通讯；以及控制该第二转换器集合，其连接于该桥接器的第二连接接口，使该桥接器的该第二连接接口与该第二图形处理单元的第二连接接口之间或与该第一转换器集合之间实行通讯。

以上的关于本发明内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。

附图说明

图1为已知的计算机系统10内部示意图；

图2为另一已知的计算机系统34内部示意图；

图3为另一已知的计算机系统40内部示意图；

图4为本发明的具有多个图形处理单元的计算机系统45示意图；

图5为本发明的绘图卡60的示意图；

图6为本发明的逻辑链路75示意图；

图7为本发明的分别包括第一图形处理单元30与第二图形处理单元36的绘图卡106、108的示意图105；

图8为本发明的双绘图卡的逻辑链路120示意图；

图9为本发明的通道转换架构150的示意图；

图10为本发明的通道转换架构160的示意图；

图11为本发明的通道转换架构170的示意图；

图12为本发明的利用可扩充链路接口技术的主机板的多工模式示意图190；

图13为本发明的单一张绘图卡具有多个图形处理单元的实施程序图207；

图14为本发明的单一张绘图卡具有多个图形处理单元的实施程序图220；

图15为本发明的多个图形处理单元配置于多张绘图卡用于具有通道转换配置的主机板的实施程序图240；

图16为本发明的多个图形处理单元配置于多张绘图卡用于具有可扩充链路接口以实施通道桥接配置的主机板的实施程序图260；以及

图17为本发明的具有四个图形处理单元连接至北桥芯片14的示意图280。

[主要元件标号说明]

10、34、40、45     计算机系统

12                 中央处理单元

14                 北桥芯片

16                 南桥芯片

18、20             高速路径

22a、22b、22c、22d 接口设备

24a、24b、24c、24d PCIe通道

26a、26bPCIe       通道

33、38 PCIe        通道

28a、28b           接口设备

30                 第一图形处理单元

36                 第二图形处理单元

33、38、48         PCIe接口

42                 系统存储器

44、47             PCIe通道

49、51             第一连接接口

53、55             第二连接接口

60                 绘图卡

62、65             接口

68、71             接口

73                 时钟缓冲器

75                 逻辑链路

77                 插槽

79、81             连接接口

83、85、89         通讯路径

92、94、96、98     通讯路径

101                通讯路径

105                示意图

106、108           绘图卡

110、112           插槽

113、117、119      接口

120                逻辑链路

122、124、126、128 通讯路径

132、134、138      通讯路径

150                通道转换架构

152、159           多工器

154、157           解多工器

160、170           通道转换架构

172、174、177、179 转换器

182、184、186、188 转换器

190                多工模式示意图

192、198、203      解多工器

194、196、201      多工器

284                第一图形处理单元

285                第二图形处理单元

286                第三图形处理单元

287                第四图形处理单元

291、293、295、297 链路

302、304、306      链路

312、314、322      链路

RC_Tx[7:0]         北桥芯片14的PCIe通道0～7

RC_Rx[7:0]         北桥芯片14的PCIe通道0～7

RC_Tx[15:8]        北桥芯片14的PCIe通道8～15

RC_Rx[15:8]        北桥芯片14的PCIe通道8～15

RC_Tx[11:8]        北桥芯片14的PCIe通道8～11

RC_Rx[11:8]        北桥芯片14的PCIe通道8～11

RC_Tx[15:12]       北桥芯片14的PCIe通道12～15

RC_Rx[15:12]       北桥芯片14的PCIe通道12～15

RC1_Tx[7:0]        接口81的连接脚位0～7

RC1_Rx[7:0]        接口81的连接脚位0～7

RC2_Tx[7:0]       连接接口79的连接脚位0～7

RC2_Rx[7:0]       连接接口79的连接脚位0～7

GPU1_Tx[7:0]      第一连接接口49的PCIe通道0～7

GPU1_Rx[7:0]      第一连接接口49的PCIe通道0～7

GPU2_Tx[7:0]      第一连接接口51的PCIe通道0～7

GPU2_Rx[7:0]      第一连接接口51的PCIe通道0～7

GPU1_Tx[11:8]     第一连接接口49的PCIe通道8～11

GPU1_Rx[11:8]     第一连接接口49的PCIe通道8～11

GPU2_Tx[11:8]     第二图形处理单元36的PCIe通道8～11

GPU2_Rx[11:8]     第二图形处理单元36的PCIe通道8～11

GPU2_Tx[15:8]     第二图形处理单元36的PCIe通道8～15

GPU2_Rx[15:8]     第二图形处理单元36的PCIe通道8～15

GPU1_Tx[15:12]    第一连接接口49的PCIe通道12～15

GPU1_Rx[15:12]    第一连接接口49的PCIe通道12～15

GPU2_Tx[3:0]      第二图形处理单元36的PCIe通道0～3

GPU2_Rx[3:0]      第二图形处理单元36的PCIe通道0～3

GPU2_Tx[7:4]      第二图形处理单元36的PCIe通道4～7

GPU2_Rx[7:4]      第二图形处理单元36的PCIe通道4～7

GPU1/2[15:8]      第二连接接口53、55的各自的PCIe通道8～15

GPU1_PCB_Tx[15:8] 印刷电路板的桥接通道

GPU2_PCB_Tx[15:8] 印刷电路板的桥接通道

步骤209 具有多图形处理单元的单一张绘图卡操作于多个图形处理单元的模式中

步骤212 系统的基本输入输出系统设定于2×8模式

步骤215 第一图形处理单元30与第二图形处理单元36开始配置链路以及内定十六个PCIe通道的转换配置

步骤216 各个图形处理单元分别将第一链路配置八个PCIe通道

步骤219 各个图形处理单元分别将第二链路配置八个PCIe通道

步骤222 至少具有第一图形处理单元30与第二图形处理单元36的单一张绘图卡操作于可选择的单一个图形处理单元的模式中

步骤225 系统的基本输入输出系统设定于2×8模式

步骤227 第一图形处理单元30与第二图形处理单元36开始配置链路以及内定十六个PCIe通道的转换配置

步骤229 第一图形处理单元30的第一连接接口49配置八个PCIe通道

步骤232 第一图形处理单元30的基本输入输出系统设定于2×8模式，并转换PCIe通道配置

步骤234 第二图形处理单元36的第一连接接口51配置八个PCIe通道

步骤237 第一图形处理单元30与第二图形处理单元36各自的第二连接接口53与第二连接接口55分别配置八个PCIe通道

步骤242 多张绘图卡连接于具有绘图卡通道配置转换的主机板

步骤244 系统的基本输入输出系统设定于2×8模式

步骤246 各绘图卡的图形处理单元开始配置链路

步骤248 绘图卡106的第一连接接口49与绘图卡108的第一连接接口51试图配置共十六个PCIe通道

步骤250 绘图卡106与绘图卡108各自的第一连接接口49与第一连接接口51分别配置八个PCIe通道

步骤252 绘图卡106的第二连接接口53与绘图卡108的第二连接接口55开始配置链路

步骤256 第二连接接口53与第二连接接口55分别配置八个PCIe通道

步骤262 多个图形处理单元配置于多张绘图卡，连接于两个具有八个PCIe通道的插槽且无绘图卡通道配置转换的主机板

步骤264 系统的基本输入输出系统设定于2×8模式

步骤266 第一图形处理单元30与第二图形处理单元36检测到于绘图卡106与绘图卡108之间有桥接器存在，并设定于十六个PCIe通道模式或一对各八个PCIe通道模式

步骤268 第一连接接口49与第一连接接口51配置八个PCIe通道、四个PCIe通道或单一PCIe通道模式

步骤270 第二连接接口53与第二连接接口55配置八个PCIe通道、四个PCIe通道或单一PCIe通道模式

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何本领域技术人员可轻易地理解本发明相关的目的及优点。

如前所述，本发明是揭露配置多个图形处理单元的系统，并提供图形处理单元的互联与相互运作一致的解决方法，使多个图形处理单元的系统能够运作协调。

请参照图4，为本发明的具有多个图形处理单元的计算机系统45示意图，其中多个图形处理单元之间是用独有的PCIe接口48连接。

根据本发明的一具体实施例，第一图形处理单元30与第二图形处理单元36分别经由八个通道的PCIe接口33、38与北桥芯片14连接，更特别是第一图形处理单元30通过其第一连接接口49经由八通道的PCIe接口33连接至北桥芯片14，同样地，第二图形处理单元36通过其第一连接接口51经由八个通道的PCIe接口38连接至北桥芯片14。

一个附加的PCIe接口48用以将分别为第一图形处理单元30与第二图形处理单元36的第二连接接口53、55予以连接。根据此方式，第一图形处理单元30与第二图形处理单元36皆可通过此PCIe接口48达成彼此沟通，而不再需要通过北桥芯片14、系统存储器或计算机系统45的其它装置。相较于已知技术，在此架构中，各个图形处理单元的互联实现了低时间延迟。另一方面，第一图形处理单元30与第二图形处理单元36分别通过PCIe接口33、38与北桥芯片14连接，是利用十六个PCIe通道的频宽。根据本发明的具体实施例，PCIe接口48具有八个或八倍数个PCIe通道。然而，第一图形处理单元30与第二图形处理单元36亦具有已知技术的可调整不同PCIe通道数目的配置，于此，可通过此特性来分别调整各个图形处理单元使用的频宽。

如图4所示，就一个具有双图形引擎的绘图卡而言，彼此分离的第一图形处理单元30与第二图形处理单元36将可以被配置于单一绘图卡内，而对于北桥芯片14而言，其与此单一绘图卡之间只会有单一个链路。请参照图5，为本发明的绘图卡60的示意图，绘图卡60配置有分开的第一图形处理单元30与第二图形处理单元36，在此实施例中，各个图形处理单元能够彼此相互协调图形处理的运作，其中，第一图形处理单元30与第二图形处理单元36分别具有接口62、65，其各自配置有十六个PCIe通道，如图5所示，此十六个PCIe通道的连接脚位分别标示为0～15。

如前所述，第一图形处理单元30与第二图形处理单元36各自利用八个PCIe通道与北桥芯片14链路，因此，接口62的前八个PCIe通道的连接脚位0～7与接口68的连接点0～7连接。因此，第一图形处理单元30是通过接口62的连接脚位0～7，经由接口68的连接点0～7，再通过如图4所示的PCIe接口33连接至北桥芯片14，而达成通讯。

依类似的方式，第二图形处理单元36是通过接口65的连接脚位0～7与北桥芯片14达成数据通讯。特别是接口65的前八个PCIe通道的连接脚位0～7与接口71的连接点8～15连接，因此，第二图形处理单元36是通过接口65的连接脚位0～7，经由接口71的连接点8～15，再通过如图4所示的PCIe接口38连接至北桥芯片14，而达成数据通讯。本领域技术人员可以了解如图5所示的绘图卡60的接口68与接口71共具有十六个PCIe通道，而在本发明中，是将十六个PCIe通道平均配置于第一图形处理单元30与第二图形处理单元36。

于此实施例中，是分别利用绘图卡60的接口62、65的连接脚位8～15达成图形处理单元的互联。如图5所示，接口62的连接脚位8～15通过PCIe链路至接口65的连接脚位8～15，第一图形处理单元30与第二图形处理单元36可因此通过八个高频宽通道以协调彼此间的各种图形运作。

于此实施例中，绘图卡60可包含参考时钟，其连接至北桥芯片14，参考时钟输入至绘图卡60的时钟缓冲器73以协调第一图形处理单元30与第二图形处理单元36的运作。上述的时钟架构的数目可为至少一个，并且仍可用以维持各个图形处理单元运作协调。

请参照图6，为本发明的逻辑链路75示意图，如图所示，逻辑链路75是连接如图5所示的绘图卡60与如图4所示的北桥芯片14。根据本发明的一具体实施例，第一图形处理单元30与第二图形处理单元36分别与具有十六个PCIe通道的插槽77连接，而插槽77亦与北桥芯片14连接，更明确地说，北桥芯片14包含连接接口79、81，用以提供与插槽77做通讯的路由。

于此实施例，所述的通讯包含数据、控制命令及其相关指令，其可通过连接接口79的PCIe通道0～7(RC2_Tx[7:0])，经由通讯路径83连接至插槽77，再进一步通过通讯路径85传递至第一图形处理单元30的第一连接接口49，第一连接接口49的PCIe通道0～7(GPU1_Rx[7:0])可接收通讯路径85传递的消息。对于反向传输而言，第一图形处理单元30的第一连接接口49的PCIe通道0～7(GPU1_Tx[7:0])可通过通讯路径92以及通讯路径94传输至连接接口79的PCIe通道0～7(RC2_Rx[7:0])。如上所述，介于第一图形处理单元30与北桥芯片14的各个通讯路径是设置于印刷电路板上而成为一个具有八个PCIe通道的链路。于此实施例中连接北桥芯片14与第一图形处理单元30的所有通讯路径可统称为第一通讯路径。

另一方面，北桥芯片14通过连接接口81的PCIe通道0～7(RC1_Tx[7:0])经由通讯路径88于印刷电路板上连接至插槽77，第二图形处理单元36以第一连接接口51的PCIe通道0～7(GPU2_Rx[7:0])通过通讯路径89接收来自于插槽77的传递消息。对于反向传输至北桥芯片14而言，第二图形处理单元36以第一连接接口51的PCIe通道0～7(GPU2_Tx[7:0])通过通讯路径96传输至插槽77，再通过通讯路径98传输至连接接口81的PCIe通道0～7(RC1_Rx[7:0])。如上所述，介于第一图形处理单元30与北桥芯片14的各个通讯路径皆为具有八个通道的PCIe链路。于此实施例中连接北桥芯片14与第二图形处理单元36的所有通讯路径可统称为第二通讯路径。

第一图形处理单元30与第二图形处理单元36分别包含第二连接接口53、55，用以提供图形处理单元的互联，特别是第二连接接口53、55是各自利用八个PCIe通道8～15(GPU1/2[15:8])建立一条具有八个PCIe通道的通讯路径101，使第一图形处理单元30与第二图形处理单元36能够彼此相互协调以维持图形处理相关的运作。换句话说，于此实施例中，图形处理单元的互联并非通过插槽77与北桥芯片14的路由，而是以维持于绘图卡60内运作的方式。

本领域技术人员可以了解如图6所示的北桥芯片14包含支持一对各具有八个PCIe通道的链路，使北桥芯片14可利用十六个PCIe通道于主机板上路由至具十六个PCIe通道的插槽77，因此，于此实施例中，用来实现如图6架构的主机板并不使用转换器即可达成上述目的。更进一步详细说明如下，配置于北桥芯片14的基本输出输入系统(Basic Input Output System，BIOS)基于能够识别出第一图形处理单元30与第二图形处理单元36，因此，基本输出输入系统必须设置多个图形处理单元模式。再者，如前所述，第一图形处理单元30与第二图形处理单元36的图形处理单元的互联是发生于绘图卡60内，而非通过北桥芯片14，所以，即使增加图形处理单元的互联的速度亦不影响北桥芯片14于其它方面的运作。

由于配置于绘图卡60内的第一图形处理单元30与第二图形处理单元36是利用单一个具有十六个PCIe通道的插槽77，因此，主机板既有的可扩充链路接口(Scalable Link Interface，SLI)技术可以被设定于具有十六个PCIe通道的模式，以便利用双图形处理引擎(或图形处理单元)而不需再做任何硬件更动。

此外，本发明在无需额外的转换器与额外的可扩充链路适配卡之下，如图6所示的绘图卡60可实施于具有可扩充链路接口技术的北桥芯片14，甚至可实施于非用在多个图形处理引擎的主机板。

根据本发明的另一具体实施例，第一图形处理单元30与第二图形处理单元36可以各自配置于不同的绘图卡以实现多个图形处理单元的架构。请参照图7，为本发明的分别包括第一图形处理单元30与第二图形处理单元36的绘图卡106、108的示意图105，其中，绘图卡106连接至具有十六个PCIe通道的插槽110。

同样地，具有第二图形处理单元36的绘图卡108连接至具有十六个PCIe通道的插槽112。本领域技术人员可以了解插槽110、112是设置于主机板上，并与上述的北桥芯片14连接。

绘图卡106、108可与北桥芯片14连接达成通讯，并且，如图7所示，绘图卡106、108彼此之间亦可实行图形处理单元的互联。特别是绘图卡106的接口113包含八个PCIe通道0～7，其用以将第一图形处理单元30的消息路由至北桥芯片14。同样地，第二图形处理单元36通过具有八个PCIe通道0～7的接口115连接至插槽112，再通过插槽112与北桥芯片14连接。因此，绘图卡106、108的个别的八个PCIe通道0～7分别为第一图形处理单元30与第二图形处理单元36通讯之用。

由于第一图形处理单元30与第二图形处理单元36分别设置于绘图卡106、108内，以致图形处理单元的互联不能完成于单一绘图卡内。因此，绘图卡106、108可利用各自的八个PCIe通道8～15达成图形处理单元的互联，如图7所示，绘图卡106的接口117以及绘图卡108的接口119分别具有八个PCIe通道8～15，而配置于主机板内的插槽110、112则利用接口117与接口119各自的八个PCIe通道8～15达成图形处理单元的互联，依此方式，第一图形处理单元30与第二图形处理单元36仍可彼此相互协调图形处理的运作。

请参照图8，为本发明的双绘图卡的逻辑链路120示意图，如图所示，逻辑链路120连接绘图卡106、108与北桥芯片14。根据此实施例，绘图卡106与插槽110之间配置有十六个PCIe通道以达成连接，同样地，绘图卡108与插槽112之间亦配置有十六个PCIe通道以达成连接。因此，绘图卡106的第一图形处理单元30可通过第一连接接口49与北桥芯片14通讯，北桥芯片14则可以利用连接接口79的PCIe通道0～7(RC2_Tx[7:0])，经由通讯路径122传递指令或其它数据至插槽110，插槽110则将这些来自于北桥芯片14的数据通过通讯路径124传递至第一连接接口49，绘图卡106则利用PCIe通道0～7(GPU1_Rx[7:0])接收来自于通讯路径124的数据。对于反向传输而言，第一连接接口49利用PCIe通道0～7(GPU1_Tx[7:0])并通过通讯路径126传递绘图卡106的数据至插槽110，插槽110再通过通讯路径128将消息传递至连接接口79，连接接口79则利用PCIe通道0～7(RC2_Rx[7:0])接收来自于通讯路径128的数据。于此实施例中连接北桥芯片14与第一图形处理单元30的所有通讯路径可统称为第一通讯路径。

绘图卡108可实行类似于上述绘图卡106的通讯方式，特别是北桥芯片14的连接接口81是利用PCIe通道0～7(RC1_Tx[7:0])经由通讯路径132连接至插槽112，绘图卡108的第二连接接口55通过PCIe通道0～7(GPU2_Rx[7:0])接收插槽112通过通讯路径134传递的数据。对于反向传输而言，绘图卡108的第一连接接口51通过PCIe通道0～7(GPU2_Tx[7:0])传递数据至插槽112，并由插槽112再传递至连接接口81，是以PCIe通道0～7接收数据(RC1_Rx[7:0])，其中，通讯路径138路由插槽112的数据至连接接口81的PCIe通道0～7。于此可知，绘图卡106与绘图卡108各自利用八个PCIe通道与北桥芯片14连接，于此实施例中连接北桥芯片14与第二图形处理单元36的所有通讯路径可统称为第二通讯路径。然而，由于第一图形处理单元30与第二图形处理单元36分别设置于绘图卡106、108内，因此，可利用各自连接主机板的插槽110与插槽112来达成图形处理单元的互联。

因此，根据此实施例，绘图卡106、108各自配置十六个PCIe通道的其中八个PCIe通道8～15于各自的第二连接接口53、55，其中，绘图卡106是利用第二连接接口53的PCIe通道8～15(GPU1[15:8])连接至插槽110，而插槽110再与插槽112互通，并且绘图卡108可利用第二连接接口55的PCIe通道8～15(GPU2[15:8])连接至插槽112，因此，对于绘图卡106与绘图卡108而言，即使是各自设置十六个PCIe通道，实际上仍可利用各别十六个PCIe通道的其中的八个PCIe通道来达成图形处理单元的互联。

如图8所示，北桥芯片14可支持两个分开的八个PCIe通道的链路，这两个链路被第一图形处理单元30与第二图形处理单元36分别利用，因此，为实现此架构，主机板实际可支持十六个PCIe通道，并平分此十六个PCIe通道于插槽110与插槽112。然而，在此实施例中，为了达成第一图形处理单元30与第二图形处理单元36的互联，主机板内必须有一附加的转换器以支持单一与多个绘图卡的应用，其中，附加的转换器可用以支持单一绘图卡与插槽110的通讯，或是可用以支持绘图卡106与绘图卡108的通讯。

实现如图8所示的架构，是可于主机板内配置一个或多个转换器的集合，其配置于北桥芯片14与插槽110、112之间，另一方面，转换器亦可用于处理第一图形处理单元30与第二图形处理单元36彼此之间或与前两者与北桥芯片14之间的路由，其中，达成特定的路由是依照给定的地址据以实施。

请参照图9，为本发明的通道转换架构150的示意图，通道转换架构150可设置于主机板上，用以路由北桥芯片14与如图8所示的连接于插槽110、112的两个图形处理单元之间的通讯。于此实施例中，转换器亦可设置在一张绘图卡，其连接于一个具有十六个PCIe通道的链路(1×16 PCIe link)的主机板上，而不管主机板上是否有第二张绘图卡。

如前所述，北桥芯片14可配置有专于图形处理通讯的十六个PCIe通道。如图9所示，于此实施例中，北桥芯片14通过PCIe通道0～7(RC_Tx[7:0])传送数据，经由插槽110连接至第一图形处理单元30，由其PCIe通道0～7(GPU1_Rx[7:0])接收数据；相反地，第一图形处理单元30亦通过PCIe通道0～7(GPU1_Tx[7:0])传送数据，经由插槽110连接至北桥芯片14，由其PCIe通道0～7(RC_Rx[7:0])接收数据。依此方式，北桥芯片14的八个PCIe通道0～7是用来达成与第一图形处理单元30的通讯。

如图9所示的通道转换架构150亦能够判断是否是一个或两个图形处理单元连接至主机板。如果只有第一图形处理单元30连接至插槽110，图中所示的转换器可用以连接第一图形处理单元30的PCIe通道8～15与北桥芯片14的PCIe通道8～15。

更明确地说，第一图形处理单元30可通过PCIe通道8～15(GPU1_Tx[15:8])传送输出数据至解多工器157，解多工器157再连接至多工器159，而后再由多工器159转传至北桥芯片14，由北桥芯片14的PCIe通道8～15(RC_Rx[15:8])接收。对于反向传输而言，北桥芯片14可通过PCIe通道8～15(RC_Tx[15:8])输出数据至解多工器154，解多工器154再连接至多工器152，之后再由多工器152转传至第一图形处理单元30，由第一图形处理单元30的PCIe通道8～15(GPU1_Rx[15:8])接收。于此实施例中，多工器152与解多工器154为第一转换器集合，而解多工器157与多工器159为第二转换器集合。

请参照图10，为本发明的通道转换架构160的示意图，其中多工器152、159与解多工器154、157是为第二张绘图卡所设置，第二张绘图卡是以八个PCIe通道与插槽112连接。基于检测到第二图形处理单元36的存在，如图10所示的通道转换架构160可用以实行图形处理单元的互联。

更明确地说，除了如图9所示的第一图形处理单元30仍维持PCIe通道0～7((GPU1_Tx[7:0])、(GPU1_Rx[7:0]))与北桥芯片14的PCIe通道0～7((RC_Tx[7:0])、(RC_Rx[7:0]))作传送与接收之用，而其余通道的通讯路经已有所改变。例如，第二图形处理单元36可通过PCIe通道0～7(GPU2_Tx[7:0])输出数据至插槽112与多工器159，再由北桥芯片14的PCIe通道8～15(RC_Rx[15:8])接收。对于反向传输而言，由北桥芯片14传送至第二图形处理单元36可通过北桥芯片14的PCIe通道8～15(RC_Tx[15:8])，再经由解多工器154至第二图形处理单元36的PCIe通道0～7(GPU2_Rx[7:0])。

图形处理单元的互联可由第二图形处理单元36通过PCIe通道8～15(GPU2_Tx[15:8])，经由多工器152传送至第一图形处理单元30，由第一图形处理单元30的PCIe通道8～15(GPU1_Rx[15:8])接收。同样地，图形处理单元的互联亦可由第一图形处理单元30通过PCIe通道8～15(GPU1_Tx[15:8])，经由解多工器157传送至第二图形处理单元36，由第二图形处理单元36的PCIe通道8～15(GPU2_Tx[15:8])接收。由此可见，如图10所示的通道转换架构160，北桥芯片14以一对各具有八个PCIe通道与第一图形处理单元30以及第二图形处理单元36保持链路。于此实施例中，多工器152与解多工器154为第一转换器集合，而解多工器157与多工器159为第二转换器集合。

如图5所示，第一图形处理单元30与第二图形处理单元36配置于单一张绘图卡60内，其图形处理单元的互联是通过两图形处理单元的PCIe通道8～15连接。然而，由于第二图形处理单元36可能处于闲置或不被使用状态，以致仅利用单一图形处理单元的应用也可能存在。因此，转换器可被利用在绘图卡60内，以便将第一图形处理单元30的接口62的连接脚位8～15指向接口71的连接点8～15，以取代第二图形处理单元36的链路。

请参照图11，为本发明的通道转换架构170的示意图，通道转换架构170可以设置于如图5所示的具有第一图形处理单元30与第二图形处理单元36的绘图卡60内。若绘图卡60内仅配置第一图形处理单元30，第一图形处理单元30可通过PCIe通道8～11(GPU1_Tx[11:8])传送数据经由转换器172、174连接至北桥芯片14，由北桥芯片14的PCIe通道8～11(RC_Rx[11:8])接收。

对于反向传输而言，转换器182、184以同样的配置方式，使得北桥芯片14可通过PCIe通道8～11(RC_Tx[11:8])传送数据，再路由至第一图形处理单元30，由第一图形处理单元30的PCIe通道8～11(GPU1_Rx[11:8])接收。相同的转换方式也用在第一图形处理单元30的PCIe通道12～15，第一图形处理单元30可通过PCIe通道12～15(GPU1_Tx[15:12])传送数据经由转换器177、179连接至北桥芯片14，由北桥芯片14的PCIe通道12～15(RC_Rx[15:12])接收。

同样地，北桥芯片14可通过PCIe通道12～15(RC_Tx[15:12])传送数据，经由转换器186、188，再路由至第一图形处理单元30，由第一图形处理单元30的PCIe通道12～15(GPU1_Rx[15:12])接收。因此，若第二图形处理单元36不被使用或是处于闲置状态，而仅有第一图形处理单元30被使用时，如图11所示的转换器可路由第一图形处理单元30通过PCIe通道8～15与北桥芯片14之间所有的通讯。

然而，若绘图卡60有利用到第二图形处理单元36，上述的转换器可被配置于第二图形处理单元36与北桥芯片14之间的通讯，并提供第一图形处理单元30与第二图形处理单元36的图形处理单元的互联。

于利用第二图形处理单元36的实施例中，第二图形处理单元36可通过PCIe通道0～3(GPU2_Tx[3:0])传送数据，经由转换器174，再路由至北桥芯片14，由北桥芯片14的PCIe通道8～11(RC_Rx[11:8])接收。而第一图形处理单元30通过PCIe通道8～11(GPU1_Tx[11:8])，经由转换器172传递至第二图形处理单元36的PCIe通道8～11(GPU2_Rx[11:8])，藉此提供四个PCIe通道的图形处理单元的互联。

同样地，第二图形处理单元36可通过PCIe通道4～7(GPU2_Tx[7:4])传送数据，经由转换器179，再路由至北桥芯片14，由北桥芯片14的PCIe通道12～15(RC_Rx[15:12])接收。于此，第一图形处理单元30通过PCIe通道12～15(GPU1_Tx[15:12])，经由转换器177传递至第二图形处理单元36的PCIe通道12～15(GPU2_Rx[15:12])。

北桥芯片14可通过PCIe通道8～11(RC_Tx[11:8])传送数据，经由转换器182，再路由至第二图形处理单元36，由第二图形处理单元36的PCIe通道0～3(GPU2_Rx[3:0])接收。而第二图形处理单元36通过PCIe通道8～11(GPU2_Tx[11:8])，经由转换器184传递至第一图形处理单元30的PCIe通道8～11(GPU1_Rx[11:8])，藉此提供四个PCIe通道的图形处理单元的互联。

最后，北桥芯片14可通过PCIe通道12～15(RC_Tx[15:12])传送数据，经由转换器186，再路由至第二图形处理单元36，由第二图形处理单元36的PCIe通道4～7(GPU2_Rx[7:4])接收。而第二图形处理单元36通过PCIe通道12～15(GPU2_Tx[15:12])，经由转换器188传递至第一图形处理单元30的PCIe通道12～15(GPU1_Rx[15:12])。于此架构中，第一图形处理单元30与第二图形处理单元36各自与北桥芯片14有八个PCIe通道互通，同时也有八个PCIe通道于绘图卡60内来实行图形处理单元的互联。

请参照图12，为本发明的利用可扩充链路接口技术的主机板的多工模式示意图190。可扩充链路接口技术被利用来连接两张绘图卡，是通过两张绘图卡分担图形处理的工作以增加执行效能。在可扩充链路接口的架构中，两个插槽110、112仍被使用，而相似于上文所述，一些转换器会被用来将八个PCIe通道的数据转移至插槽110、112。然而，在此实施例中，当图形处理单元之间并无八个PCIe通道的通讯路径来实行图形处理单元的互联时，必然地，于分别连接至插槽110、112的两绘图卡间至少须有额外用以连接两绘图卡的桥接器，以解决图形处理单元的互联。

基于此因素，如图12所示的利用可扩充链路接口技术的主机板的多工模式示意图190提供转换配置，其揭露的特征可用于具可扩充链路接口的主机板，对于包括八个PCIe通道的两绘图卡，此主机板仍采取内部链路。于此实施例中，解多工器192与多工器194可配置于绘图卡106，其包括第一图形处理单元30并且连接至插槽110。同样地，多工器196与解多工器198可配置于绘图卡108，第二图形处理单元36并且连接至插槽112。在此架构中，具可扩充链路接口的主机板包含配置于北桥芯片14的多工器201与解多工器203。

于此实施例中，绘图卡106与绘图卡108在结构上可为相同或相似的绘图卡，两绘图卡都有上述的多工器与解多工器，如上所述，内部链路可用来桥接绘图卡106与绘图卡108的通讯。于一实施例中，内部链路可以是实际配置于各绘图卡的耦合连接器。

于此架构上，绘图卡108的第二图形处理单元36通过PCIe通道0～7(GPU2_Tx[7:0])，经由解多工器201连接至北桥芯片14，由北桥芯片14的PCIe通道8～15(RC_Rx[15:8])接收。由第一图形处理单元30通过PCIe通道8～15(GPU1_Tx[15:8])传送数据的解多工器192处理后并耦合至多工器196的输入，再传送至第二图形处理单元36的PCIe通道8～15(GPU2_Rx[15:8])。于此实施例中，解多工器192的输出是以印刷电路板的桥接通道(GPU1_PCB_Tx[15:8])连接至多工器196。

北桥芯片14可通过PCIe通道8～15(RC_Tx[15:8])传送数据，经由配置于北桥芯片14内的解多工器203，再路由至第二图形处理单元36，由第二图形处理单元36的PCIe通道0～7(GPU2_Rx[7:0])接收。而第二图形处理单元36通过PCIe通道8～15(GPU2_Tx[15:8])，经由解多工器198传递至绘图卡106的多工器194，而后多工器194再输出至第一图形处理单元30的PCIe通道8～15(GPU1_Rx[15:8])，因此，于此架构中，具有可扩充链路接口的主机板仍可依据此方法来配置并利用多个绘图卡。于此实施例中，解多工器198的输出是以印刷电路板的桥接方式(GPU2_PCB_Tx[15:8])连接至多工器194。

如上所述的各个架构中，单一个或多个图形处理单元皆能据以实施，而图形处理运作的初始化顺序是依照图形处理单元是位于为单一张绘图卡或多张绘图卡以及单一张绘图卡是否有一个或多个图形处理单元而定。请参照图13，为本发明的单一张绘图卡具有多个图形处理单元的实施程序图207，其中单一张绘图卡是操作于多个图形处理单元的模式。实施程序图207可以被实施于如图5所示的具有第一图形处理单元30与第二图形处理单元36的绘图卡60，其中两个图形处理单元皆被致能。

于此实施例中，实施程序的起始步骤209表示为具有多图形处理单元的单一张绘图卡操作于多个图形处理单元的模式中；于步骤212中，系统的基本输入输出系统设定于2×8模式(或以x×2n表示，其中x＝2；n＝4)，即一对各具有八个PCIe通道被设定用来做第一图形处理单元30与第二图形处理单元36通讯之用；于步骤215中，第一图形处理单元30与第二图形处理单元36开始配置链路以及内定十六个PCIe通道的转换配置；然而，于步骤216中，各个图形处理单元分别将第一链路配置八个PCIe通道(或以x×n表示，其中x＝2；n＝4)，更明确地说，如图6所示，第一图形处理单元30与第二图形处理单元36各自的第一连接接口49与第一连接接口51分别配置八个PCIe通道(或以x×n表示，其中x＝2；n＝4)；于步骤219中，各个图形处理单元分别将第二链路配置八个PCIe通道(或以x×n表示，其中x＝2；n＝4)，如图6所示，第一图形处理单元30与第二图形处理单元36各自的第二连接接口53与第二连接接口55分别配置八个PCIe通道(或以x×n表示，其中x＝2；n＝4)，而后，多个图形处理单元准备图形处理的运作。

请参照图14，为本发明的单一张绘图卡具有多个图形处理单元的实施程序图220，其中单一张绘图卡是操作于可选择的单一个图形处理单元的模式。实施程序图220可以被实施于如图5所示的至少具有第一图形处理单元30与第二图形处理单元36的绘图卡60，其中两个图形处理单元可选择仅其中之一被致能。实施程序的起始步骤222表示为至少具有第一图形处理单元30与第二图形处理单元36的单一张绘图卡操作于可选择的单一个图形处理单元的模式中；于步骤225中，系统的基本输入输出系统设定于2×8模式；而后，于步骤227中，第一图形处理单元30与第二图形处理单元36开始配置链路以及内定十六个PCIe通道的转换配置；于步骤229中，第一图形处理单元30的第一连接接口49配置八个PCIe通道；于步骤232中，第一图形处理单元30的基本输入输出系统设定于2×8模式，并转换PCIe通道配置，如图9至图11所述；于步骤234中，第二图形处理单元36的第一连接接口51配置八个PCIe通道；而后，于步骤237中，第一图形处理单元30与第二图形处理单元36各自的第二连接接口53与第二连接接口55分别配置八个PCIe通道，用以操作于图形处理单元的互联。

图形处理运作的第三个初始化顺序如图15所示，图15为本发明的多个图形处理单元配置于多张绘图卡用于具有通道转换配置的主机板的实施程序图240。

实施程序的起始步骤242表示为多张绘图卡连接于具有绘图卡通道配置转换的主机板，如图8与图9所述；于步骤244中，系统的基本输入输出系统设定于2×8模式；于步骤246中，各绘图卡的图形处理单元开始配置链路；于步骤248中，绘图卡106的第一连接接口49与绘图卡108的第一连接接口51试图配置共十六个PCIe通道；于步骤250中，绘图卡106与绘图卡108各自的第一连接接口49与第一连接接口51分别配置八个PCIe通道；而后，于步骤252中，绘图卡106的第二连接接口53与绘图卡108的第二连接接口55开始配置链路；最后，于步骤256中，第二连接接口53与第二连接接口55分别配置八个PCIe通道，用以操作于图形处理单元的互联。

请参照图16，为本发明的多个图形处理单元配置于多张绘图卡用于具有可扩充链路接口以实施通道桥接配置的主机板的实施程序图260，相关揭露如图12所述。实施程序的起始步骤262表示为多个图形处理单元配置于多张绘图卡，连接于两个具有八个PCIe通道的插槽且无绘图卡通道配置转换的主机板；于步骤264中，系统的基本输入输出系统设定于2×8模式；于步骤266中，第一图形处理单元30与第二图形处理单元36检测到于绘图卡106与绘图卡108之间有桥接器存在，并设定于十六个PCIe通道模式或一对各八个PCIe通道模式；于步骤268中，第一连接接口49与第一连接接口51配置八个PCIe通道、四个PCIe通道或单一PCIe通道模式；于步骤270中，第二连接接口53与第二连接接口55配置八个PCIe通道、四个PCIe通道或单一PCIe通道模式，而后，各个图形处理单元准备图形处理的运作。

本领域技术人员能够了解本发明所揭露的特征可以实施于多个图形处理单元的架构中，因此，于具体实施例中，可扩增至三个或甚至四个图形处理单元共同操作于单一张绘图卡或多张绘图卡，甚至也可以操作于一个图形处理单元与一张主机板的结合。

于另一具体实施例中，支持四个图形处理单元以前述的方式共同协调运作，并且修改前述的十六个PCIe通道以容纳所有的图形处理单元，因此，每个图形处理单元能通过四个PCIe通道与北桥芯片14连接。

请参照图17，为本发明的具有四个图形处理单元连接至北桥芯片14的示意图280，其中包含第一图形处理单元284、第二图形处理单元285、第三图形处理单元286、以及第四图形处理单元287。第一图形处理单元284通过PCIe通道0～3经由链路291连接至北桥芯片14的PCIe通道0～3，第二图形处理单元285通过PCIe通道0～3经由链路293连接至北桥芯片14的PCIe通道4～7，同样地，第三图形处理单元286与第四图形处理单元287分别通过PCIe通道0～3经由链路295与链路297连接至北桥芯片14的PCIe通道8～11与PCIe通道12～15。

如上所述，介于四个图形处理单元与北桥芯片14之间的四个链路共享了十六个PCIe通道，而每个图形处理单元仍有十二个PCIe通道可用于维持与其它的图形处理单元之间的通讯。因此，第一图形处理单元284通过PCIe通道4～7经由链路302连接至第二图形处理单元285的PCIe通道4～7，并通过PCIe通道8～11经由链路304连接至第三图形处理单元286的PCIe通道4～7，以及通过PCIe通道12～15经由链路306连接至第四图形处理单元287的PCIe通道4～7。

对于第二图形处理单元285，如上所述，其通过PCIe通道0～3经由链路293连接至北桥芯片14，并且通过PCIe通道4～7经由链路302与第一图形处理单元284通讯，同样地，通过PCIe通道8～11经由链路312连接至第三图形处理单元286的PCIe通道8～11，以及通过PCIe通道12～15经由链路314连接至第四图形处理单元287的PCIe通道8～11。因此，于此实施例中，第二图形处理单元285共利用了十六个PCIe通道。

对于第三图形处理单元286，如上所述，其通过PCIe通道0～3经由链路295连接至北桥芯片14，并且通过PCIe通道4～7经由链路304与第一图形处理单元284通讯，同样地，通过PCIe通道8～11经由链路312连接至第二图形处理单元285的PCIe通道8～11，以及通过最后四个PCIe通道12～15经由链路322连接至第四图形处理单元287的PCIe通道12～15。

第四图形处理单元287的所有的通讯路径如上所述，其通过PCIe通道0～3经由链路297连接至北桥芯片14，并且通过PCIe通道4～7经由链路306与第一图形处理单元284通讯，以及通过PCIe通道8～11经由链路314与第二图形处理单元285通讯，还通过PCIe通道12～15经由链路322与第三图形处理单元286通讯286。因此，于此实施例中，第四图形处理单元287共利用了十六个PCIe通道。

本领域技术人员能够从此具体实施例中了解根据本发明所揭露的特征可以利用多个图形处理单元，所以本发明的揭露并不局限于两个图形处理单元，本领域技术人员将能够了解超过两个图形处理单元时，多个图形处理单元的拓扑将如何架构。此外，本发明并不仅限定在北桥或南桥芯片的应用，于实施例中虽只揭示了利用北桥/南桥芯片来实施本发明，但任何处理器皆可适用于本发明。

以上所揭露的叙述与图示说明为本发明的揭露目的，虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的权利要求保护范围，例如，利用其它通讯形式取代PCIe总线皆同于本发明的揭露。关于本发明所界定的保护范围请参考所附的权利要求范围。

Claims (15)

1.一种支持多个图形处理单元的系统，包括有：

第一通讯路径，用以连接根复合装置与第一图形处理单元的第一连接接口；

第二通讯路径，用以连接根复合装置与第二图形处理单元的第一连接接口；

第一转换器集合，是与第二通讯路径连接，用以配置该根复合装置与该第一图形处理单元的第二连接接口之间的路由通讯或配置该根复合装置与第二图形处理单元的第一连接接口之间的路由通讯；以及

第二转换器集合，是与该第一图形处理单元的该第二连接接口连接，用以配置该第一图形处理单元的该第二连接接口与该根复合装置之间的路由通讯或配置该第一图形处理单元的该第二连接接口与该第二图形处理单元的该第二连接接口之间的路由通讯。

2.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一转换器集合其中之一的输出是连接至该第二转换器集合其中之一的输入，并且该第二转换器集合其中之一的输出是连接至该第一转换器集合其中之一的输入。

3.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一转换器集合与该第二转换器集合各包括多工器与解多工器。

4.根据权利要求1所述的支持多个图形处理单元的系统，其中可利用该第一转换器集合与该第二转换器集合的操作配置，使通讯路径连接该第一图形处理单元与该第二图形处理单元。

5.根据权利要求4所述的支持多个图形处理单元的系统，其中连接该第一图形处理单元与该第二图形处理单元的该通讯路径不经过该根复合装置。

6.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一通讯路径与该第二通讯路径分别至少包含PCIe通道。

7.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一转换器集合与该第二转换器集合是设置于主机板，该第一图形处理单元与该第二图形处理单元分别设置于两分离的绘图卡，该两分离绘图卡与该主机板连接。

8.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一转换器集合与该第二转换器集合是设置于绘图卡，该绘图卡包含该第一图形处理单元与该第二图形处理单元。

9.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一图形处理单元与该第二图形处理单元的初始配置是由x-2n模式改变成x-n模式，其中x＝2，n＝4。

10.根据权利要求1所述的支持多个图形处理单元的系统，其中该第一转换器集合与该第二转换器集合配置十六个PCIe通道以连接该根复合装置与该第一图形处理单元，其中该第二图形处理单元是处于闲置状态。

11.一种用以转换桥接器与多个图形处理单元之间的通讯的方法，该方法包括的步骤有：

连接第一图形处理单元的第一连接接口与该桥接器的第一连接接口；

控制第一转换器集合，其连接于该第一图形处理单元的第二连接接口，使该第一图形处理单元的该第二连接接口与第二图形处理单元的第一连接接口之间或与第二转换器集合之间实行通讯；以及

控制该第二转换器集合，其连接于该桥接器的第二连接接口，使该桥接器的该第二连接接口与该第二图形处理单元的第二连接接口之间或与该第一转换器集合之间实行通讯。

12.根据权利要求11所述的用以转换桥接器与多个图形处理单元之间的通讯的方法，其中方法还包括的步骤有：

连接该第一转换器集合的第一转换器的输出至该第二转换器集合的第一转换器的输入，使由该第一图形处理单元的该第二连接接口传送，是由该桥接器的该第二连接接口接收；以及

连接该第二转换器集合的第二转换器的输出至该第一转换器集合的第二转换器的输入，使由该桥接器的该第二连接接口传送，是由该第一图形处理单元的该第二连接接口接收。

13.根据权利要求11所述的用以转换桥接器与多个图形处理单元之间的通讯的方法，其中方法还包括的步骤有：

连接该第一转换器集合的各转换器的输出，使由该第一图形处理单元的该第二连接接口传送，是由该第二图形处理单元的该第一连接接口接收，以及由该第二图形处理单元的该第一连接接口传送，是由该第一图形处理单元的该第二连接接口接收；以及

连接该第二转换器集合的各转换器的输出，使由该第二图形处理单元的该第二连接接口传送，是由该桥接器的该第二连接接口接收，以及由该桥接器的该第二连接接口传送，是由该第二图形处理单元的该第二连接接口接收。

14.根据权利要求11所述的用以转换桥接器与多个图形处理单元之间的通讯的方法，其中该第一图形处理单元与该第二图形处理单元的各连接接口与该桥接器皆连接至PCIe链路。

15.根据权利要求14所述的用以转换桥接器与多个图形处理单元之间的通讯的方法，其中该PCIe链路具有八个PCIe通道。

Images