CN1545039A - 具有多工输出入介面架构的电脑系统 - Google Patents
具有多工输出入介面架构的电脑系统 Download PDFInfo
- Publication number
- CN1545039A CN1545039A CNA2003101161125A CN200310116112A CN1545039A CN 1545039 A CN1545039 A CN 1545039A CN A2003101161125 A CNA2003101161125 A CN A2003101161125A CN 200310116112 A CN200310116112 A CN 200310116112A CN 1545039 A CN1545039 A CN 1545039A
- Authority
- CN
- China
- Prior art keywords
- bus
- chip
- multiplex
- output
- input interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims description 33
- 238000012546 transfer Methods 0.000 claims description 30
- 230000006870 function Effects 0.000 claims description 10
- 230000001133 acceleration Effects 0.000 claims description 4
- KNVAYBMMCPLDOZ-UHFFFAOYSA-N propan-2-yl 12-hydroxyoctadecanoate Chemical compound CCCCCCC(O)CCCCCCCCCCC(=O)OC(C)C KNVAYBMMCPLDOZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 6
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明涉及一种具有多工输出入介面架构的电脑系统,是在电脑系统的中央处理单元、存储器与各周边与芯片组的连接总线使用多个多工输出入介面架构总线,此电脑系统包括:一中央处理单元;第一芯片,是藉一前端系统总线连接中央处理单元;一系统存储器,藉一多倍频宽存储器架构的总线连接第一芯片;一显示卡模组,藉一多工输出入介面架构的总线连接第一芯片;及第二芯片,藉具有多工输出入介面架构的总线连接第一芯片,第二芯片并连接电脑系统的周边装置与多个连接端。
Description
技术领域
本发明涉及在电脑系统架构中连接总线使用一具有多工输出入介面架构的电脑系统,特别涉及一种使用PCI-Express总线介面的电脑系统架构。
背景技术
现行或常用技术中,因为中央处理单元(Central Processing Unit,CPU)的数据处理速度远大于此中央处理单元与系统存储器(即随机动态存取存储器,DRAM)的总线资料传输速度,而中央处理单元处理资料时,须随时对该系统存储器中作存取的动作,故欲提升整体电脑系统效能,可以针对资料传输的总线作改进。
以现行普遍的架构而言,请参阅图1常用技术电脑系统内部架构第一示意图,如图所示,电脑系统架构包括有处理整体电脑系统各样资讯数据运算的中央处理单元11,中央处理单元11藉第一芯片12与系统存储器13与其他周边连接,此第一芯片12于一般个人电脑架构中的北桥芯片(north bridge),而中央处理单元11与第一芯片12的第一系统总线101称之为前端系统总线(front side bus),第一芯片12中设置有存储器控制器,以第二系统总线102连接系统存储器13,现行大多以64位元的双倍资料传输率(Double Data Rate,DDR)总线来连接,系统存储器13即以双倍资料传输率存储器模组(Double Data Rate-SynchronousDRAM,DDR-SDRAM)来实施,第一芯片12更藉第三系统总线103来存取资料至显示卡模组14,此第三系统总线103现行多为绘图加速连接端(Accelerated GraphicPort,AGP)的总线实施,此绘图加速连接端是电脑主机板上介面上插槽的一种,专为绘图加速连接端显示卡而设计,功能在于输送往返于中央处理单元与绘图显示卡之间的影像资讯。而第一芯片12更藉第四系统总线104连接至第二芯片16,此第四系统总线104现行以周边元件连接介面总线(Peripheral ComponentInterconnect,PCI)实施,此第四系统总线104不仅连接第一芯片12与第二芯片16,更为电脑系统各样扩充介面卡的传输总线,如声效卡、网路卡等。此第二芯片16常用为芯片组中俗称的南桥芯片(south bridge),并藉第二芯片16连接控制各周边,如键盘、鼠标器等周边装置17,如磁盘控制器18,用以连接硬盘控制器、软盘控制器等周边储存装置,更有多种连接端19,如串行端(serialport)、平行端(parallel port)或万用串行总线(USB)等。
图2为常用技术电脑系统内部架构第二示意图,本图所示为将存储器控制器由第一芯片12移至中央处理单元11,并藉第六系统总线106连接控制系统存储器13,连接中央处理单元11的第一芯片,以第五系统总线105连接一图框暂存器(frame buffer)21,此第五系统总线105现行使用64位元的双倍资料传输率总线实施,图框暂存器21用于内建于电脑主机板上的显示芯片,为使用绘图加速连接端总线的显示卡模组14的另外选择。
多年来周边元件连接介面总线(PCI)一直是掌管电脑内资料传送的主流技术标准,但升级PCI速度所费不赀。而由美国英特尔(INTEL)电脑系统芯片公司将上述的现行电脑系统加以改良后成为第三代串接介面(third generation I/O,3GIO),此第三代串接介面的总线资料传输速度可望比最高速的PCI技术(PCI-X)快六倍之多,进而提升各种应用的执行效能。各请参阅图3常用技术电脑系统内部架构第三示意图,其中中央处理单元11藉第一芯片12与系统存储器13以依第七系统总线107连接,此第七系统总线107为一四倍频宽存储器技术(QBM)的双倍资料传输率存储器模组(DDR-SDRAM)总线,是在现行架构的双倍资料传输率存储器模组(DDR-SDRAM)中加以改良,在不增加自身基准频率的条件下增加了系统存储器系统数据频宽,而解决中央处理单元与系统存储器之间传输线路影响和常用电脑系统中储存系统执行速度慢的问题。而第一芯片12与第二芯片16是以第三代串接介面的第八系统总线108连接。
图4为常用技术电脑系统内部架构第四示意图。图示为将存储器控制器移至中央处理单元11,并以现行双倍资料传输率存储器模组或四倍频宽存储器技术的第九系统总线109连接系统存储器13,而第一芯片12亦以双倍资料传输率存储器模组或四倍频宽存储器技术的第十系统总线110连接图框暂存器21,其中是依实际需要而选择双倍资料传输率存储器模组或四倍频宽存储器技术二者其中之一总线。第一芯片12与第二芯片16亦以第三代串接介面的第八系统总线108连接。
以上所述为现行电脑主机板架构,为改善现行电脑系统架构内部总线传输速度,本发明是使用四倍频宽存储器技术(QBM)与有多工传输功能的第三代串接介面以改善整体传输效能。
发明内容
本发明为一种具有多工输出入介面架构的电脑系统,是在电脑系统的中央处理单元、存储器与各周边与芯片组的连接总线使用多个多工输出入介面架构总线,达到电脑系统内部总线多路传输及增加传输速度的目的。此电脑系统包括有:一中央处理单元;第一芯片,藉一前端系统总线连接该中央处理单元;一系统存储器,藉一多倍频宽存储器架构的总线连接该第一芯片;一显示卡模组,藉一具有多工输出入介面架构的总线连接该第一芯片;及第二芯片,藉具有多工输出入介面架构的总线连接该第一芯片,该第二芯片并连接电脑系统的周边装置与多个连接端。
为进一步说明本发明的上述目的、结构特点和效果,以下将结合附图对本发明进行详细的描述。
附图说明
图1为常用电脑系统内部架构的第一示意图;
图2为常用电脑系统内部架构的第二示意图;
图3为常用电脑系统内部架构的第三示意图;
图4为常用电脑系统内部架构的第四示意图;
图5为本发明具有多工输出入介面架构的电脑系统的第一示意图;
图6为本发明具有多工输出入介面架构的电脑系统的第二示意图;以及
图7为本发明具有多工输出入介面架构的电脑系统的第三示意图。
具体实施方式
请参阅图5的本发明具有多工输出入介面架构的电脑系统第一示意图,图中所示的电脑系统架构包括有处理整体电脑系统各样资讯数据运算的中央处理单元11,中央处理单元11藉第一芯片12与系统存储器13与其他周边连接,中央处理单元11与第一芯片12的第一系统总线101以前端系统总线实施,第一芯片12中设置有存储器控制器与系统存储器连接,本发明分别以第一总线51连接第一系统存储器13a,以第二总线52连接第二系统存储器13b,此第一总线51与第二总线52同时相容常用的64位元双倍资料传输率的存储器总线与一多倍频宽存储器技术的总线,此多倍频宽存储器技术的总线本发明是以四倍频宽存储器技术的64位元双倍资料传输率总线来实施。
以上所述的电脑系统,为改善现行普遍的电脑架构主机板总线传输速度,本发明于中央处理单元11与系统存储器13之间使用四倍频宽存储器技术提升传输频宽的电脑系统,此提升传输频宽的电脑系统是在现行架构的双倍资料传输率存储器模组中加以改良,在不增加自身基准频率的条件下增加系统存储器系统数据频宽,而解决中央处理单元与系统存储器之间传输线路影响和常用电脑系统中储存系统执行速度慢的问题。此四倍频宽存储器技术不需要更高时脉频率的存储器元件,因此,此电脑系统也无需设计为高频,这使得实现数据总线的高速传输设计更加容易,实现了一种高速、经济高效、可扩展的解决办法,解决了系统中不断增加的处理能力和存储器频宽之间的矛盾。
四倍频宽存储器技术结构的原理是:当欲运算处理的数据从系统存储器(13a,13b)经第一芯片12输出至中央处理单元11时,其以一传输的基准频率输出,以一做为开关的晶体管在现行双倍资料传输率总线的传输基准频率的90度相(phase)位移输出作切换,是将每个传输的相位时间分割,使一个有效的数据位插入到前一个数据位没有占用的时间内,而达到双倍于现行双倍资料传输率总线架构下的四倍频宽存储器架构的目的。
图5所示的电脑系统架构中,第一芯片12藉第一多工输出入介面架构的总线53连接显示卡模组14,即以有多工输出入功能的第三代串接介面(multiplexed third generation I/O,3GIO)总线代替常用绘图加速连接端(AGP)总线,但仍保有常用绘图加速连接端总线的相容性,更增加本发明实施的弹性。另外,藉有第二多工输出入介面架构的总线54连接第二芯片16,以代替常用的周边元件连接介面总线(PCI),可达到更大频宽而传输速度更快的目的,亦保有常用周边元件连接介面总线的相容性,依不同须有采用。以上所述的第一多工输出入介面架构的总线53与第二多工输出入介面架构的总线54皆可依照主机板设计而变更使用现行总线或是具有多工输出入介面架构总线,而增加多重选择性。第二芯片16更可藉另一多工输出入介面架构的总线连接一多工输出入介面桥接芯片(3GIO bridge chip)(图示于图7)。
此有多工输出入功能的第三代串接介面即对资料采多工传输功能的总线,可解决现行常用周边元件连接介面与绘图加速连接端的瓶颈,并因为有多工传输功能,故可同时使用在各式介面卡与电脑周边上,亦可单独存在于任一介面卡与周边的传输。因为电脑主机板上的芯片组(如第一芯片12、第二芯片16等)的芯片针脚有限,若因为周边连接愈多而加多其针脚数目,则会有增加成本及扩充弹性不大的缺点,若使用此多工输出入功能的第三代串接介面,其针脚可多工使用,使系统扩充与考虑成本因素而调整设计的弹性增加,又有节省成本的优点。
如图6的第二示意图所示,为图5第一实施例的第二态样,存储器控制器亦可设置于中央处理单元11中,再藉由上述的具有多倍频宽存储器技术的第一总线51连接第一系统存储器13a,并可同时将存储器控制器设置于第一芯片12中,使第二系统存储器13b藉具有多倍频宽存储器技术的第二总线52连接第一芯片12。第二芯片16更可藉另一多工输出入介面架构的总线连接一多工输出入介面桥接芯片(3GIO bridge chip)(图示于图7)。
图7为本发明提升传输频宽的电脑系统第二示意图,与中央处理单元11以多倍频宽存储器架构的第一总线51连接第一系统存储器13a,第一芯片12以多倍频宽存储器架构的第三总线73连接图框暂存器21,另外以第一多工输出入介面架构的总线53连接显示卡模组14取代常用绘图加速连接端总线,但仍有常用绘图加速连接端总线的相容性,可以多重选择使用。第一芯片12以第二多工输出入介面架构的总线54连接第二芯片16,更设置有一独立的第三代串接介面的第三多工输出入介面架构的总线75连接至一多工输出入介面桥接芯片70,此多工输出入介面桥接芯片70为了提供更多连接周边装置选择而设置,具有多重扩充性。以上所述的第一多工输出入介面架构的总线53与第二多工输出入介面架构的总线54皆可依照主机板设计而变更使用现行总线或是具有多工输出入介面架构的总线,而增加多重选择性。
以上为本发明具有多工输出入介面架构的电脑系统实施例的详细说明,在电脑系统中各总线以多个多倍频宽存储器架构与多工传输功能的第三代串接介面的多重选择性,达到增加电脑系统传输频宽与有扩充弹性的目的与功效。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化和修改,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。
Claims (12)
1.一种具有多工输出入介面架构的电脑系统,至少包含:
一中央处理单元;
第一芯片,藉一前端系统总线连接该中央处理单元;
一系统存储器,藉一多倍频宽存储器架构的总线连接该第一芯片;
一显示卡模组,藉第一多工输出入介面架构的总线连接该第一芯片;及
第二芯片,藉第二多工输出入介面架构的总线连接该第一芯片,该第二芯片并连接电脑系统的周边装置与多个连接端;
其中,该第一多工输出入介面架构的总线系在第三代输出入介面总线与周边元件总线之间作切换。
2.如权利要求1所述的具有多工输出入介面架构的电脑系统,其特征在于,该第一芯片为一北桥芯片与该第二芯片为一南桥芯片。
3.如权利要求1所述的具有多工输出入介面架构的电脑系统,其特征在于,该系统存储器与该第一芯片的传输总线为可选择该四倍频宽存储器架构与一双倍资料传输率的总线。
4.如权利要求1所述的具有多工输出入介面架构的电脑系统,其特征在于,该第一多工输出入介面架构选择性切换一绘图加速连接端总线与多工传输功能的第三代串接介面。
5.如权利要求1所述的具有多工输出入介面架构的电脑系统,其特征在于,还包含第三多工输出入介面架构总线连接该第一芯片与一多工输出入介面桥接芯片。
6.一种具有多工输出入介面架构的电脑系统,至少包含:
一中央处理单元;
第一系统存储器,系藉具有多倍频宽存储器架构的第一总线连接该中央处理单元;
第一芯片,藉一前端系统总线连接该中央处理单元;
第二系统存储器,的藉具有多倍频宽存储器架构的第二总线连接该第一芯片;
一显示卡模组,藉第一多工输出入介面架构的总线连接该第一芯片;及
第二芯片,藉第二多工输出入介面架构的总线连接该第一芯片,该第二芯片并连接电脑系统的周边装置与多个连接端;
其中,该第一多工输出入介面架构的总线系在第三代输出入介面总线与周边元件总线之间作切换。
7.如权利要求6所述的具有多工输出入介面架构的电脑系统,其特征在于,该第一芯片为一北桥芯片与该第二芯片为一南桥芯片。
8.如权利要求6所述的具有多工输出入介面架构的电脑系统,其特征在于,该多工输出入介面架构的总线为一多工传输功能的第三代串接介面。
9.如权利要求6所述的具有多工输出入介面架构的电脑系统,其特征在于,该第一系统存储器与该中央处理单元的传输总线为可选择该多倍频宽存储器架构与一双倍资料传输率的总线。
10.如权利要求6所述的具有多工输出入介面架构的电脑系统,其特征在于,该第二系统存储器与该第一芯片的传输总线为可选择该多倍频宽存储器架构与一双倍资料传输率的总线。
11.如权利要求6所述的具有多工输出入介面架构的电脑系统,其特征在于,该显示卡模组与该第一芯片的传输总线为可选择该多工输出入介面架构与一绘图加速连接端的总线。
12.如权利要求6所述的多工输出入介面架构的电脑系统,其特征于,还包含第三多工输出入介面架构总线连接该第一芯片与一多工输出入介面桥接芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101161125A CN100382059C (zh) | 2003-11-14 | 2003-11-14 | 具有多工输出入介面架构的电脑系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101161125A CN100382059C (zh) | 2003-11-14 | 2003-11-14 | 具有多工输出入介面架构的电脑系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1545039A true CN1545039A (zh) | 2004-11-10 |
CN100382059C CN100382059C (zh) | 2008-04-16 |
Family
ID=34337518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101161125A Expired - Lifetime CN100382059C (zh) | 2003-11-14 | 2003-11-14 | 具有多工输出入介面架构的电脑系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100382059C (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1170221C (zh) * | 2002-11-18 | 2004-10-06 | 威盛电子股份有限公司 | 可使用除错系统开机的方法及计算机系统 |
-
2003
- 2003-11-14 CN CNB2003101161125A patent/CN100382059C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN100382059C (zh) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100481050C (zh) | 支持多个图形处理单元的方法与系统 | |
CN101089836B (zh) | 用于具有一个或多个图形处理单元的图形系统的母板 | |
CN101149719B (zh) | 用于图形系统的总线接口控制器 | |
CN101089892B (zh) | 用于具一个以上图形处理单元的图形系统的图形处理单元 | |
EP1652058B1 (en) | Switch/network adapter port incorporating selectively accessible shared memory resources | |
CN1050917C (zh) | 带有数据传送用可编程门限先入先出寄存器的个人计算机 | |
US10817443B2 (en) | Configurable interface card | |
US7565461B2 (en) | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers | |
CN101937326A (zh) | 一种多cpu并行视频处理系统、级联系统及其方法 | |
CN109408451B (zh) | 一种图形处理器系统 | |
WO2007078641A1 (en) | Memory systems with memory chips down and up | |
CN2594855Y (zh) | 具有绘图加速端口的计算机底板 | |
AU2003296986A1 (en) | Switch/network adapter port coupling a reconfigurable processing element for microprocessors with interleaved memory controllers | |
CN2793814Y (zh) | 并行口扩展电路 | |
CN1260661C (zh) | 具有多种规格兼容性传输信道的计算机系统 | |
CN100382059C (zh) | 具有多工输出入介面架构的电脑系统 | |
CN1278248C (zh) | 基于嵌入式系统扩展数据总线的数据隔离切换传输方法 | |
CN1191530C (zh) | 多命令部件共用主控器的pci主桥 | |
CN109753247A (zh) | 一种大容量存储系统 | |
CN100495314C (zh) | 计算机显示矩阵输出装置 | |
EP0382342B1 (en) | Computer system DMA transfer | |
CN201435077Y (zh) | 支持多sd卡从设备接入的电路结构 | |
CN1299214C (zh) | 一种pci接口ad总线再复用的方法 | |
CN2518143Y (zh) | 具有绘图加速端口的电脑背板 | |
CN220475065U (zh) | 一种基于监控网络安全设备的接口转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080416 |