CN2793814Y - 并行口扩展电路 - Google Patents
并行口扩展电路 Download PDFInfo
- Publication number
- CN2793814Y CN2793814Y CN 200520083882 CN200520083882U CN2793814Y CN 2793814 Y CN2793814 Y CN 2793814Y CN 200520083882 CN200520083882 CN 200520083882 CN 200520083882 U CN200520083882 U CN 200520083882U CN 2793814 Y CN2793814 Y CN 2793814Y
- Authority
- CN
- China
- Prior art keywords
- parallel port
- expanded circuit
- main control
- chip
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型公开了一种并行口扩展电路，包括主控芯片和并行口扩展芯片，所述主控芯片通过I2C总线与并行口扩展芯片的总线控制端相连，所述并行口扩展芯片根据接收到的总线数据配置其内部相应的寄存器，进而激活其输入输出IO口，从而实现了从I2C总线到输入输出IO口的转化。所述输入输出IO口电流消耗低，具有大电流驱动能力，可对外围器件实现直接驱动和控制，从而有效解决了主控芯片IO口资源不足，驱动能力弱的问题，具有广阔的应用领域。
Description
技术领域
本实用新型涉及一种并行口扩展电路，具体地说，是涉及一种实现从I2C总线到通用输入输出GPIO口的扩展电路。
背景技术
随着数字化技术的广泛普及，芯片的集成度越来越高，尺寸越来越小，一颗小小的芯片可以实现许多功能，其中一些功能需要输入输出功能的控制，例如驱动LED指示灯的控制等，这要求输出口具有较大的电流驱动能力。目前的主控芯片，其IO口输出电流较小，驱动能力较弱，要实现这些功能，必须通过增设外围驱动电路才能实现，从而增加了整个电路的复杂度。此外，主控芯片的IO口数量有限，需要通过IO口进行控制的功能又很多，在电路设计的过程中，常常会遇到IO口资源不足的问题，因此需要增设辅助的IO口扩展电路。
发明内容
本实用新型为了解决现有技术中主控芯片IO口资源不足，且驱动能力弱，不能实现对外部器件的直接控制问题，提供了一种新型的并行口扩展电路，它通过I2C总线与主控芯片相连，实现从I2C总线到输入输出IO口的转化，从而对主控芯片的IO口实现了有效的扩展。
为解决上述技术问题，本实用新型采用以下技术方案予以实现：
一种并行口扩展电路，包括主控芯片，所述主控芯片通过I2C总线与一并行口扩展电路的总线控制端相连，所述并行口扩展电路根据接收到的总线数据配置相应寄存器，进而激活其输入输出IO口。
作为对上述技术方案的进一步限定，所述并行口扩展电路采用一型号为PCA9555的并行口扩展芯片实现，包括两个8位寄存器，每个寄存器对应8个IO口；3个地址选择输入端，通过硬件置高或置低配置相应地址；1个开漏中断输出口经中断线与主控芯片的中断逻辑端口相连。
与现有技术相比，本实用新型的优点和积极效果是：本实用新型通过增设并行口扩展芯片，经I2C总线与主控芯片相连，实现了从I2C总线到输入输出IO口的转化。所述输入输出IO口电流消耗低，具有大电流驱动能力，可有效实现对外围器件的直接控制，从而有效解决了主控芯片IO口资源不足，驱动能力弱的问题，具有广阔的应用领域。
附图说明
图1是本实用新型并行口扩展芯片的内部结构原理图；
图2是本实用新型并行口扩展芯片的外部线路连接图。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
本实用新型的并行口扩展电路采用一型号为PCA9555的并行口扩展芯片U32实现，其内部结构原理图参见图1所示，包括2个8位配置寄存器(输入或输出选择)和1个极性反转(高电平或低电平操作有效)寄存器。系统主控器经I2C总线与并行口扩展芯片U32的总线端SCL、SDA相连，通过写IO口相应的配置位来激活端口的输出或输出，每个输入或输出口的数据都保存在相应的输入/输出寄存器中。读寄存器操作的极性根据极性反转寄存器的内容而反转，系统主控器可以读取所有寄存器的内容。
当任何输入口状态与相应输入口寄存器的值不同时，并行口扩展芯片U32的开漏中断输出端INT被激活，该中断可用来向系统主控器指明输入端口状态的改变，进而通过主控器将所有寄存器设置成默认值并使器件状态初始化。
所述并行口扩展芯片U32包括3个地址选择输入端A0、A1、A2，用来实现不同的固定I2C地址，最多允许8个器件共用一个I2C/SMBus总线。如果只有一个并行口扩展芯片U32连接在总线上，可以通过硬件的方法在8种地址中选择一组，同时对I2C总线的地址数据作相应的修改。
并行口扩展芯片U32的外部线路连接图参见图2所示，其中，22脚、23脚为总线端口SCL、SDA，接收来自主控器的串行时钟信号和串行数据信号，主控器将地址分配信息传送给并行口扩展芯片U32，并从其中读取信息。2脚、3脚和21脚是地址选择输入端，通过外部硬件配置来确定其I2C地址，硬件置高或置低的状态要与总线写入的数据相一致。4脚～11脚和13脚～20脚为IO口输入输出口，可以连接控制器件，也可以通过外部的状态读取信息。1脚为开漏中断输出口，当外部电平处于非正常状态时，通过IO口得到信息，向主控器输出中断信号，主控器重新复位，开始工作。12脚为地GND，24脚为电源供电端，输入5V直流供电。
本实用新型通过采用上述简单的电路结构，在主控器的控制作用下，实现了从I2C总线到GPIO口的扩展，在消费电子方面具有重要的实际意义。当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。
Claims (5)
1.一种并行口扩展电路，包括主控芯片，其特征在于：所述主控芯片通过I2C总线与一并行口扩展电路的总线控制端相连，所述并行口扩展电路根据接收到的总线数据配置相应寄存器，进而激活其输入输出IO口。
2.根据权利要求1所述的并行口扩展电路，其特征在于：所述并行口扩展电路的开漏中断输出口经中断线与主控芯片的中断逻辑端口相连。
3.根据权利要求2所述的并行口扩展电路，其特征在于：所述并行口扩展电路包括两个8位寄存器，每个寄存器对应8个IO口。
4.根据权利要求3所述的并行口扩展电路，其特征在于：所述并行口扩展电路包括3个地址选择输入端，通过硬件置高或置低配置相应地址。
5.根据权利要求4所述的并行口扩展电路，其特征在于：所述并行口扩展电路采用一型号为PCA9555的并行口扩展芯片实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520083882 CN2793814Y (zh) | 2005-06-03 | 2005-06-03 | 并行口扩展电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520083882 CN2793814Y (zh) | 2005-06-03 | 2005-06-03 | 并行口扩展电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2793814Y true CN2793814Y (zh) | 2006-07-05 |
Family
ID=36820955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200520083882 Expired - Fee Related CN2793814Y (zh) | 2005-06-03 | 2005-06-03 | 并行口扩展电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2793814Y (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104503934A (zh) * | 2014-12-02 | 2015-04-08 | 天津国芯科技有限公司 | 一种可扩展的串行传输器件 |
| CN108509374A (zh) * | 2018-04-13 | 2018-09-07 | 济南浪潮高新科技投资发展有限公司 | 一种实现申威笔记本显示芯片配置的方法 |
| CN109829342A (zh) * | 2018-08-31 | 2019-05-31 | 北京计算机技术及应用研究所 | 安全计算机的端口管控电路 |
| CN112000602A (zh) * | 2020-08-31 | 2020-11-27 | 北京计算机技术及应用研究所 | 一种扩展cpld器件io口的方法 |
| CN113253645A (zh) * | 2021-05-12 | 2021-08-13 | 北京铁科时代科技有限公司 | 一种用于轨道列车的数字输入输出模块 |
-
2005
- 2005-06-03 CN CN 200520083882 patent/CN2793814Y/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104503934A (zh) * | 2014-12-02 | 2015-04-08 | 天津国芯科技有限公司 | 一种可扩展的串行传输器件 |
| CN104503934B (zh) * | 2014-12-02 | 2017-10-24 | 天津国芯科技有限公司 | 一种可扩展的串行传输器件 |
| CN108509374A (zh) * | 2018-04-13 | 2018-09-07 | 济南浪潮高新科技投资发展有限公司 | 一种实现申威笔记本显示芯片配置的方法 |
| CN109829342A (zh) * | 2018-08-31 | 2019-05-31 | 北京计算机技术及应用研究所 | 安全计算机的端口管控电路 |
| CN112000602A (zh) * | 2020-08-31 | 2020-11-27 | 北京计算机技术及应用研究所 | 一种扩展cpld器件io口的方法 |
| CN113253645A (zh) * | 2021-05-12 | 2021-08-13 | 北京铁科时代科技有限公司 | 一种用于轨道列车的数字输入输出模块 |
| CN113253645B (zh) * | 2021-05-12 | 2022-07-15 | 北京铁科时代科技有限公司 | 一种用于轨道列车的数字输入输出模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8166221B2 (en) | Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding | |
| US5596756A (en) | Sub-bus activity detection technique for power management within a computer system | |
| CN100481050C (zh) | 支持多个图形处理单元的方法与系统 | |
| US5557757A (en) | High performance integrated processor architecture including a sub-bus control unit for generating signals to control a secondary, non-multiplexed external bus | |
| CN2793814Y (zh) | 并行口扩展电路 | |
| CN102662903A (zh) | 一种通过cpld或fpga实现pcie设备热插拔的方法 | |
| WO2008157718A1 (en) | Physical device (phy) support of the usb2.0 link power management addendum using a ulpi phy interface standard | |
| CN109411007B (zh) | 一种基于fpga的通用闪存测试系统 | |
| US20120005512A1 (en) | Method, system and apparatus for dynamic buffer management for power saving | |
| CN202383569U (zh) | 一种具有多功能、可扩展的pcie接口装置的主板 | |
| CN103488600A (zh) | 通用从机同步串行接口电路 | |
| CN2786711Y (zh) | 支持两种数字输入输出接口的sd卡 | |
| CN212433755U (zh) | 一种模块化小体积、多类型数据接口处理装置 | |
| KR101118558B1 (ko) | Ｕｓｂ ｏｔｇ 제어기 | |
| CN201662798U (zh) | 一种端口映射设备转换装置及控制系统 | |
| CN101853231B (zh) | 一种主板、计算机和存储设备 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN102855210B (zh) | 一种实现两个单片机间相互通信且数据共享的方法 | |
| CN202422113U (zh) | PowerPC嵌入式计算机实现ISA总线的转换系统 | |
| CN102542872A (zh) | 基于嵌入式开发平台的驱动系统 | |
| CN1808343A (zh) | 可编程通信转换器 | |
| CN102012721A (zh) | 一种基于COM-Express嵌入式标准的工业计算机载板 | |
| CN101813971B (zh) | 处理器及其内置存储器 | |
| CN215499644U (zh) | 一种基于i2c总线扩展芯片的led点灯结构 | |
| EP1069506B1 (en) | A parallel bus system capable of expanding peripheral devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060705 |