CN1260661C - 具有多种规格兼容性传输信道的计算机系统 - Google Patents

Abstract

一种具有多种规格兼容性的传输信道的计算机系统，是于计算机系统的内存总线使用具有多种规格兼容性的传输信道，此计算机系统包括有中央处理单元，北桥芯片是通过前端系统总线连接中央处理单元；系统内存通过多种规格兼容性传输信道结构的总线连接北桥芯片；显示卡模块通过一绘图加速连接端口的总线连接北桥芯片；南桥芯片，以接口总线连接北桥芯片，南桥芯片并连接计算机系统的外围装置与多个连接埠，其中，多种规格兼容性传输信道结构的总线可连接数种不同规格的内存模块。

Description

具有多种规格兼容性传输信道的计算机系统

技术领域

本发明关于计算机系统结构的连接总线使用一种具有兼容多种规格传输信道，特别是关于一种具有兼容DDR与QBM规格传输信道的计算机系统。

背景技术

现行或已用技术中，因为中央处理单元(Central Processing Unit，CPU)的数据处理速度远大于此中央处理单元与系统内存(即动态随机存取内存，DRAM)的总线(bus)数据传输速度，而中央处理单元处理数据时，须随时对该系统内存作存取的动作，故欲提升整体计算机系统效能，必须针对数据传输的总线作改进。

以现行普遍的结构而言，请参阅图1已用技术计算机系统内部结构第一示意图，如图所示，计算机系统结构包括有处理整体计算机系统各样信息数据运算的中央处理单元11，中央处理单元11通过第一芯片12连接系统内存13与其它外围组件，此第一芯片12已用为芯片组中俗称的北桥芯片(north bridge chip)，而中央处理单元11与第一芯片12的第一系统总线101称之为前端系统总线(front side bus)，第一芯片12中设置有内存控制器，内存控制器以第二系统总线102连接系统内存13，现行大多以64位的双倍数据传输速率(Double DataRate，DDR)总线来连接，系统内存13即以双倍数据传输速率内存模块(Double Data Rate-Synchronous DRAM，DDR-SDRAM)来实施，第一芯片12更通过第三系统总线103来存取数据至显示卡模块14，此第三系统总线103现行多为绘图加速连接端口(Accelerated GraphicPort，AGP)的总线，此绘图加速连接端口是计算机主机板接口的一种插槽，专为绘图加速连接端口的显示卡而设计，功能在于输送往返于中央处理单元与绘图显示卡之间的影像信息。而第一芯片12更通过第四系统总线104连接至第二芯片16，此第四系统总线104现行以英特尔公司(Intel)提出的Hub Link技术、威盛(VIA)的V-Link、超微(AMD)的Hyper Transport等实施，而英特尔公司更会推行PCIExpress来取代这些非实体的总线，并统一总线的标准，而超微亦提出Hyper Transport的类似技术。此第二芯片16已用为芯片组中俗称的南桥芯片(south bridge chip)，并通过第二芯片16连接控制各外围装置，如键盘、鼠标等外围装置17，如磁盘控制器18，用以连接硬盘控制器、软盘控制器等外围储存装置，更有多种连接埠19，如串行埠(serial port)、并行端口(parallel)或万用串行总线(USB)等，更为连接计算机系统各样扩充适配卡的传输总线，如声效卡、网络卡等的外围组件连接接口总线(Peripheral Component Interconnect bus，PCI bus)。

图2为已用技术的计算机系统内部结构的第二示意图，其中所示与图1的结构相雷同，仅将控制系统内存13的内存控制器设置于中央处理单元11中，由第五系统总线105连接控制系统内存13，而其中第五系统总线105传输速率以现行64位的双倍数据传输速率总线来连接，或更可以已用同步随机存取内存(SDRAM)来实施。已用的第一系统总线101以前端系统总线(FSB)实施，第三系统总线103以绘图加速连接端口总线(AGP)实施。

图3为已用技术的计算机系统内部结构的第三示意图，连接中央处理单元11的第一芯片12除了通过第二系统总线102连接系统内存13与通过第三系统总线103连接显示卡模块14，另有一第六系统总线106连接一图框缓存器(frame buffer)31，此第五系统总线105现行使用64位的双倍数据传输速率总线实施，图框缓存器31是用于内建于计算机主机板上的显示芯片，为使用绘图加速连接端口总线的显示卡模块14的另外选择。

图4为已用技术的计算机系统内部结构的第四示意图，本图所示为将内存控制器由第一芯片12移至中央处理单元11，并通过第七系统总线107连接控制系统内存13，此第七系统总线107现行以64位的双倍数据传输速率总线实施，其中连接中央处理单元11与第一芯片12的第一系统总线101以前端系统总线实施，第一芯片12连接图框缓存器31的第六系统总线106现行以64位的双倍数据传输速率总线实施，连接第一芯片12与显示卡模块14的第三系统总线103以绘图加速连接端口总线实施。

以上所述为现行计算机主机板结构，其称为北桥芯片的第一芯片12通过绘图加速连接端口总线连接显示卡模块14，通过64位的双倍数据传输速率总线连接系统内存13与图框缓存器31等，中央处理单元11也设置有内存控制器，以64位的双倍数据传输速率总线连接系统内存13。本发明使用具有多种规格兼容性传输信道的计算机系统于第一芯片12与系统内存13的连接，或中央处理单元11与系统内存13的连接，以改善整体传输效能。

发明内容

为实现上述改善整体传输效能的目的，本发明提供一种具有多种规格兼容性传输信道的计算机系统，在计算机系统的中央处理单元与芯片组使用多种规格兼容性的传输信道连接系统内存。

该计算机系统包括有：一中央处理单元；一北桥芯片，通过一前端系统总线连接中央处理单元；一系统内存，其通过一多种规格兼容性传输信道结构的总线连接北桥芯片；一显示卡模块，其通过一绘图加速连接端口的总线连接北桥芯片；一南桥芯片，以接口总线连接北桥芯片，南桥芯片并连接计算机系统的外围装置与多个连接埠，其中，多种规格兼容性传输信道结构的总线可连接数种不同规格的内存模块。

具体地说，本发明提供一种具有多种规格兼容性传输信道的计算机系统，该算机系统至少包含：一中央处理单元；一第一芯片，通过一前端系统总线连接所述中央处理单元；多种规格兼容性传输信道总线，其连接一系统内存与所述第一芯片；及一第二芯片，其连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

本发明也提供一种具有多种规格兼容性传输信道的计算机系统，该计算机系统至少包含：一中央处理单元；一第一芯片，通过一前端系统总线连接所述中央处理单元；一第一系统内存，通过一第一多种规格兼容性传输信道总线连接所述中央处理单元；一第二系统内存，通过一第二多种规格兼容性传输信道总线连接所述第一芯片；一显示卡模块，通过一绘图加速连接端口的总线连接所述第一芯片；及一第二芯片，其连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

本发明还提供一种具有多种规格兼容性传输信道的计算机系统，该计算机系统至少包含：一中央处理单元；一系统内存，其通过一多种规格兼容性传输信道总线连接所述中央处理单元；一第一芯片，其通过一前端系统总线连接所述中央处理单元；一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及一第二芯片，其通过一外围组件连接接口总线(PCI bus)连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

本发明又提供一种具有多种规格兼容性传输信道的计算机系统，该计算机系统至少包含：一中央处理单元；一第一芯片，其通过一前端系统总线连接所述中央处理单元；一系统内存，其通过一第一多种规格兼容性传输信道结构的总线连接所述第一芯片；一图框缓存器，其通过一第二多种规格兼容性传输信道结构的总线连接所述第一芯片；一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及一第二芯片，其通过一外围组件连接接口总线连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

本发明同时还提供一种具有多种规格兼容性传输信道的计算机系统，该计算机系统至少包含：一中央处理单元；一系统内存，其通过一第一多种规格兼容性传输信道结构的总线连接所述中央处理单元；一第一芯片，其通过一前端系统总线连接所述中央处理单元；一图框缓存器，其通过一第二多种规格兼容性传输信道结构的总线连接所述第一芯片；一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及一第二芯片，其通过一外围组件连接接口总线连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

本发明提供的具有多种规格兼容性传输信道的计算机系统，在计算机系统中各总线以多个多种规格兼容性传输信道结构的总线取代，以达到增加计算机系统传输频宽的目的与功效。

附图说明

有关本发明的详细内容及技术，现就配合图式说明如下

图1为已用技术计算机系统内部结构第一示意图；其中标号11表示中央处理单元；12表示第一芯片；13表示系统内存；14表示显示卡模块；15表示外围组件连接接口；16表示第二芯片；17表示外围装置；18表示磁盘控制器；101表示第一系统总线；102表示第二系统总线；103表示第三系统总线；104表示第四系统总线；

图2为已用技术计算机系统内部结构第二示意图；其中19表示连接埠；105表示第五系统总线；

图3为已用技术计算机系统内部结构第三示意图；其中106表示第六系统总线；

图4为已用技术计算机系统内部结构第四示意图；其中31表示图框缓存器；107表示第七系统总线；

图5为本发明具有多种规格兼容性传输信道的计算机系统第一示意图；其中标号501表示第一多种规格兼容性传输信道总线；标号502表示第二多种规格兼容性传输信道总线；

图6为本发明具有多种规格兼容性传输信道的计算机系统第二示意图；其中51表示第一系统内存；52表示第二系统内存；标号601表示第三多种规格兼容性传输信道总线；标号602表示第四多种规格兼容性传输信道总线；

图7为本发明具有多种规格兼容性传输信道的计算机系统第三示意图；其中53表示系统内存；701表示第一总线；702表示第二总线；

图8为本发明具有多种规格兼容性传输信道的计算机系统第四示意图；其中801表示第三总线；802表示第四总线。

具体实施方式

本发明披露一种具有多种规格兼容性传输信道的计算机系统，此计算机系统包括中央处理单元、北桥芯片与南桥芯片，北桥芯片经由前端总线连接中央处理单元，南桥芯片以另一总线连接北桥芯片，而系统内存通过具有多种规格兼容性传输信道的总线连接北桥芯片或中央处理单元，使得不同规格的内存模块可通过此总线连接北桥芯片或中央处理单元。

本发明披露一种具有多种规格兼容性传输信道的计算机系统，此计算机系统包括中央处理单元、北桥芯片与南桥芯片，北桥芯片经由前端总线连接中央处理单元，南桥芯片以另一总线连接北桥芯片，而系统内存通过具有多种规格兼容性传输信道的总线连接北桥芯片或中央处理单元，而图框缓存器以另一多种规格兼容性传输信道的总线连接北桥芯片，使得不同规格的内存模块以及图框缓存器可通过此种总线连接北桥芯片或中央处理单元。

请参阅图5，为本发明的具有多种规格兼容性传输信道的计算机系统的第一示意图，图中所示如同已用技术的第一图所示的结构，其计算机系统结构包括有处理整体计算机系统各样信息数据运算的中央处理单元(CPU)11，中央处理单元11通过第一芯片12与系统内存(包括图式中的第一系统内存51与第二系统内存52)与其它外围连接，中央处理单元11与第一芯片12的第一系统总线101为前端系统总线(front side bus)，第一芯片12中设置有内存控制器，其与系统内存(51，52)以兼容多种规格传输信道的总线连接，如图中所示的第一多种规格兼容性传输信道总线501与第二多种规格兼容性传输信道总线502，其中此多个总线皆兼容于已用64位双倍数据传输速率(DoubleData Rate，DDR)总线与多倍频宽内存技术的总线，对此多倍频宽内存技术，本发明以四倍频宽内存技术(quad band memory，QBM)的64位双倍数据传输速率(Double Data Rate，DDR)总线来连接。

以上所述的具有多种规格兼容性传输信道的计算机系统，是为改善现行普遍的计算机结构主机板总线传输速度，本发明于中央处理单元11通过第一芯片12和第一系统内存51与第二系统内存52之间使用多种传输信道的总线连接，可同时支持已用64位双倍数据传输速率的内存与四倍频宽内存技术(QBM)的内存。此具有多种规格兼容性传输信道的计算机系统是在现行结构的双倍数据传输速率内存模块(DDR-SDRAM)中加以改良，在不增加自身基准频率的条件下增加了系统内存系统数据频宽，而解决中央处理单元与系统内存之间传输线路影响和已用计算机系统中存储系统执行速度慢的问题。此四倍频宽内存技术不需要更高时脉频率的内存组件，因此，此计算机系统也无需设计为高频，这使得实现数据总线的高速传输设计更加容易，实现了一种高速、经济高效、可扩展的解决办法，解决了系统中不断增加的处理能力和内存频宽之间的矛盾。

四倍频宽内存技术结构的原理是：当欲运算处理的数据从系统内存(51，52)经第一芯片12输出至中央处理单元11时，其以一传输的基准频率输出，以一做为开关(switch)的晶体管在现行双倍数据传输速率总线的传输基准频率的90度相(phase)位移输出作切换，是将每个传输的相位时间分割，使一个有效的数据位插入到前一个数据位没有占用的时间内，而达到双倍于现行双倍数据传输速率总线结构下的四倍频宽内存结构的目的。

图5所示的系统内存(51，52)即以此多倍频宽内存技术内存模块来实施，第一芯片12更通过第三系统总线103来存取数据至显示卡模块14，此第三系统总线103以现行的绘图加速连接端口(AcceleratedGraphic Port，AGP)的总线实施，此绘图加速连接端口是计算机主机板上的接口插槽的一种，专为绘图加速连接端口显示卡而设计，功能在于输送往返于中央处理单元与绘图显示卡之间的影像信息。而第一芯片12更通过第四系统总线104连接第二芯片16，第二芯片16连接控制各外围，如键盘鼠标等外围装置17，磁盘控制器18则用以连接硬盘控制器、软盘控制器等外围储存装置，更有连接多种连接埠19与各式扩充适配卡的传输总线，如声卡、网络卡等。

请参阅图6本发明具有多种规格兼容性传输信道的计算机系统第二示意图，图标的中央处理单元11与第一芯片12以第一系统总线101连接，第一芯片12通过第三系统总线103来存取数据至显示卡模块14，第一芯片12通过第四系统总线104连接第二芯片16，其间更可连接外围组件连接接口15，第二芯片16连接控制外围装置17，磁盘控制器18，更有连接多种连接端口19等装置。本发明是以计算机系统的中央处理单元11中设置有内存控制器，中央处理单元11以同时兼容已用多种传输信道的总线如第三多种规格兼容性传输信道总线601与第四多种规格兼容性传输信道总线602分别连接第一系统内存51与第二系统内存52，其中上述的多种规格兼容性传输信道总线(601，602)可同时兼容已用64位双倍数据传输速率(DDR)总线与多倍频宽内存技术的总线，本发明是以四倍频宽内存技术(QBM)的64位双倍数据传输速率，以达到倍增传输频宽的目的。

图7为本发明具有多种规格兼容性传输信道的计算机系统第三示意图，图标的中央处理单元11与第一芯片12以第一系统总线101连接，第一芯片12通过第三系统总线103来存取数据至显示卡模块14，第一芯片12通过第四系统总线104连接第二芯片16，其间更可连接外围组件连接接口15，第二芯片16连接控制外围装置17，磁盘控制器18，更有连接多种连接端口19等装置。本发明的第一芯片12更通过以多种规格兼容性传输信道结构的第一总线701连接控制系统内存53，通过多种规格兼容性传输信道结构的第二总线702连接控制一图框缓存器31，同样达到倍增传输频宽的目的。

图8为本发明具有多种规格兼容性传输信道的计算机系统的第四示意图，图标的中央处理单元11与第一芯片12以第一系统总线101连接，第一芯片12通过第三系统总线103来存取数据至显示卡模块14，第一芯片12通过第四系统总线104连接第二芯片16，其间更可连接外围组件连接接口15，第二芯片16连接控制外围装置17、磁盘控制器18，更有连接多种连接端口19等装置。本发明的中央处理单元11通过多种规格兼容性传输信道结构的第三总线801连接控制系统内存53，第一芯片12以四倍频宽内存结构的第四总线802连接控制图框缓存器31。

以上所述，仅为本发明的较佳实施例而已，而不能以此限定本发明所实施的范围。即使依本发明申请专利范围所作的变化与修改，都应仍属于本发明专利保护的范围。

Claims (5)

1.一种具有多种规格兼容性传输信道的计算机系统，其特征在于：所述计算机系统至少包含：

一中央处理单元；

一第一芯片，通过一前端系统总线连接所述中央处理单元；

一多种规格兼容性传输信道总线，其连接一系统内存与所述第一芯片；及

一第二芯片，其连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

2.一种具有多种规格兼容性传输信道的计算机系统，其特征在于：所述计算机系统至少包含：

一中央处理单元；

一第一芯片，通过一前端系统总线连接所述中央处理单元；

一第一系统内存，通过一第一多种规格兼容性传输信道总线连接所述中央处理单元；

一第二系统内存，通过一第二多种规格兼容性传输信道总线连接所述第一芯片；

一显示卡模块，通过一绘图加速连接端口的总线连接所述第一芯片；及

一第二芯片，其连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

3.一种具有多种规格兼容性传输信道的计算机系统，其特征在于：所述计算机系统至少包含：

一中央处理单元；

一系统内存，其通过一多种规格兼容性传输信道总线连接所述中央处理单元；

一第一芯片，其通过一前端系统总线连接所述中央处理单元；

一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及

一第二芯片，其通过一外围组件连接接口总线(PCI bus)连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

4.一种具有多种规格兼容性传输信道的计算机系统，其特征在于：所述计算机系统至少包含：

一中央处理单元；

一第一芯片，其通过一前端系统总线连接所述中央处理单元；

一系统内存，其通过一第一多种规格兼容性传输信道结构的总线连接所述第一芯片；

一图框缓存器，其通过一第二多种规格兼容性传输信道结构的总线连接所述第一芯片；

一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及

一第二芯片，其通过一外围组件连接接口总线连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。

5.一种具有多种规格兼容性传输信道的计算机系统，其特征在于：所述计算机系统至少包含：

一中央处理单元；

一系统内存，其通过一第一多种规格兼容性传输信道结构的总线连接所述中央处理单元；

一第一芯片，其通过一前端系统总线连接所述中央处理单元；

一图框缓存器，其通过一第二多种规格兼容性传输信道结构的总线连接所述第一芯片；

一显示卡模块，其通过一绘图加速连接端口的总线连接所述第一芯片；及

一第二芯片，其通过一外围组件连接接口总线连接所述第一芯片，所述第二芯片并连接计算机系统的外围装置与多个连接埠。