CN107590091B - 可切换pci-e通道的主机板模块 - Google Patents
可切换pci-e通道的主机板模块 Download PDFInfo
- Publication number
- CN107590091B CN107590091B CN201610530453.4A CN201610530453A CN107590091B CN 107590091 B CN107590091 B CN 107590091B CN 201610530453 A CN201610530453 A CN 201610530453A CN 107590091 B CN107590091 B CN 107590091B
- Authority
- CN
- China
- Prior art keywords
- pci
- slot
- channels
- switch
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Multi Processors (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种可切换PCI‑E通道的主机板模块,包括一中央处理单元(CPU)、一第一PCI‑E插槽、一第二PCI‑E插槽、一第一开关及一第二开关。中央处理单元的第1~a个处理器接脚组通过第一开关可切换地电性连接于第一PCI‑E插槽的第1~a个的第一PCI‑E接脚组或是第二PCI‑E插槽的第(2N‑a+1)~2N个的第二PCI‑E接脚组,以形成a个PCI‑E通道。中央处理单元的第a+1~2N个处理器接脚组连接于第二开关的第二输入端,第二开关的第二输出端可切换地电性连接于第一PCI‑E插槽的第a+1~2N个第一PCI‑E接脚组或是第二PCI‑E插槽的第1~(2N‑a)个第二PCI‑E接脚组,以形成2N‑a个PCI‑E通道,其中1<a<2N。
Description
技术领域
本发明涉及一种主机板模块,且特别涉及一种可切换PCI-E通道的主机板模块。
背景技术
PCI-E接口是目前电脑中常用的外接扩充接口卡的接口。这种技术起初是为实现高速传送数据所设计。其中,PCI-E接口提供给每一个设备它自己专用的总线。数据通过被称为通道(lane)的发送和接受信号是以封包(packet)的形式串行传输,在第三代的PCI-E接口的每个通道具有单方向8Gigabits/sec的速度。多个通道可以组合在一起形成x1、x2、x4、x8、x12、x16,甚至是x32的通道频宽。
在一般中高阶的电脑通常会设置两个或二个以上PCI-E插槽。电脑中的基本输入输出系统(BIOS)会检测哪个PCI-E插槽插设有PCI-E扩展卡,并依据检测结果来指示中央处理单元(CPU)如何分配PCI-E通道给第一PCI-E插槽(通常为靠近中央处理单元的PCI-E插槽)与第二PCI-E插槽(通常为较远离中央处理单元的PCI-E插槽)。
更明确地说,图1与图2是现有的中央处理单元的PCI-E通道分配于两PCI-E插槽的示意图。请参阅图1与图2,只读存储器30储存有基本输入输出系统(BIOS)。随机存取存储器32电性连接于只读存储器30与中央处理单元10,开机后,基本输入输出系统被载入随机存取存储器32内,并接收第一PCI-E插槽11与第二PCI-E插槽12上是否有插设扩展卡的信号。基本输入输出系统会根据所接收到的信息来控制第二开关16来切换PCI-E通道。
更明确地说,由于PCI-E通道是由各PCI-E插槽内的第一个PCI-E接脚组(也就是图1与图2中第一PCI-E插槽11最左方的第一PCI-E接脚组21以及第二PCI-E插槽12最左方的第二PCI-E接脚组22)开始向右依次分配。以中央处理单元10支援x16的PCI-E通道(例如是编号为00-15的16个PCI-E通道)而言,编号为00-07的这8个PCI-E通道会形成于中央处理单元10的前8个的处理器接脚组20与第一PCI-E插槽11的前8个第一PCI-E接脚组21之间。编号为08-15的这8个PCI-E通道会视扩展卡的插接状况被切换至第一PCI-E插槽11的后半部第一PCI-E接脚组21或是第二PCI-E插槽12的前半部第二PCI-E接脚组22。
因此,若只有第一PCI-E插槽11插有扩展卡,基本输入输出系统会指示中央处理单元10,将编号为08-15的这8个PCI-E通道切换到第一PCI-E插槽11的第一PCI-E接脚组21。也就是第一PCI-E插槽11的第1到第16个第一PCI-E接脚组21会被依次分配到编号为00-15的16个PCI-E通道,而如图1所示地提供给第一PCI-E插槽11x16的PCI-E信号。
若两个PCI-E插槽均插有扩展卡,基本输入输出系统会指示中央处理单元10,将编号为08-15的这8个PCI-E通道切换到第二PCI-E插槽12的前半部第二PCI-E接脚组22。也就是第一PCI-E插槽11的第1到第8个第一PCI-E接脚组21会被依次分配到编号为00-07的8个PCI-E通道,第二PCI-E插槽12的第1到第8个第二PCI-E接脚组22会被依次分配到编号为08-15的8个PCI-E通道,而如图2所示地分别提供给两个PCI-E插槽x8、x8的PCI-E信号。换句话说,目前,第二PCI-E插槽12最多只能接收到一半数量的PCI-E信号。
然而,由于目前高效能的中央处理单元10的散热器体积很大,在安装完之后可能会与第一PCI-E插槽11发生机构上的干涉,或者,若第一PCI-E插槽11发生损坏时,使用者只能把扩展卡插在第二PCI-E插槽12。然而,目前第二PCI-E插槽12只能接收到一半数量的PCI-E信号,而导致效能降低。
发明内容
本发明提供一种可切换PCI-E通道的主机板模块,其第二PCI-E插槽可接收到完整的PCI-E信号。
本发明的一种可切换PCI-E通道的主机板模块,包括一中央处理单元(CPU)、一第一PCI-E插槽、一第二PCI-E插槽、一第一开关及一第二开关。中央处理单元包括2N个处理器接脚组。第一PCI-E插槽电性连接于中央处理单元且包括2N个第一PCI-E接脚组。第二PCI-E插槽电性连接于中央处理单元且包括2N个第二PCI-E接脚组。第一开关包括一第一输入端以及可切换的一第一输出端。第二开关包括一第二输入端以及可切换的一第二输出端。中央处理单元的第1~a个处理器接脚组电性连接于第一输入端,第一输出端可切换地电性连接于第一PCI-E插槽的第1~a个的这些第一PCI-E接脚组或是第二PCI-E插槽的第(2N-a+1)~2N个的这些第二PCI-E接脚组,以形成a个PCI-E通道。中央处理单元的第a+1~2N个处理器接脚组电性连接于第二输入端,第二输出端可切换地电性连接于第一PCI-E插槽的第a+1~2N个这些第一PCI-E接脚组或是第二PCI-E插槽的第1~(2N-a)个这些第二PCI-E接脚组,以形成2N-a个PCI-E通道,其中1<a<2N。
在本发明的一实施例中,上述的主机板模块还包括一基本输入输出系统(BIOS)接收第一PCI-E插槽与第二PCI-E插槽上是否有插设一第一扩展卡与一第二扩展卡的信号,当第二PCI-E插槽上有插设一第二扩展卡时,基本输入输出系统指示中央处理单元,反转与第二PCI-E插槽之间电性连接的这些PCI-E通道的顺序。
在本发明的一实施例中,上述的主机板模块还包括一只读存储器(ROM),储存有基本输入输出系统(BIOS);一芯片组,只读存储器通过芯片组电性连接于中央处理单元;以及一随机存取存储器(RAM),电性连接于中央处理单元。
在本发明的一实施例中,上述的若第一PCI-E插槽上没有插设一第一扩展卡且第二PCI-E插槽上有插设一第二扩展卡,第1~a个这些PCI-E通道形成于中央处理单元的第1~a个这些处理器接脚组与第二PCI-E插槽的这些第(2N-a+1)~2N个第二PCI-E接脚组之间,第a+1~2N个这些PCI-E通道形成于中央处理单元的第a+1~2N个这些处理器接脚组与第二PCI-E插槽的第1~(2N-a)个这些第二PCI-E接脚组之间。
在本发明的一实施例中,上述的若第一PCI-E插槽上有插设一第一扩展卡且第二PCI-E插槽上有插设一第二扩展卡,第1~a个这些PCI-E通道形成于中央处理单元的第1~a个这些处理器接脚组与第一PCI-E插槽的第1~a个这些第一PCI-E接脚组之间,第a+1~2N个这些PCI-E通道形成于中央处理单元的第a+1~2N个这些处理器接脚组与第二PCI-E插槽的第1~(2N-a)个这些第二PCI-E接脚组之间。
在本发明的一实施例中,上述的第一PCI-E插槽上有插设一第一扩展卡且第二PCI-E插槽上没有插设一第二扩展卡,第1~a个这些PCI-E通道形成于中央处理单元的第1~a个这些处理器接脚组与第一PCI-E插槽的第1~a个这些第一PCI-E接脚组之间,第a+1~2N个这些PCI-E通道形成于中央处理单元的第a+1~2N个这些处理器接脚组与第一PCI-E插槽的第a+1~2N个这些第一PCI-E接脚组之间。
在本发明的一实施例中,上述的2N为16。
在本发明的一实施例中,上述的a为N。
在本发明的一实施例中,上述的a不为N。
在本发明的一实施例中,上述的第一开关与第二开关分别包括多个小开关,第一输入端与第一输出端由第一开关的这些小开关共同形成,第二输入端与第二输出端由第二开关的这些小开关共同形成。
基于上述,由于PCI-E通道需要由各PCI-E插槽中从第一个第一PCI-E接脚组开始往右依次分配,但是不限制PCI-E通道的编号顺序是由小到大或是由大到小,本发明的可切换PCI-E通道的主机板模块包括了二个开关,中央处理单元的第1~a个处理器接脚组通过第一开关可切换地电性连接于第一PCI-E插槽的第1~a个的这些第一PCI-E接脚组或是第二PCI-E插槽的第(2N-a+1)~2N个的这些第二PCI-E接脚组,以形成a个PCI-E通道。中央处理单元的第a+1~2N个处理器接脚组通过第二开关可切换地电性连接于第一PCI-E插槽的第a+1~2N个这些第一PCI-E接脚组或是第二PCI-E插槽的第1~(2N-a)个这些第二PCI-E接脚组,以形成2N-a个PCI-E通道。当基本输入输出系统检测到第二PCI-E插槽上有插设第二扩展卡之后,基本输入输出系统指示中央处理单元以切换第一开关与第二开关,且反转提供给第二PCI-E插槽的PCI-E通道的顺序,来使第二PCI-E插槽的第1、2、3…个第一PCI-E接脚组依次被分配到中央处理单元的第2N、2N-1、2N-2…个PCI-E通道。若第一PCI-E插槽上没有插设第一扩展卡,全部的PCI-E通道会被分配给第二PCI-E插槽,而使第二PCI-E插槽可接收到完整的PCI-E信号。若第一PCI-E插槽上有插设第一扩展卡,部分的PCI-E通道会被分配给第一PCI-E插槽,另一部分的PCI-E通道会被分配给第二PCI-E插槽,而使双扩展卡仍能一起运作。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合说明书附图作详细说明如下。
附图说明
图1与图2是现有的中央处理单元的PCI-E通道分配于两PCI-E插槽的示意图。
图3至图5是依照本发明的一实施例的中央处理单元的PCI-E通道分配于两PCI-E插槽的示意图。
附图标记说明:
1:可切换PCI-E通道的主机板模块
10:中央处理单元
11:第一PCI-E插槽
12:第二PCI-E插槽
13:第一开关
14:第一输入端
15:第一输出端
16:第二开关
17:第二输入端
18:第二输出端
20:处理器接脚组
21:第一PCI-E接脚组
22:第二PCI-E接脚组
30:只读存储器
32:随机存取存储器
35:芯片组
50:基本输入输出系统(BIOS)
具体实施方式
图3至图5是依照本发明的一实施例的中央处理单元10的PCI-E通道分配于两PCI-E插槽的示意图。请先参阅图3至图5,可切换PCI-E通道的主机板模块1包括一中央处理单元10、一第一PCI-E插槽11、一第二PCI-E插槽12、一第一开关13、一第二开关16、一只读存储器30及一随机存取存储器32。只读存储器30储存有一基本输入输出系统(BIOS)50。随机存取存储器32电性连接于中央处理单元10。
一般而言,当使用者按下电源键以开启电脑系统时,储存在只读存储器30中的基本输入输出系统50会通过一芯片组35电性连接于中央处理单元10,基本输入输出系统50会载入至随机存取存储器32,并准备开始对电脑系统的硬件元件进行初始化及检查动作。基本输入输出系统50依次对中央处理单元10、芯片组35、随机存取存储器32,以及周边装置进行初始化动作,并确认有哪些周边装置连接到主机板,在确保这些硬件元件在开机动作完成后得以正常运作之后,会将作业系统载入随机存取存储器32以完成电脑系统的开机动作。
以基本输入输出系统50确认有哪些周边装置连接到主机板的阶段来说,由于可切换PCI-E通道的主机板模块1设置有两个PCI-E插槽(第一PCI-E插槽11、第二PCI-E插槽12),基本输入输出系统50会检测哪个PCI-E插槽插设有PCI-E扩展卡,并依据检测结果来指示中央处理单元10第一开关13与第二开关16如何切换,而使PCI-E通道分配给第一PCI-E插槽11(通常为靠近中央处理单元10的PCI-E插槽)或/与第二PCI-E插槽12(通常为较远离中央处理单元10的PCI-E插槽),并指示中央处理单元10如何配置PCI-E通道的顺序。因此,即便是只有第二PCI-E插槽12上插有PCI-E扩展卡,本实施例的可切换PCI-E通道的主机板模块1可将全部的PCI-E通道都分配到第二PCI-E插槽12,以使第二PCI-E插槽12可接收到完整的PCI-E信号。下面将对此进行详细地介绍。
首先要说明的是,本实施例的可切换PCI-E通道的主机板模块1的中央处理单元10、第一PCI-E插槽11及第二PCI-E插槽12分别支援2N个PCI-E通道,第一PCI-E插槽11及第二PCI-E插槽12分别电性连接于中央处理单元10。在本实施例中,2N以16为例,但2N的数量也可以是4、8或是32等,并不仅以16为限制。
中央处理单元10的第1~a个处理器接脚组20通过第一开关13可切换地电性连接于第一PCI-E插槽11的第1~a个第一PCI-E接脚组21或是第二PCI-E插槽12的第(2N-a+1)~2N个第二PCI-E接脚组22,以形成第1~a个PCI-E通道,中央处理单元10的第a+1~2N个处理器接脚组20通过第二开关16可切换地电性连接于第一PCI-E插槽11的第a+1~2N个第一PCI-E接脚组21或是第二PCI-E插槽12的第1~(2N-a)个第二PCI-E接脚组22,以形成第a+1~2N个PCI-E通道,其中1<a<2N。在本实施例中,a以N为例,但在其他实施例中,a也可以不是2N的一半,即a不为N。
更明确地说,在本实施例中,中央处理单元10、第一PCI-E插槽11及第二PCI-E插槽12分别支援16个PCI-E通道(也就是所谓的x16频宽)。中央处理单元10的16个处理器接脚组20对应于这16个PCI-E通道,这16个PCI-E通道依次以00~15编号,其中,中央处理单元10以图3左方数来的第1~8个处理器接脚组20对应于编号为00~07的PCI-E通道,第1~8个处理器接脚组20连接到第一开关13的第一输入端14,且由第一开关13的第一输出端15可切换地电性连接于第一PCI-E插槽11从图3左方数来的第1~8个第一PCI-E接脚组21或是第二PCI-E插槽12的第9~16个第二PCI-E接脚组22,以形成第1~a个PCI-E通道。
中央处理单元10的第9~16个处理器接脚组20对应于编号为08~15的PCI-E通道,且连接到第二开关16的第二输入端17。第二开关16的第二输出端18可切换地电性连接于第一PCI-E插槽11的第9~16个第一PCI-E接脚组21或是第二PCI-E插槽12的第1~8个第二PCI-E接脚组22,以形成第a+1~2N个PCI-E通道。
需说明的是,实际上,第一开关13与第二开关16可各自再有多个小开关(未绘示)。第一开关13的这些小开关共同组成第一输入端14与第一输出端15,以共同切换其中一部分的通道。第二开关16的这些小开关共同组成第二输入端17与第二输出端18,以共同切换另一部分的通道。例如,若一个小开关可以切换2个通道,第一开关13与第二开关16可各自有4个小开关。当然,第一开关13与第二开关16所包括的小开关的数量并不以此为限制。当然,若是第一开关13与第二开关16本身分别就可以切换16个通道,则第一开关13与第二开关16也可以分别是单一个开关。
值得一提的是,第一PCI-E插槽11的PCI-E通道的排序与第二PCI-E插槽12的PCI-E通道的排序是相反的。这是因为各PCI-E插槽中可运作的PCI-E通道会由各PCI-E插槽内的第一个PCI-E接脚组开始连接且往后(也就是图面上的由左往右排序)依次分配,只要各PCI-E插槽内的第一个PCI-E接脚组与接连的其他数个PCI-E接脚组有被分配到,而且被分配到的PCI-E通道的编号连续即可,并不限制被分配到的PCI-E通道的编号顺序是由小到大或是由大到小。
因此,为了可以让只有第一PCI-E插槽11有插第一扩展卡(如图3)、第一PCI-E插槽11与第二PCI-E插槽12同时有插第一扩展卡与第二扩展卡(如图4)、只有第二PCI-E插槽12有插第二扩展卡(如图5)这三种模式均能运作,且在只有第二PCI-E插槽12有插第二扩展卡时,第二PCI-E插槽12还能够被分配到完整的16个PCI-E通道,在本实施例的可切换PCI-E通道的主机板模块1中,特别将第二PCI-E插槽12的通道从左到右分配相反的编号。下面将以实例解释。
实际运作的状况如下,首先,在开机的阶段,基本输入输出系统50会取得第一PCI-E插槽11及第二PCI-E插槽12上是否分别有插设第一扩展卡及第二扩展卡的信息。实际上会有三种状况,第一,只有第一PCI-E插槽11有插第一扩展卡(如图3)。第二,第一PCI-E插槽11与第二PCI-E插槽12同时有插第一扩展卡与第二扩展卡(如图4),第三,只有第二PCI-E插槽12有插第二扩展卡(如图5)。
以第一种状况来说,若第一PCI-E插槽11上有插设第一扩展卡且第二PCI-E插槽12上没有插设第二扩展卡,也就是图3的状况,中央处理单元10对应地切换第一开关13与第二开关16,第1~a个PCI-E通道形成于中央处理单元10的第1~a个处理器接脚组20与第一PCI-E插槽11的第1~a个第一PCI-E接脚组21之间,第a+1~2N个PCI-E通道形成于中央处理单元10的第a+1~2N个处理器接脚组20与第一PCI-E插槽的第a+1~2N个第一PCI-E接脚组21之间,基本输入输出系统50指示中央处理单元10,提供给第一PCI-E插槽11 2N个原始排序的PCI-E通道。更明确地说,若只有第一PCI-E插槽11上有插设第一扩展卡,基本输入输出系统50会指示中央处理单元10,将16个PCI-E通道以原始排序分配至第一PCI-E插槽11。
以第二种状况来说,若第一PCI-E插槽11上有插设第一扩展卡且第二PCI-E插槽12上有插设第二扩展卡,也就是图4的状况,中央处理单元10对应地切换第一开关13与第二开关16,第1~a个PCI-E通道形成于中央处理单元10的第1~a个处理器接脚组20与第一PCI-E插槽11的第1~a个第一PCI-E接脚组21之间,第a+1~2N个PCI-E通道形成于中央处理单元10的第a+1~2N个处理器接脚组20与第二PCI-E插槽12的第1~(2N-a)个第二PCI-E接脚组22之间,基本输入输出系统50指示中央处理单元10,提供给第一PCI-E插槽11a个原始排序的PCI-E通道,且提供给第二PCI-E插槽12 2N-a个相反排序的PCI-E通道。
更明确地说,第一PCI-E插槽11与第二PCI-E插槽12同时有插第一扩展卡与第二扩展卡,基本输入输出系统50会指示中央处理单元10,编号00~07的这8个PCI-E通道会分配于第一PCI-E插槽11的前八个第一PCI-E接脚组21,编号08~15的这8个PCI-E通道以反转的方式分配至第二PCI-E插槽12的前八个第二PCI-E接脚组22。对于第一PCI-E插槽11与第二PCI-E插槽12来说,只要是从左方开始算起的这连续8个PCI-E通道有被指派到编号连续的PCI-E通道便可以运作,编号可以是由大到小或是由小到大。在图4的状况下,第一PCI-E插槽11的前八个第一PCI-E接脚组21依次被分配到的PCI-E通道的编号是由小到大(00-07),第二PCI-E插槽12的前八个第二PCI-E接脚组22依次被分配到的PCI-E通道的编号是由大到小(15-08)。在此状况下,第一PCI-E插槽11与第二PCI-E插槽12可以运作的频宽各为8个PCI-E通道,即x8、x8的模式。
以第三种状况来说,若第一PCI-E插槽11上没有插设第一扩展卡且第二PCI-E插槽12上有插设第二扩展卡,也就是图5的状况,中央处理单元10对应地切换第一开关13与第二开关16,第1~a个PCI-E通道形成于中央处理单元10的第1~a个处理器接脚组20与第二PCI-E插槽12的第(2N-a+1)~2N个第二PCI-E接脚组22之间,第a+1~2N个PCI-E通道形成于中央处理单元10的第a+1~2N个处理器接脚组20与第二PCI-E插槽12的第1~(2N-a)个第二PCI-E接脚组22之间,基本输入输出系统50指示中央处理单元10提供给第二PCI-E插槽122N个相反排序的PCI-E通道。
更明确地说,若只有第二PCI-E插槽12上有插设第二扩展卡,基本输入输出系统50会指示中央处理单元10,将16个PCI-E通道都反转地分配至第二PCI-E插槽12,第二PCI-E插槽12的这16个第二PCI-E接脚组22依次被分配到编号为由大到小(15-00)的PCI-E通道,第二PCI-E插槽12可接收到完整的PCI-E信号。
综上所述,由于PCI-E通道需要由各PCI-E插槽中从第一个第一PCI-E接脚组开始往右依次分配,但是不限制PCI-E通道的编号顺序是由小到大或是由大到小,本发明的可切换PCI-E通道的主机板模块包括了二个开关,中央处理单元的第1~a个处理器接脚组通过第一开关可切换地电性连接于第一PCI-E插槽的第1~a个的这些第一PCI-E接脚组或是第二PCI-E插槽的第(2N-a+1)~2N个的这些第二PCI-E接脚组,以形成a个PCI-E通道。中央处理单元的第a+1~2N个处理器接脚组通过第二开关可切换地电性连接于第一PCI-E插槽的第a+1~2N个这些第一PCI-E接脚组或是第二PCI-E插槽的第1~(2N-a)个这些第二PCI-E接脚组,以形成2N-a个PCI-E通道。当基本输入输出系统50检测到第二PCI-E插槽上有插设第二扩展卡之后,基本输入输出系统50指示中央处理单元以切换第一开关与第二开关,且反转提供给第二PCI-E插槽的PCI-E通道的顺序,来使第二PCI-E插槽的第1、2、3…个第一PCI-E接脚组依次被分配到中央处理单元的第2N、2N-1、2N-2…个PCI-E通道。若第一PCI-E插槽上没有插设第一扩展卡,全部的PCI-E通道会被分配给第二PCI-E插槽,而使第二PCI-E插槽可接收到完整的PCI-E信号。若第一PCI-E插槽上有插设第一扩展卡,部分的PCI-E通道会被分配给第一PCI-E插槽,另一部分的PCI-E通道会被分配给第二PCI-E插槽,而使双扩展卡仍能一起运作。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的变动与润饰,故本发明的保护范围当视后附的权利要求所界定者为准。
Claims (12)
1.一种可切换PCI-E通道的主机板模块,其特征在于,包括:
一中央处理单元,包括2N个处理器接脚组;
一第一PCI-E插槽,电性连接于所述中央处理单元且包括2N个第一PCI-E接脚组;
一第二PCI-E插槽,所述第二PCI-E插槽电性连接于所述中央处理单元且包括2N个第二PCI-E接脚组;
一第一开关,包括一第一输入端及可切换的一第一输出端;以及
一第二开关,包括一第二输入端及可切换的一第二输出端,其中
所述中央处理单元的第1~a个处理器接脚组电性连接于所述第一输入端,所述第一输出端可切换地电性连接于所述第一PCI-E插槽的第1~a个的所述多个第一PCI-E接脚组或是所述第二PCI-E插槽的第(2N-a+1)~2N个的所述多个第二PCI-E接脚组,以形成a个PCI-E通道,
所述中央处理单元的第a+1~2N个处理器接脚组电性连接于所述第二输入端,所述第二输出端可切换地电性连接于所述第一PCI-E插槽的第a+1~2N个所述多个第一PCI-E接脚组或是所述第二PCI-E插槽的第1~(2N-a)个所述多个第二PCI-E接脚组,以形成2N-a个PCI-E通道,其中1<a<2N。
2.如权利要求1所述的可切换PCI-E通道的主机板模块,其特征在于,还包括:
一基本输入输出系统,接收所述第一PCI-E插槽与所述第二PCI-E插槽上是否有插设一第一扩展卡与一第二扩展卡的信号,当所述第二PCI-E插槽上有插设一第二扩展卡时,所述基本输入输出系统指示所述中央处理单元,反转与所述第二PCI-E插槽之间电性连接的所述多个PCI-E通道的顺序。
3.如权利要求2所述的可切换PCI-E通道的主机板模块,其特征在于,还包括:
一只读存储器,储存有所述基本输入输出系统;
一芯片组,所述只读存储器通过所述芯片组电性连接于所述中央处理单元;以及
一随机存取存储器,电性连接于所述中央处理单元。
4.如权利要求1或2所述的可切换PCI-E通道的主机板模块,其特征在于,若所述第一PCI-E插槽上没有插设一第一扩展卡且所述第二PCI-E插槽上有插设一第二扩展卡,第1~a个所述多个PCI-E通道形成于所述中央处理单元的第1~a个所述多个处理器接脚组与所述第二PCI-E插槽的所述多个第(2N-a+1)~2N个第二PCI-E接脚组之间,第a+1~2N个所述多个PCI-E通道形成于所述中央处理单元的第a+1~2N个所述多个处理器接脚组与所述第二PCI-E插槽的第1~(2N-a)个所述多个第二PCI-E接脚组之间。
5.如权利要求1或2所述的可切换PCI-E通道的主机板模块,其特征在于,若所述第一PCI-E插槽上有插设一第一扩展卡且所述第二PCI-E插槽上有插设一第二扩展卡,第1~a个所述多个PCI-E通道形成于所述中央处理单元的第1~a个所述多个处理器接脚组与所述第一PCI-E插槽的第1~a个所述多个第一PCI-E接脚组之间,第a+1~2N个所述多个PCI-E通道形成于所述中央处理单元的第a+1~2N个所述多个处理器接脚组与所述第二PCI-E插槽的第1~(2N-a)个所述多个第二PCI-E接脚组之间。
6.如权利要求1或2所述的可切换PCI-E通道的主机板模块,其特征在于,若所述第一PCI-E插槽上有插设一第一扩展卡且所述第二PCI-E插槽上没有插设一第二扩展卡,第1~a个所述多个PCI-E通道形成于所述中央处理单元的第1~a个所述多个处理器接脚组与所述第一PCI-E插槽的第1~a个所述多个第一PCI-E接脚组之间,第a+1~2N个所述多个PCI-E通道形成于所述中央处理单元的第a+1~2N个所述多个处理器接脚组与所述第一PCI-E插槽的第a+1~2N个所述多个第一PCI-E接脚组之间。
7.如权利要求4所述的可切换PCI-E通道的主机板模块,其特征在于,2N为16。
8.如权利要求5所述的可切换PCI-E通道的主机板模块,其特征在于,2N为16。
9.如权利要求6所述的可切换PCI-E通道的主机板模块,其特征在于,2N为16。
10.如权利要求1所述的可切换PCI-E通道的主机板模块,其特征在于,a为N。
11.如权利要求1所述的可切换PCI-E通道的主机板模块,其特征在于,a不为N。
12.如权利要求1所述的可切换PCI-E通道的主机板模块,其特征在于,所述第一开关与所述第二开关分别包括多个小开关,所述第一输入端与所述第一输出端由所述第一开关的所述多个小开关共同形成,所述第二输入端与所述第二输出端由所述第二开关的所述多个小开关共同形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610530453.4A CN107590091B (zh) | 2016-07-06 | 2016-07-06 | 可切换pci-e通道的主机板模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610530453.4A CN107590091B (zh) | 2016-07-06 | 2016-07-06 | 可切换pci-e通道的主机板模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107590091A CN107590091A (zh) | 2018-01-16 |
CN107590091B true CN107590091B (zh) | 2020-05-19 |
Family
ID=61046342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610530453.4A Active CN107590091B (zh) | 2016-07-06 | 2016-07-06 | 可切换pci-e通道的主机板模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107590091B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
CN1916963A (zh) * | 2005-12-15 | 2007-02-21 | 威盛电子股份有限公司 | 支持多个图型处理单元方法与系统 |
CN101276320A (zh) * | 2008-04-30 | 2008-10-01 | 华硕电脑股份有限公司 | 以桥接器控制数据存取的计算机系统 |
US7756123B1 (en) * | 2006-12-21 | 2010-07-13 | Nvidia Corporation | Apparatus, system, and method for swizzling of a PCIe link |
CN103455379A (zh) * | 2013-09-05 | 2013-12-18 | 华为技术有限公司 | 资源分配方法及系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7246190B2 (en) * | 2004-04-21 | 2007-07-17 | Hewlett-Packard Development Company, L.P. | Method and apparatus for bringing bus lanes in a computer system using a jumper board |
US7447825B2 (en) * | 2006-03-10 | 2008-11-04 | Inventec Corporation | PCI-E automatic allocation system |
JP4877482B2 (ja) * | 2006-04-11 | 2012-02-15 | 日本電気株式会社 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
US7480757B2 (en) * | 2006-05-24 | 2009-01-20 | International Business Machines Corporation | Method for dynamically allocating lanes to a plurality of PCI Express connectors |
US7711886B2 (en) * | 2007-12-13 | 2010-05-04 | International Business Machines Corporation | Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system |
US8996781B2 (en) * | 2012-11-06 | 2015-03-31 | OCZ Storage Solutions Inc. | Integrated storage/processing devices, systems and methods for performing big data analytics |
-
2016
- 2016-07-06 CN CN201610530453.4A patent/CN107590091B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
CN1916963A (zh) * | 2005-12-15 | 2007-02-21 | 威盛电子股份有限公司 | 支持多个图型处理单元方法与系统 |
US7756123B1 (en) * | 2006-12-21 | 2010-07-13 | Nvidia Corporation | Apparatus, system, and method for swizzling of a PCIe link |
CN101276320A (zh) * | 2008-04-30 | 2008-10-01 | 华硕电脑股份有限公司 | 以桥接器控制数据存取的计算机系统 |
CN103455379A (zh) * | 2013-09-05 | 2013-12-18 | 华为技术有限公司 | 资源分配方法及系统 |
Non-Patent Citations (1)
Title |
---|
"双主机冗余显示系统的分析和设计";林文富等;《电子产品世界》;20101231(第12期);第32-34页 * |
Also Published As
Publication number | Publication date |
---|---|
CN107590091A (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110321313B (zh) | 可配置接口卡 | |
TWI626592B (zh) | 基本輸入輸出系統對pci-e通道的控制方法 | |
US20060294279A1 (en) | Mechanism for peripheral component interconnect express (PCIe) connector multiplexing | |
US20050270298A1 (en) | Daughter card approach to employing multiple graphics cards within a system | |
CN111752871A (zh) | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 | |
CN107743621B (zh) | 集成电路输入及输出 | |
US20170003709A1 (en) | Connecting circuitry and computing system having the same | |
CN107408095A (zh) | 通道资源的重定向 | |
CN110554983A (zh) | 交换电路板 | |
EP1811398B1 (en) | Data processing system with a multiported memory for interprocessor communication | |
CN107590089B (zh) | 基本输入输出系统对pci-e通道的控制方法 | |
CN108646979B (zh) | 输入输出io底板、io底板的配置方法及装置 | |
CN107590091B (zh) | 可切换pci-e通道的主机板模块 | |
CN109684255A (zh) | 一种fpga管脚复用电路及控制方法 | |
US20170185346A1 (en) | SoC Fabric extensions for configurable memory maps through memory range screens and selectable address flattening | |
US10083145B2 (en) | Motherboard module having switchable PCI-E lane | |
CN100412837C (zh) | 多通道内部集成电路 | |
US20050044299A1 (en) | Soc capable of linking external bridge circuits for expanding functionality | |
US10255224B1 (en) | Intelligent PCIe slot lane assignment method | |
KR100897602B1 (ko) | 다수의 메모리부들을 포함하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법 | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 | |
CN113032316B (zh) | 一种基于Oculink接口的PCIE扩展方法及设备 | |
KR20190097809A (ko) | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 | |
US8764874B2 (en) | Arrangement, method, integrated circuit and device for routing requests | |
CN208271176U (zh) | 一种输入输出装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |