CN100456476C - 强介电存储器及其制造方法 - Google Patents

强介电存储器及其制造方法 Download PDF

Info

Publication number
CN100456476C
CN100456476C CNB200410005319XA CN200410005319A CN100456476C CN 100456476 C CN100456476 C CN 100456476C CN B200410005319X A CNB200410005319X A CN B200410005319XA CN 200410005319 A CN200410005319 A CN 200410005319A CN 100456476 C CN100456476 C CN 100456476C
Authority
CN
China
Prior art keywords
strong dielectric
matrix
layer
memory cell
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410005319XA
Other languages
English (en)
Other versions
CN1519942A (zh
Inventor
松本昭人
名取荣治
下田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1519942A publication Critical patent/CN1519942A/zh
Application granted granted Critical
Publication of CN100456476C publication Critical patent/CN100456476C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种能高度集成化的强介电存储器。本发明的强介电存储器(1000)包括片状器件(100)，而片状器件(100)具有包含强介电电容器(20)的存储单元阵列(102)，和包含在存储单元阵列(102)上方形成的薄膜晶体管的电路部分(104)。

Description

强介电存储器及其制造方法
技术领域
本发明涉及强介电存储器及其制造方法。
背景技术
近年来，采用能通过自发极化保持数据的强介电电容器的强介电存储器(FeRAM)受到人们的注目。这种强介电存储器之中，被称为所谓交叉点(クロスポイント)型的存储器，不必使强介电电容器与MOS晶体管一一对应地构成，能够仅由强介电电容器构成存储器。因此，人们期待着能在简化结构下高度集成化。
但是，例如对于交叉点型强介电存储器而言，即使削减存储单元阵列区域的面积，也需要在存储单元阵列周边形成控制电路。也就是说，作为强介电存储单元阵列全体，必须占用大的面积，为了实现高度集成化，人们期望进一步加以改善。
发明内容
本发明目的在于提供一种能更高度集成化的半导体装置。
(1)本发明的强介电存储器包括基体，其上没有形成晶体管；和片状器件，其被形成为与所述的基体相接；所述的片状器件具有包含强介电电容器的存储单元阵列、设置在所述的存储单元阵列上方的绝缘层和包含形成在所述的绝缘层上方的薄膜晶体管的电路部分；所述的绝缘层具有凹部；所述的薄膜晶体管设置在多晶硅层上，所述的多晶硅层设置在包含所述的凹部的所述的绝缘层的上方。
本发明的强介电存储器由包含在存储单元阵列上方设置控制存储单元动作的片状器件构成。其中所述的电路，可以包括在所述的存储单元书写信息用电路和从所述的存储单元读取信息用电路。本发明中的这种片状器件，不必在存储单元阵列周边设置电路部分。因此，能够提高强介电存储器的面积效率，实现细微化。
本发明的强介电存储器，可以采用以下实施方式。
(A)本发明的强介电存储器中，所述的片状器件在基体上被层叠二层，在该片状器件相互之间至少介入有粘接层。
根据这种实施方式，由于层叠多层片状器件，所以能够实现强介电存储器的高度集成化。
(B)发明的强介电存储器中，所述的多晶硅层在包含所述的绝缘层的上方被形成为岛状。
(C)本发明的强介电存储器中，所述的存储单元阵列，可以由以线状形成的多个第一电极、与该第一电极交叉的多个第二电极、和设置在所述的第一电极和所述的第二电极的至少交叉区域的强介电层构成。根据这种方式，能够仅由强介电电容器构成存储单元阵列，可以实现强介电存储器的高度集成化。
(D)本发明的强介电存储器中，还可以在所述的片状器件周边设置周边电路部分。根据这种实施方式，可以根据需要分开制作控制电路。
(E)本发明的强介电存储器中，周边电路部分可以由包含薄膜晶体管构成。根据这种实施方式，通过用薄型半导体元件形成周边电路，能够实现强介电存储器的高度集成化。
(F)本发明的强介电存储器中，所述的强介电层的构成元素中含有硅、或者硅和锗。
(2)本发明的强介电存储器的制造方法，其特征在于包括：在没有形成晶体管的基体上，形成与该基体相接且包含强介电电容器的存储单元阵列的工序，通过在所述的存储单元阵列的上方形成由薄膜晶体管构成的电路部分而形成片状器件的工序；形成所述的片状器件的工序包含：在所述的存储单元阵列的上方形成具有凹部的绝缘层的工序，在所述的绝缘层的上方的包含所述的凹部的区域中形成无定形硅层的工序，通过对所述的无定形硅层进行激光结晶化，形成用于所述的薄膜晶体管的多晶硅层的工序。
根据本发明的强介电存储器的制造方法，能够在存储单元阵列上方形成电路部分。其结果能够提高强介电存储器的面积效率，可以在存储单元阵列的所需区域形成薄膜晶体管。
(3)本发明的强介电存储器的制造方法，其特征在于包括：
(a)在能透过光的第一基体上形成吸收该光而改性的分离层的工序，
(b)在所述的分离层上形成包含强介电电容器的存储单元阵列的工序，
(c)通过在所述的存储单元阵列上方形成由薄膜晶体管构成的电路部分而形成片状器件的工序，
(d)至少借助于粘接层将形成了所述的片状器件的第一基体与第二基体接合的工序，
(e)从所述的第一基体的一个表面对所述的分离层照射光，将所述的片状器件与所述的第一基体剥离；
所述的(c)工序包含：
在所述的存储单元阵列的上方形成具有凹部的绝缘层的工序，
在所述的绝缘层的上方的包含所述的凹部的区域中形成无定形硅层的工序，
通过对所述的无定形硅层进行激光结晶化，形成用于所述的薄膜晶体管的多晶硅层的工序。
而且本发明的强介电存储器的制造方法，其特征在于包括：
在所述的第二基体上，通过形成包括强介电电容器的存储单元阵列、和配置在该存储单元阵列的上方且由薄膜晶体管构成的电路部分，形成其他的片状器件，
通过所述的粘接层而将所述的第一基体和所述的第二基体粘合，使得在所述的第一基体上形成的所述的片状器件、和在所述的第二基体上形成的所述的片状器件处于内侧，
将所述的片状器件和所述的其他的片状器件层叠在所述的第二基体上。
本发明可以采用以下方式。
(A)本发明的强介电存储器的制造方法中，在形成所述的片状器件的工序中，包括：形成线状第一电极、设置在该第一电极上的强介电层、在所述的强介电层上与所述的第一电极交叉配置的线状第二电极的工序。
根据这种实施方式，能够仅由强介电电容器构成存储单元阵列，由于能够形成简单结构的存储单元阵列，所以能够实现更高程度集成化。
(B)本发明的强介电存储器的制造方法中，进一步包括在所述的片状器件周边，形成包含薄膜晶体管构成的周边电路部分的工序。
(C)本发明的强介电存储器的制造方法中，所述的强介电层的构成元素中可以含有硅、或者硅和锗。根据这种实施方式，能够降低形成强介电层时的温度，可以用低温工艺形成强介电存储器。
附图说明
图1是表示第一种实施方式涉及的强介电存储器的示意平面图。
图2是表示第一种实施方式涉及的强介电存储器的剖面示意图。
图3是表示第一种实施方式中制造方法一个工序的剖面示意图。
图4是表示第一种实施方式中制造方法一个工序的剖面示意图。
图5是表示第一种实施方式中制造方法一个工序的剖面示意图。
图6是表示第一种实施方式中制造方法一个工序的剖面示意图。
图7是表示变形例涉及的强介电存储器的剖面示意图。
图8是表示变形例涉及的强介电存储器的剖面示意图。
图9是表示第二种实施方式涉及的强介电存储器的剖面示意图。
图10是表示第二种实施方式中制造方法的一个工序的剖面示意图。
图11是表示第二种实施方式中制造方法的一个工序的剖面示意图。
图12是表示第二种实施方式中制造方法的一个工序的剖面示意图。
图13是表示第二种实施方式变形例中制造方法的一个工序的剖面示意图。
图14是表示第二种实施方式变形例中制造方法的一个工序的剖面示意图。
图15是表示第二种实施方式变形例中制造方法一个工序的剖面示意图。
图中，10、基体12、第一电极14、强介电层16、第二电极18、绝缘层20、强介电电容器22、氢阻挡膜24、绝缘层26、接线柱28、凹部30、无定形硅层32、激光器50、薄膜晶体管52、多晶硅层54、栅绝缘层56、栅电极58、杂质层60、配线层100、片状器件(第一片状器件)100A、片状器件区域102、存储单元阵列104、电路部分110、第二片状器件120、周边电路部分120A、周边电路区域124、配线层130、柔性基体200、分离用基体204、粘接层206、激光1000、2000、2100、3000、强介电存储器
具体实施方式
(第一种实施方式)
1.强介电存储器
以下参照图1和图2(A)、(B)说明第一种实施方式涉及的强介电存储器1000。另外，在以下实施方式的说明中，以其中具有以线状形成的第一电极与其交叉的线状第二电极、和在第一电极与第二电极的交叉位置上有强介电层的强介电电容器构成的强介电存储器为例说明。
图1是示意表示第一种实施方式涉及的强介电存储器的平面图。图2(A)是示意表示沿图1中(A)-(A)线的强介电存储器的局部剖面图。
图2(B)是表示存储单元阵列102的剖面放大图。另外，在图1中由虚线所示的区域，表示处于实线所示区域的下层。
本实施方式的强介电存储器1000，包括由存储单元阵列102和电路部分104构成的片状器件100。如图1和图2(A)所示，电路部分104在存储单元阵列102的上方形成。
首先说明存储单元阵列102。存储单元阵列102被配置得使行选择用第一电极(文字线)12与列选择用第二电极(位线)16正交。也就是说，第一电极12沿着X方向以所定位排列，第二电极沿着16与X方向正交的Y方向以所定位排列。其中也可以第一电极12是位线，第二电极16是文字线。而且可以在第一电极与第二电极的交叉区域配置强介电层14，将由第一电极12、强介电层14和第二电极16构成的强介电电容器20(存储单元)配置成矩阵状结构。
如图2(B)所示，可以在强介电电容器20之间形成绝缘层18。通过设置绝缘层18可以防止第一电极12和第二电极16之间短路。绝缘层18优选构成得其中包含具有绝缘性、能起氢阻挡作用的膜。
如图2(A)所示，在存储单元阵列102的上方形成氢阻挡膜22。通过形成氢阻挡膜22能够抑制强介电电容器20的强介电层14被还原。在氢阻挡膜22上方形成绝缘层24。将电路部分104设置在此绝缘层24之上。电路部分104至少具有在存储单元阵列102的各存储单元中写入信息、或者从各存储单元读取信息的功能。具体讲，其中包括选择性控制第一电极12和第二电极16用驱动电路和信号检出电路等，其具体实例可以举出Y选通电路、读出放大器、输入输出缓冲存储器、X地址译码器、Y地址译码器、或地址缓冲存储器等。这种电路104由薄膜晶体管等，薄型半导体元件构成。
本实施方式中的强介电存储器1000，由于包含在存储单元阵列102上方形成的电路部分104的片状器件100，所以能够提供一种可以提高面积效率的强介电存储器1000。而且电路部分104由于是由薄膜晶体管等薄型半导体元件形成的，所以能够提供一种薄型强介电存储器。
2.强介电存储器的制造方法
以下说明图1、2所示强介电存储器1000制造方法的一个实例。图3～8是示意表示强介电存储器1000制造工序的剖面图。
(1)首先如图3所示，形成包含强介电电容器20的存储单元阵列102。存储单元阵列102例如可以形成如下。
首先在基体10上形成第一电极12用的第一导电层。作为第一导电层的材料是只要能形成强介电电容器的就无特别限制。第一导电层材料，例如可以举出Ir、IrOx、Pt、RuOx、SrRuOx、LaSrCoOx。而且第一导电层可以采用单层或多层层叠的。例如也可以在上述导电对材料的下部形成TiOx等密接层。第一导电层的形成方法，可以利用溅射法、真空蒸镀法、CVD法等方法。
进而在第一导电层上形成强介电层。作为强介电层14的材料，若能使用显示强介电性作为电容器绝缘层，则其组成不受限制，可以任意使用。这种强介电物质，例如可以举出PZT(PbZrzTi1-zO3)、SBT(SrBi2Ta2O9)。此外还可以使用在这些材料中添加了铌和镍、镁等金属的等。强介电层的形成方法，例如，可以举出使用凝胶材料和MOD材料的溅射旋涂法和蘸涂法、MOCVD法、激光抛光法等。
而且强介电层在构成元素中可以同时含有硅和锗。这种情况下，例如可以将包含选自由CaO、BaO、PbO、ZnO、MgO、B2O3、Al2O3、Y2O3、La2O3、Cr2O3、Bi2O3、Ga2O3、ZrO2、TiO2、HfO2、NbO2、MoO3、WO3和V2O5构成的组中的一种以上氧化物以及SiO2、或SiO2与GeO2混合形成的氧四面体结构的层状化合物等混合物等通常介电体凝胶材料，与上述的PZT、SBT等强介电凝胶材料的混合物，通过使之结晶的方法形成。根据这种形成方法，则含有硅和锗等的物质变成催化剂，能够使结晶温度低温化。
利用一般的石刻法和蚀刻技术可以形成具有所定图案的第一电极12。此时将强介电层蚀刻成具有与第一电极12相同的图案。随后形成绝缘层18将嵌埋在第一电极12和强介电层的层叠体之间。作为绝缘层18的材料，例如可以举出氧化硅。绝缘层的形成方法，例如可以举出CVD法。
然后沉积将形成第二电极16的第三导电层(图中未示出)。第三导电层的材料和形成方法，例如可以与第一导电层的材料和形成方法相同。
接着利用一般的石刻法和蚀刻技术，蚀刻第三导电层和强介电层，形成具有所定图案的第二电极16。而且通过使强介电层形成图案，可以在第二电极16与第一电极12之间的交叉区域形成强介电层14。其中，在第二电极16与第一电极12之间交叉区域以外的第二电极区域的下方，将残留绝缘层18。这样可以形成存储单元阵列102。
然后如图4所示，必要时在存储单元阵列102形成氢阻挡膜22。氢阻挡膜22的材料只要是能够防止强介电层14被氢还原的材料就无特别限制，例如可以举出氧化铝、氧化钛、氧化镁等。氢阻挡膜22的形成方法，可以举出溅射法、CVD法和激光抛光法。进而在氢阻挡膜22的上方形成绝缘层24。可以形成氧化硅层等绝缘层作为绝缘层24。
(2)然后在存储单元阵列的上方形成电路部分104
首先采用公知的配线形成技术在绝缘层24上形成将使存储单元阵列102与电路部分104实现电连接的接线柱26。
随后如图4所示，利用一般石刻法和蚀刻法在绝缘层24的所定区域形成凹部28。图中虽未特别示出，但是可以在电路部分104上形成多个薄膜晶体管等半导体元件。凹部28的宽度例如定为100纳米，深度750纳米。
(3)接着如图5所示，在凹部28上形成无定形硅层30。无定形硅层30的形成，例如可以采用LPCVD法进行。进而对无定形硅层30照射激光32。
(4)随后如图6所示，通过照射激光使无定形硅层30进行激光结晶化，形成多晶硅层52。根据该方法，可以仅在绝缘层24所需区域形成多晶硅层52。而且关于此项技术的细节请参照《SPIE》第4295卷。
进而采用一般的MOS晶体管形成技术在多晶硅层52上形成栅绝缘层54和栅电极56。接着在栅电极56一侧形成将形成源区和漏区的杂质层58。这样可以形成薄膜晶体管50。薄膜晶体管50经配线层60与接线柱26连接。这样可以形成电路部分104，因而形成包括本实施方式涉及的片状器件100的强介电存储器1000。下面叙述本实施方式制造方法的优点。
(A)根据本实施方式的强介电存储器1000的制造方法，能够制造电路部分104被层叠在存储单元阵列102上方的强介电存储器。因此，能够提高面积效率，可以实现强介电存储器的小型化和大容量化。
(B)根据本实施方式的制造方法，可以在形成存储单元阵列102后，形成薄膜晶体管50。因此，薄膜晶体管50不必经受强介电层结晶化所需的600～700℃热处理，能够防止特性劣化。
(C)而且根据本实施方式的多晶硅层52的制造方法，能够在处于存储单元阵列102上方的绝缘层24的所需处形成薄膜晶体管50。因此能够容易使电路部分104在存储单元阵列102上方形成。
(变形例1)
图7和图8是表示第一种实施方式的变形例所涉及的强介电存储器2000、2000的剖面示意图。
如图7所示，强介电存储器2000，在形成了存储单元阵列102和电路部分104的片状器件区域100A周边设有周边电路区域120A。周边电路区域120A上包含周边电路部分120，由在整体状半导体层上形成的MOS晶体管或薄膜晶体管等构成。在周边电路部分120的上方形成绝缘层24。在绝缘层24上设有与电路部分104实现电连接用的接线柱122。而且借助于接线柱122和配线层124可以实现周边电路部分120与电路部分104之间的电连接。
以下说明图7涉及的强介电存储器2000的制造方法。首先在本身是一部分基体10的半导体基板(图中未示出)上，形成构成周边电路部分120的MOS晶体管等半导体元件。包含MOS晶体管的形成，例如可以进行如下。用沟槽(trench)元件分离法、LOCOS法等在半导体基板的所定区域形成元件分离区域，随后形成栅绝缘层和栅电极，然后通过掺杂杂质在半导体基板上形成源区/漏区。进而用公知方法在包含MOS晶体管的半导体基板10上形成层间绝缘层。
而且包含薄膜晶体管构成周边电路120时，可以与第一种实施方式的工序(2)～(4)同样进行，形成薄膜晶体管。
进而与第一种实施方式的制造方法同样形成存储单元阵列102和电路部分104，这样可以形成强介电存储器2000。
图8所示的强介电存储器2100，是在ITIC式强介电存储器中采用本实施方式的实例。在片状器件100A区域内，在基体10上形成包含由第一电极12、强介电层14和第二电极16构成的强介电电容器20的存储单元阵列102。在存储单元阵列102上方，借助于绝缘层18形成由薄膜晶体管50构成的电路部分104。在绝缘层18上形成使强介电电容器20和薄膜晶体管50实现电连接用的接线柱26。这种情况下，电路部分104的薄膜晶体管50起选择晶体管的作用。薄膜晶体管50的构成，可以制得与第一种实施方式中的相同。而且可以用配线层60将薄膜晶体管50与接线柱26电连接。周边电路区域120A可以制得与图7所示的强介电存储器2000具有相同构成。而且必要时，在强介电电容器20与绝缘层18之间，还可以备有由能够防止强介电层14被氢还原的材料，例如由氧化铝、氧化钛、氧化镁等组成的氢阻挡膜22。氢阻挡膜22的形成方法，可以举出溅射法、CVD法和激光抛光法等。
根据本变形例，可以在电路部分104和周边电路部分120上形成控制强介电存储器2000、2100的电路。其结果能够实现强介电存储器的高度集成化。例如在图8所示的ITIC式强介电存储器2100的情况下，可以在强介电电容器20的上方形成选择晶体管，这样具有能够削减存储单元阵列102面积的优点。
(第二种实施方式)
1.强介电存储器的结构
以下参照图9说明二种实施方式的强介电存储器3000。图9是表示第二种实施方式强介电存储器3000的剖面示意图。与图1和图2所示的部件具有实质上相同的部件赋予相同符号，其详细说明省略。
强介电存储器3000，如图9所示，在基体10上层叠有第一片状器件100和第二片状器件110。第一和第二片状器件100、110，与第一种实施方式中所示的片状器件100结构相同，其相互间借助于粘接层204连接。作为粘接层，例如可以举出反应固化性粘接剂、热固性粘接剂和紫外线固化性粘接剂等各种光固化性粘接剂。
根据本实施方式涉及的强介电存储器3000，通过层叠第一和第二片状器件100、110，能够提供一种可以进一步提高集成化程度的强介电存储器。
2.强介电存储器的制造方法
以下参照图10～12说明本实施方式涉及的强介电存储器3000的制造方法。图10～12是表示本实施方式涉及的强介电存储器3000制造工序的示意图。
首先如图10所示，根据第一种实施方式的制造方法，像图1所示那样，在基体10上形成第一片状器件100。
另外，借助于分离层202在分离用基体200上形成第二器件110。其中分离用基体200，例如可以选择对于激光等光具有透过性的，例如可以举出玻璃、塑料等树脂。第一和第二片状器件100、110的制造方法，与第一种实施方式中的同样进行。
分离层202，例如可以采用经激光等光照射改性、能够熔断的材料，例如无定形硅。作为分离层202，可以采用各种物质，例如氧化硅等各种氧化物，陶瓷，有机高分子系化合物，金属等。作为这种物质，可以采用例如特开平11-74533号公报上列举的物质。使用有机高分子系化合物作为分离层202的情况下，例如可以使用聚乙烯、聚丙烯等聚烯烃，聚酰亚胺、聚酰胺、聚酯、聚甲基丙烯酸甲酯(PMMA)、聚苯硫(PPS)、聚醚砜(PES)环氧树脂等。
然后如图11所示，利用粘接层204将第一片状器件100与在分离用基体200上通过分离层202形成的第二片状器件110粘结。粘接层204可以使用上述的那些。
接着将第二片状器件110与分离用基体200分离。此项操作，如图11所示，可以采用从分离用基体200的内侧照射激光206等光使分离层202改性的方式进行。这种情况下，分离层202可以采用具有一种通过吸收照射的激光206而被抛光，在其层内或界面上产生剥离性质的物质。而且通过激光206等光照射，有时还会有因从分离层202中放出气体而出现分离性质。也就是说，有时分离层202中所含的成分以气体形式放出，有时分离层202因吸收光而放出气体，产生分离作用。例如在分离层202中混合有容易吸收激光等的物质(例如颜料)，或者在其中混合有因激光和吸收激光的热量而产生气体的物质(例如含有因吸收光热量而气化物质的微胶囊等)，这样能使分离层202的剥离变得更容易。
这样如图12所示，将第二片状器件110粘接在基体10一侧，使第一片状器件100与第二片状器件110层叠。通过反复进行这些工序能够层叠多层的片状器件。
其中对于本实施方式中涉及的强介电存储器3000而言，在图11所示的工序中，用粘接层204接合时，通过在片状器件100、110中至少其中之一方的通孔(图中未示出)端部形成管(图中未示出)，能够在片状器件100、110之间同时实现电连接。
根据本实施方式的制造方法，能够层叠多层片状器件。其结果能够制造可以实现多层高度集成化的强介电存储器。
本发明并不限于上述实施方式，可以在本发明思想的范围内作出各种改变。
例如，上述实施方式中是就层叠两层片状器件的情况加以说明的，但是并不限于此，也可以层叠三层以上。而且可以在多层片状器件层叠而成的区域周边，可以与第一种实施方式的变形例同样设置周边电路部分。
此外，也可以采用上述那种片状器件的剥离技术，在柔性基体上形成片状器件。其中所述的柔性基体并无特别限制，可以选择具有可提高强介电存储器适用性的移动性那些。这是因为，可以设想将来例如像IC卡等那样要求器件移动性的使市场活跃的领域，因使强介电存储器领域也具有移动性的适用范围而扩展适用范围。作为这种柔性基体，例如可以举出合成树脂、金属薄板等。而且在选择不具有移动性的情况下，作为基体也可以使用玻璃基板和半导体基板等。
以下参照附图13～15说明这种变形例所涉及强介电存储器的制造方法。首先借助于分离层202在分离用基体200上形成片状器件100。另外准备形成了粘接层204的柔性基体130。借助于粘接层204将片状器件100与柔性基体130粘接起来。然后，通过从分离用基体200的内侧照射激光206，使分离层202改性，能够将片状器件100与分离用基体200分离。此时粘接层204并不限于不同于柔性基体130的层形式形成，也可以以与柔性基体130表面形成一体的形式形成。例如可以举出，利用柔性基体130的表面性质通过热压等，将片状器件100与该柔性基体130粘接在一起。
而且必要时还可以层叠多层片状器件。通过采用这种实施方式能够在更广的范围内使用片状器件。

Claims (15)

1、一种强介电存储器，包括：
基体，其上没有形成晶体管；和
片状器件，其被形成为与所述的基体相接；
所述的片状器件具有包含强介电电容器的存储单元阵列、设置在所述的存储单元阵列上方的绝缘层和包含形成在所述的绝缘层上方的薄膜晶体管的电路部分；
所述的绝缘层具有凹部；
所述的薄膜晶体管设置在多晶硅层上，所述的多晶硅层设置在包含所述的凹部的所述的绝缘层的上方。
2、根据权利要求1所述的强介电存储器，其特征在于所述的片状器件在基体上被层叠二层，在该片状器件相互之间至少介入有粘接层。
3、根据权利要求1或2所述的强介电存储器，其特征在于所述的多晶硅层在包含所述的绝缘层的上方被形成为岛状。
4、根据权利要求1或2所述的强介电存储器，其特征在于所述的存储单元阵列，由以线状形成的多个第一电极、与该第一电极交叉的多个第二电极、被设置在所述的第一电极和所述的第二电极的至少交叉区域的强介电层构成。
5、根据权利要求1或2所述的强介电存储器，其特征在于在所述的片状器件周边还设有周边电路部分。
6、根据权利要求5所述的强介电存储器，其特征在于所述的周边电路部分的结构包含其它的薄膜晶体管。
7、根据权利要求4所述的强介电存储器，其特征在于所述的强介电层的构成元素中含有硅、或者硅和锗。
8、根据权利要求1或2所述的强介电存储器，其特征在于所述的基体是柔性基体。
9、一种强介电存储器的制造方法，其特征在于包括
在没有形成晶体管的基体上，形成与该基体相接且包含强介电电容器的存储单元阵列的工序，
通过在所述的存储单元阵列的上方形成由薄膜晶体管构成的电路部分而形成片状器件的工序；
形成所述的片状器件的工序包含：
在所述的存储单元阵列的上方形成具有凹部的绝缘层的工序，
在所述的绝缘层的上方的包含所述的凹部的区域中形成无定形硅层的工序，
通过对所述的无定形硅层进行激光结晶化，形成用于所述的薄膜晶体管的多晶硅层的工序。
10、一种强介电存储器的制造方法，其特征在于包括：
(a)在能透过光的第一基体上形成吸收该光而改性的分离层的工序，
(b)在所述的分离层上形成包含强介电电容器的存储单元阵列的工序，
(c)通过在所述的存储单元阵列上方形成由薄膜晶体管构成的电路部分而形成片状器件的工序，
(d)至少借助于粘接层将形成了所述的片状器件的第一基体与第二基体接合的工序，
(e)从所述的第一基体的一个表面对所述的分离层照射光，将所述的片状器件与所述的第一基体剥离；
所述的(c)工序包含：
在所述的存储单元阵列的上方形成具有凹部的绝缘层的工序，
在所述的绝缘层的上方的包含所述的凹部的区域中形成无定形硅层的工序，
通过对所述的无定形硅层进行激光结晶化，形成用于所述的薄膜晶体管的多晶硅层的工序。
11、根据权利要求10所述的强介电存储器的制造方法，其特征在于，
在所述的第二基体上，通过与该第二基体相接形成包括强介电电容器的存储单元阵列、和配置在该存储单元阵列的上方且由薄膜晶体管构成的电路部分，形成其他的片状器件，
通过所述的粘接层而将所述的第一基体和所述的第二基体粘合，使得在所述的第一基体上形成的所述的片状器件、和在所述的第二基体上形成的所述的片状器件处于内侧，
将所述的片状器件和所述的其他的片状器件层叠在所述的第二基体上。
12、根据权利要求9或10所述的强介电存储器的制造方法，其特征在于在形成所述的片状器件的工序中，包括：
形成线状第一电极、设置在该第一电极上的强介电层、在所述的强介电层上与所述的第一电极交叉配置的线状第二电极的工序。
13、根据权利要求9或10所述的强介电存储器的制造方法，其特征在于进一步包括在所述的片状器件周边，形成包含薄膜晶体管构成的周边电路部分的工序。
14、根据权利要求12所述的强介电存储器的制造方法，其特征在于所述的强介电层的构成元素中含有硅、或者硅和锗。
15、根据权利要求10所述的强介电存储器的制造方法，其特征在于，
所述的第二基体是柔性基体。
CNB200410005319XA 2003-02-06 2004-02-05 强介电存储器及其制造方法 Expired - Fee Related CN100456476C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003029657A JP2004241632A (ja) 2003-02-06 2003-02-06 強誘電体メモリおよびその製造方法
JP200329657 2003-02-06

Publications (2)

Publication Number Publication Date
CN1519942A CN1519942A (zh) 2004-08-11
CN100456476C true CN100456476C (zh) 2009-01-28

Family

ID=32956772

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410005319XA Expired - Fee Related CN100456476C (zh) 2003-02-06 2004-02-05 强介电存储器及其制造方法

Country Status (3)

Country Link
US (1) US20050013161A1 (zh)
JP (1) JP2004241632A (zh)
CN (1) CN100456476C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063084B2 (ja) * 2005-11-09 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010258037A (ja) * 2009-04-21 2010-11-11 Fujifilm Corp 電子デバイスの製造方法
KR101942980B1 (ko) * 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
KR101429160B1 (ko) 2013-06-21 2014-09-23 한국과학기술원 멀티비트 메모리 소자
JP6488358B2 (ja) * 2017-10-26 2019-03-20 株式会社半導体エネルギー研究所 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060191A (en) * 1988-07-08 1991-10-22 Olympus Optical Co., Ltd. Ferroelectric memory
EP0490288A2 (en) * 1990-12-11 1992-06-17 Ramtron International Corporation Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element
CN1256792A (zh) * 1998-03-02 2000-06-14 精工爱普生株式会社 三维器件
US6262446B1 (en) * 1998-08-07 2001-07-17 Samsung Electronics Co., Ltd. Methods of forming multilevel conductive interconnections including capacitor electrodes for integrated circuit devices
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
JP2002026283A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
JP2002026282A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
JP2002150766A (ja) * 2000-09-01 2002-05-24 Sony Corp 強誘電体型不揮発性半導体メモリの駆動方法
US20030020157A1 (en) * 2001-06-13 2003-01-30 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043130A1 (fr) * 1997-03-26 1998-10-01 Seiko Epson Corporation Dispositif a cristaux liquides, dispositif electro-optique et dispositif de projection utilisant ces derniers
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060191A (en) * 1988-07-08 1991-10-22 Olympus Optical Co., Ltd. Ferroelectric memory
EP0490288A2 (en) * 1990-12-11 1992-06-17 Ramtron International Corporation Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element
CN1256792A (zh) * 1998-03-02 2000-06-14 精工爱普生株式会社 三维器件
US6262446B1 (en) * 1998-08-07 2001-07-17 Samsung Electronics Co., Ltd. Methods of forming multilevel conductive interconnections including capacitor electrodes for integrated circuit devices
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
JP2002026283A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
JP2002026282A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
JP2002150766A (ja) * 2000-09-01 2002-05-24 Sony Corp 強誘電体型不揮発性半導体メモリの駆動方法
US20030020157A1 (en) * 2001-06-13 2003-01-30 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element

Also Published As

Publication number Publication date
CN1519942A (zh) 2004-08-11
JP2004241632A (ja) 2004-08-26
US20050013161A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
US8163610B2 (en) Fabrication of finned memory arrays
US6687147B2 (en) Cubic memory array with diagonal select lines
US7911856B2 (en) Three-dimensional memory devices and methods of manufacturing and operating the same
JP3915868B2 (ja) 強誘電体メモリ装置およびその製造方法
KR20160056693A (ko) 집적회로 소자 및 그 제조 방법
WO2008062734A1 (en) Nonvolatile storage element, nonvolatile storage element array and its fabrication process
US8693231B2 (en) Couplings within memory devices
CN100456476C (zh) 强介电存储器及其制造方法
US6930339B2 (en) Ferroelectric memory and electronic apparatus
US6917062B2 (en) Ferroelectric memory device
KR20090029136A (ko) 전체적으로 투명한 메모리 소자
TWI825388B (zh) 記憶體裝置及其操作方法
US8008742B2 (en) Semiconductor memory device and method of fabricating the same
US6930340B2 (en) Memory cell array including ferroelectric capacitors, method for making the same, and ferroelectric memory device
US20020017667A1 (en) Ferroelectric memory and method of fabricating the same
US6924155B2 (en) Ferroelectric memory, method of fabricating the same, semiconductor device, and method of fabricating the same
US20090095994A1 (en) Semiconductor device and method of manufacturing the same
JP4029295B2 (ja) 強誘電体メモリ
KR100949229B1 (ko) 반도체 소자 및 그 제조방법
JPH1022483A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2002141479A (ja) 容量的に結合された強誘電体ランダムアクセスメモリセルおよびその製造方法
CN117651411A (zh) 半导体存储装置
CN115360195A (zh) 半导体器件及其制备方法、存储系统
JP2004288945A (ja) 強誘電体メモリ及びその製造方法
JP2004303805A (ja) 強誘電体素子、強誘電体メモリ及びこれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20160205