CN100440436C - 气相生长方法 - Google Patents

气相生长方法 Download PDF

Info

Publication number
CN100440436C
CN100440436C CNB2005800051337A CN200580005133A CN100440436C CN 100440436 C CN100440436 C CN 100440436C CN B2005800051337 A CNB2005800051337 A CN B2005800051337A CN 200580005133 A CN200580005133 A CN 200580005133A CN 100440436 C CN100440436 C CN 100440436C
Authority
CN
China
Prior art keywords
substrate
temperature
resistivity
doping
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800051337A
Other languages
English (en)
Other versions
CN1922716A (zh
Inventor
中村正志
太田优
平野立一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
Nippon Mining and Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining and Metals Co Ltd filed Critical Nippon Mining and Metals Co Ltd
Publication of CN1922716A publication Critical patent/CN1922716A/zh
Application granted granted Critical
Publication of CN100440436C publication Critical patent/CN100440436C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

提供一种在Fe掺杂InP等的半导体衬底上以良好的再现性生长出InAlAs等化合物半导体构成的外延层的气相生长方法。在半导体衬底上生长外延层的气相生长方法中，预先测定室温下的半导体衬底的电阻率，按照室温下的电阻率控制衬底的设定温度以使实际的衬底的表面温度达到所希望的温度而与该半导体衬底的电阻率无关，并生长外延层。

Description

气相生长方法
技术领域
本发明涉及在半导体衬底上生长外延层的气相生长方法，特别涉及改善外延层的特性以及表面形态的技术。
背景技术
以往，在半导体元件的用途中，广泛使用通过有机金属气相生长法(MOCVD)或分子束外延法(MBE)等在InP衬底上生长由InGaAs层、AlGaAs层、InAlAs层、AlInGaAs层、InGaAsP层等的化合物半导体构成的外延层。
但是，按照现有技术，在InP衬底上生长由InAlAs等化合物半导体构成的外延层的情况下，有时在外延层表面上产生异常形态。该异常形态成为降低半导体元件的元件特性的因素之一，所以，改善外延层表面的形态成为一个重要的课题。
例如，本发明者等提出了如下的气相生长方法(专利文献1)：在InP衬底上依次外延生长InGaAs层或者InGaAsP层、InP层的过程中，可有效防止在InP层表面上产生称为交叉排线(cros shatch)的异常形态。具体地说，使用背面侧的弯曲小于等于20μm的半导体晶片作为衬底，由此，减小半导体衬底的背面与衬底支持工具之间的空隙，可抑制原料气体回到衬底背面侧，防止外延层表面的异常形态的产生。
专利文献1：特开2003-218033号公报
但是，按照所述先前申请的技术，在InP层衬底上生长由InGaAs层、AlGaAs层、InAlAs层、AlInGaAs层等化合物半导体构成的外延层的情况下，根据所使用的衬底可知，在衬底上生长的外延层的特性或者表面形态产生异常。
发明内容
本发明是为解决所述问题而进行的，其目的在于提供一种在Fe掺杂InP等半导体衬底上以良好的再现性生长由InAlAs等的化合物半导体构成的外延层的气相生长方法。
以下，对完成本发明的经过进行简单说明。
首先，本发明者等通过分子束外延(以下称为MBE)法在各种Fe掺杂InP衬底上生长InAlAs层。具体地说，从由液体密封丘克拉斯基(Czochralski)法制作的Fe掺杂InP单晶上切出多个InP晶片，作为衬底使用。此处，将离开所得到的InP单晶的肩部正下方的位置(主体部分开始位置)的距离(mm)作为该InP晶片的切出位置。其结果是，根据所使用的衬底可知，在所生长的外延层的表面形态中产生异常。即，可知，即使使用从相同的InP单晶切出的衬底，根据其切出位置，在所生长的外延层中也将产生变化。
然后，为探讨其原因，在同一MBE装置中引入切出位置不同的Fe掺杂InP衬底后，在同一设定温度下对衬底进行加热，由高温计直接测定该衬底的表面温度。图1示出其结果。在图1中，示出从所使用的衬底的Fe掺杂InP单晶的切出位置与衬底的表面温度的关系。并且，在图1中，□标记是设定温度为550℃的情况下的测定结果，○标记为设定温度为600℃的情况下的测定结果。
根据图1可知，尽管设定温度相同，但是根据衬底的切出位置，表面温度变化非常大。特别是，在使用从InP单晶的上部(切出位置为0～10mm)切出的衬底的情况与使用从下部(切出位置为100～120mm)切出的衬底的情况下，衬底的表面温度产生20℃或者20℃以上的差。此外，在使用切出位置为100～120mm的衬底的情况下，衬底的表面温度比设定温度高20～30℃左右。
并且，在所述的试验中，衬底的表面温度变得比设定温度高，但是，根据所使用的MBE装置，有时衬底的表面温度也比设定温度低。但是，此种情况下，表面温度根据衬底的切出位置而变化的现象是相同的。
其次，对于从同一Fe掺杂InP单晶切出的衬底，测定电阻率以及Fe浓度，并研究与切出位置的关系。图2示出电阻率与切出位置的关系，图3示出Fe浓度与切出位置的关系。根据图2、3可知，电阻率以及Fe浓度都根据从Fe掺杂InP单晶的切出位置而变化。即，根据图2，电阻率随着切出位置变大而缓慢增大，切出位置在100mm或者100mm以上几乎恒定。此外，根据图3，Fe浓度随着切出位置变大而缓慢增大，切出位置为100mm或者100mm以上显著增大。
将这些测定结果与图1进行比较，在图1与图2中针对切出位置的变化的方式几乎相同，所以，可以说衬底的表面温度不是与Fe浓度相关、而是与衬底的电阻有相关关系。这是考虑到，如MBE法那样在真空中对衬底进行加热的情况下，辐射引起的影响是占优势的，所以，衬底的电阻率对衬底的表面温度有影响。
因此，根据衬底的电阻率与表面温度的关系，为了使实际的衬底的表面温度为所希望的温度，可以按照预先测定的衬底的电阻率调整设定温度，得到可以使由此生长的外延层的质量稳定的想法，并完成本发明。
即，本发明涉及在半导体衬底上生长外延层的气相生长方法，其特征在于：预先测定半导体衬底的室温下的电阻率，按照所述室温下的电阻率控制衬底的设定温度以使实际的衬底的表面温度变为所希望的温度而与该半导体衬底的电阻率无关，并生长外延层。此外，衬底的表面温度根据衬底厚度或者加热方法而变化，所以，对于每一个，若把握针对半导体衬底的电阻率的设定温度与实际的衬底表面温度的关系，则使衬底的表面温度变为所希望的温度用的温度设定变得容易。
此外，所述半导体衬底可以使用InP或者Fe掺杂InP等的化合物半导体。在使用InP衬底或者Fe掺杂InP衬底的情况下，作为所生长的外延层，考虑可与InP进行比较良好的晶格匹配的InGaAs、AlGaAs、InAlAs、AlInGaAs、InGaAsP等。
此外，在所述的气相生长中，可以利用分子束外延法。
按照本发明，在Fe掺杂InP等的半导体衬底上气相生长由InAlAs层等化合物半导体构成的外延层的过程中，考虑到衬底的电阻率引起衬底温度变化，适当设定衬底温度，由此，可以使衬底温度在所希望的温度上恒定，所以，能够以很好的再现性生长出质量稳定的外延层，起到可稳定地制造特性优良的半导体元件的效果。
附图说明
图1是表示从InP单晶的切出位置与衬底的表面温度关系的图表。
图2是表示从InP单晶的切出位置与衬底的电阻率的关系的图表。
图3是表示从InP单晶的切出位置与衬底的Fe浓度的关系的图表。
图4是实施方式的气相生长的温度曲线图。
图5是表示InAlAs层的电阻率的温度依存性的图表。
图6是表示InAlAs层的Si掺杂效率的温度依存性的图表。
具体实施方式
以下根据附图对本发明的优选实施方式进行说明。
首先，通过液体密封丘克拉斯基法，在(100)方向上生长Fe掺杂InP单晶，将该Fe掺杂InP单晶加工为直径2英寸的圆柱状，切出厚度350μm的Fe掺杂InP晶片。
并且，通过MBE法在这些衬底上生长非掺杂InAlAs层。图4是本实施方式的生长之前的温度曲线图。如图4所示，首先，在生长InAlAs层之前，在550℃下对衬底进行热清洗，然后，将设定温度设为500℃，并在衬底上外延生长1μm的非掺杂InAlAs层。此时，热清洗的处理时间为5分钟，非掺杂InAlAs层的生长时间为60分钟。
在本实施方式中，对于切出位置不同的各种Fe掺杂InP衬底，预先测定室温下的衬底的电阻率，基于该衬底的电阻率调整设定温度，以使实际的衬底温度在所希望的温度上恒定，从而进行热清洗处理以及非掺杂InAlAs层的生长。具体地说，在使用室温下的衬底的电阻率为1×108Ω·cm左右的Fe掺杂InP衬底的情况下，将热清洗处理时的衬底的设定温度设为530℃，将非掺杂InAlAs层生长时的衬底的设定温度设为480℃，由此，将衬底温度控制为所希望的温度。
并且，该温度设定在本实施方式中是有效的，当然也可以根据所使用的MBE装置、衬底厚度等而为不同的设定温度。即，衬底的表面温度根据衬底厚度、加热方法而变化，所以，若把握针对室温下的半导体衬底的电阻率的设定温度与实际的衬底表面温度的关系，则可以容易地确定使衬底的表面温度变为所希望的温度用的温度设定。例如，在本实施方式中，将衬底温度设为所希望的温度(550℃或者500℃)，所以，可将设定温度分别设定得低20℃，但是，相反地，根据所使用的MBE装置，能够设定得比所希望的温度高。
另一方面，为了比较，使用具有电阻率与如上所述相同的多个Fe掺杂InP衬底，在使衬底的设定温度恒定(热清洗处理时：550℃，非掺杂InAlAs生长时：500℃)的条件下，进行热清洗处理以及非掺杂InAlAs层的生长。
对于通过如上所述的方法得到的半导体元件，观察非掺杂I nAlAs层的表面形态的结果、按照室温下的电阻率调整设定温度，在使热清洗处理时的实际的衬底表面温度保持为550℃的情况下，在非掺杂InA l As层表面不产生皲裂，可生长良好的外延层。
与此相对，在使设定温度在550℃下恒定的情况下，非掺杂InAlAs层表面上产生皲裂。这被认为是，在热清洗处理时衬底的表面温度与设定温度(550℃)相比过高，所以，衬底表面皲裂。特别是，在使用室温下电阻率大于等于1×108Ω·cm的衬底的情况下，设定温度与实际的衬底的表面温度之差变大(参照图1、2)，所以，如上所述的现象较显著。
此外，对于所得到的半导体元件测定非掺杂InAlAs层的电阻率的结果，使用室温下的电阻率为1×108Ω·cm的衬底，按照该电阻率调整设定温度，在使非掺杂InAlAs层生长时的实际衬底表面温度保持为500℃的情况下，非掺杂InAlAs层的电阻率所有都为1×106Ω·cm或者1×106Ω·cm以上，可实现高电阻率。
与此相对，当使设定温度恒定的情况下，在所述实施方式中，1×106Ω·cm或者1×106Ω·cm以上的非掺杂InAlAs层的电阻率降低到5×104Ω·cm。这被认为是非掺杂InAlAs层的电阻率的温度依存性引起的。
例如，通过本发明者等的试验可知，InAlAs层的电阻率示出了图5所示的温度依存性。由图5可知，若InAlAs层生长时的衬底温度大于等于520℃，则电阻率显著下降。即，在比较例中，尽管将非掺杂InAlAs层生长时的衬底的设定温度设为500℃，但是实际的衬底温度认为上升到520℃或者520℃以上。并且，图5所示的图表与通过与本实施方式的生长条件不同的生长条件所生长的InAlAs层相关，所以，对于InAlAs层的电阻率的绝对值，不必与本实施方式一致。
然后，使用与如上所述的衬底相同的Fe掺杂InP衬底，通过MBE法在这些衬底上生长Si掺杂InAlAs层。此时，Si掺杂量为使掺杂浓度为2×1019cm-3的量，生长条件与如上所述的非掺杂InAlAs层的情况相同。此外，为了比较，在使用具有与如上所述相同的电阻率的多个Fe掺杂InP衬底、并使衬底的设定温度恒定的条件下，进行热清洗处理以及Si掺杂InAlAs层的生长。
对于所得到的半导体元件，测定Si掺杂InAlAs层的Si掺杂浓度(载流子浓度)的结果，使用室温下的电阻率大于等于1×108Ω·cm的衬底，按照该电阻率调整设定温度，在使InAlAs层生长时的实际的衬底表面温度保持为500℃的情况下，Si掺杂InAlAs层的Si掺杂浓度全部达到2×1019cm-3。
与此相对，在使设定温度恒定的情况下，Si掺杂浓度降低到1×1019cm-3。这被认为是Si掺杂InAlAs层的Si掺杂效率的温度依存性所引起的。
例如，通过本发明者等的试验可知，InAlAs层的Si掺杂效率表示图6所示的温度依存性。由图6可知，生长时的衬底温度大于等于500℃时，InAlAs层的Si掺杂浓度降低。即，在比较例中，尽管将Si掺杂InAlAs层生长时的衬底的设定温度设为500℃，但是实际的衬底温度被认为上升到500℃或者500℃以上。
这样，在Fe掺杂I nP衬底上气相生长由非掺杂InAlAs或Si掺杂InAlAs构成的外延层的过程中，预先测定室温下的半导体衬底的电阻率，按照该半导体衬底的电阻率控制衬底的设定温度，由此，可改善所生长的外延层的表面形态、电阻率以及掺杂浓度，能够以良好的再现性生长出质量稳定的外延层。
以上基于实施方式对本发明者的发明进行了具体地说明，但是，本发明并不限于如上所述的实施方式，在不脱离其宗旨的范围内可进行变更。
例如，在本实施方式中，对通过MBE法在Fe掺杂InP衬底上生长了InAlAs层的例子进行了说明，但是，使按照电阻率进行变化的表面温度恒定进行生长的生长方法，不管所生长的外延层的种类如何，均可期待相同的效果。此外，从如上所述的说明可知，不论所使用的衬底、生长方法如何，都可应用。

Claims (5)

1.一种在半导体衬底上生长外延层的气相生长方法，其特征在于：
预先测定半导体衬底的室温下的电阻率，按照所述室温下的电阻率控制衬底的设定温度以使衬底的表面温度达到所希望的温度而与该半导体衬底的电阻率无关，并生长外延层。
2.如权利要求1记载的气相生长方法，其特征在于：
所述半导体衬底是化合物半导体。
3.如权利要求2记载的气相生长方法，其特征在于：
所述半导体衬底是InP衬底。
4.如权利要求3记载的气相生长方法，其特征在于：
所述半导体衬底是Fe掺杂InP衬底。
5.如权利要求1到权利要求4的任意一项记载的气相生长方法，其特征在于：
利用分子束外延法生长外延层。
CNB2005800051337A 2004-02-17 2005-02-15 气相生长方法 Active CN100440436C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004039177 2004-02-17
JP039177/2004 2004-02-17

Publications (2)

Publication Number Publication Date
CN1922716A CN1922716A (zh) 2007-02-28
CN100440436C true CN100440436C (zh) 2008-12-03

Family

ID=34857838

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800051337A Active CN100440436C (zh) 2004-02-17 2005-02-15 气相生长方法

Country Status (8)

Country Link
US (1) US7883998B2 (zh)
EP (1) EP1717846B1 (zh)
JP (1) JP4838587B2 (zh)
KR (1) KR101071623B1 (zh)
CN (1) CN100440436C (zh)
CA (1) CA2556824C (zh)
TW (1) TW200528589A (zh)
WO (1) WO2005078780A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515162B2 (ja) * 2007-03-23 2014-06-11 住友電気工業株式会社 半導体ウエハの製造方法
JP5012554B2 (ja) * 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
US20120118225A1 (en) * 2010-09-16 2012-05-17 Applied Materials, Inc. Epitaxial growth temperature control in led manufacture
KR101684433B1 (ko) 2015-12-22 2016-12-08 주식회사 송이산업 산호와 송이를 이용한 타블렛 화장품 조성물의 제조방법
CN115424921B (zh) * 2022-11-07 2023-03-24 苏州长光华芯光电技术股份有限公司 一种生长半绝缘掺铁InP外延层的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574820A (ja) * 1991-09-12 1993-03-26 Sharp Corp トランジスタ及び結晶成長方法
JPH0557849U (ja) * 1991-12-27 1993-07-30 株式会社島津製作所 基板ホルダ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors
US4999315A (en) * 1984-06-15 1991-03-12 At&T Bell Laboratories Method of controlling dopant incorporation in high resistivity In-based compound Group III-V epitaxial layers
US4673446A (en) * 1985-12-12 1987-06-16 The United States Of America As Represented By The Secretary Of The Navy Method of forming thermally stable high resistivity regions in n-type indium phosphide by oxygen implantation
US5219632A (en) * 1988-02-24 1993-06-15 Haruhito Shimakura Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals
US4929564A (en) * 1988-10-21 1990-05-29 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5603765A (en) * 1993-12-01 1997-02-18 Hughes Aircraft Company Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy
JP2809216B2 (ja) * 1996-11-11 1998-10-08 日本電気株式会社 非線形光導波路
JPH11238688A (ja) * 1998-02-23 1999-08-31 Shin Etsu Handotai Co Ltd 薄膜の製造方法
US6022749A (en) * 1998-02-25 2000-02-08 Advanced Micro Devices, Inc. Using a superlattice to determine the temperature of a semiconductor fabrication process
JP4022997B2 (ja) * 1998-07-29 2007-12-19 住友電気工業株式会社 ３−５族化合物半導体結晶へのＺｎ拡散方法及び拡散装置
US6239354B1 (en) * 1998-10-09 2001-05-29 Midwest Research Institute Electrical isolation of component cells in monolithically interconnected modules
EP1043764A4 (en) * 1998-10-29 2004-05-26 Shinetsu Handotai Kk SEMICONDUCTOR DISC AND PRODUCTION METHOD
JP2000138168A (ja) * 1998-10-29 2000-05-16 Shin Etsu Handotai Co Ltd 半導体ウェーハ及び気相成長装置
JP2002154896A (ja) 2000-11-13 2002-05-28 Shin Etsu Handotai Co Ltd Ｇａドープシリコン単結晶の製造方法
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP4072937B2 (ja) 2001-05-11 2008-04-09 日本電信電話株式会社 半導体光素子
US6517235B2 (en) * 2001-05-31 2003-02-11 Chartered Semiconductor Manufacturing Ltd. Using refractory metal silicidation phase transition temperature points to control and/or calibrate RTP low temperature operation
KR100456037B1 (ko) * 2001-10-24 2004-11-15 한국과학기술원 컬렉터의 역방향 선택적 식각을 이용한 이종접합 바이폴라 트랜지스터 제조방법
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
JP4172184B2 (ja) * 2002-02-26 2008-10-29 住友電気工業株式会社 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。
KR100486877B1 (ko) * 2002-10-15 2005-05-03 주식회사 실트론 저융점 도판트 주입관이 설치된 실리콘 단결정 성장 장치및 저융점 도판트 주입 방법
JP4499444B2 (ja) * 2004-02-17 2010-07-07 日鉱金属株式会社 気相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574820A (ja) * 1991-09-12 1993-03-26 Sharp Corp トランジスタ及び結晶成長方法
JPH0557849U (ja) * 1991-12-27 1993-07-30 株式会社島津製作所 基板ホルダ

Also Published As

Publication number Publication date
CA2556824C (en) 2013-12-10
WO2005078780A1 (ja) 2005-08-25
EP1717846B1 (en) 2014-11-19
KR20060123560A (ko) 2006-12-01
US20070190757A1 (en) 2007-08-16
TWI333516B (zh) 2010-11-21
KR101071623B1 (ko) 2011-10-10
EP1717846A1 (en) 2006-11-02
CN1922716A (zh) 2007-02-28
JPWO2005078780A1 (ja) 2007-10-18
JP4838587B2 (ja) 2011-12-14
EP1717846A4 (en) 2009-05-27
TW200528589A (en) 2005-09-01
CA2556824A1 (en) 2005-08-25
US7883998B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
CN100440436C (zh) 气相生长方法
CN101802273B (zh) 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US7329593B2 (en) Germanium deposition
US20110114017A1 (en) Epitaxial growth apparatus and epitaxial growth method
CN101688323A (zh) 低腐蚀坑密度（epd）半绝缘ⅲ-ⅴ晶片
SG191564A1 (en) Method for producing an epitaxially coated semiconductor wafer
Preobrazhenskii et al. Measurements of parameters of the low-temperature molecular-beam epitaxy of GaAs
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
CN105489478B (zh) 重掺磷衬底薄层外延过渡区的调控方法
EP1791171B1 (en) Epitaxial crystal growing method
JP3901155B2 (ja) 気相成長方法および気相成長装置
JP4499444B2 (ja) 気相成長方法
JPH09298232A (ja) 基板保持具、半導体製造装置、結晶成長方法及び半導体製造方法
KR102521336B1 (ko) 에피택셜 웨이퍼의 제조 방법
Rega et al. Photoluminescence of Cu (In1-X, GaX) Se2 epitaxial thin films grown by MOVPE
TWI677964B (zh) 半導體元件
Haspeklo et al. Compositional homogeneity of MOVPE-grown InGaAs: Dependence on reactor wall temperature and working pressure
Sumakeris et al. Extremely Uniform, High Quality SiC Epitaxy on 100-mm Substrates
Li et al. Influence of the temperature of the reactor top wall on growth processes in horizontal MOVPE reactors
JP2012101977A (ja) 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法
JPH07302766A (ja) 気相成長方法
Schöner New development in hot wall vapor phase epitaxial growth of silicon carbide
Ramer et al. Substrate temperature measurement and control by emissivity compensated pyrometry during metalorganic vapor phase epitaxy of III-V device structures in large scale rotating disc reactors
JPH05160047A (ja) 気相エピタキシャル成長方法
JPH07116000B2 (ja) 高抵抗化合物半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JX NIPPON MINING + METALS CORPORATION

Free format text: FORMER NAME: NIPPON MINING + METALS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: JX Nippon Mining & Metals Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Nippon Mining & Metals Co., Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: JX NIPPON MINING & METALS CORPORATION

Address before: Tokyo, Japan, Japan

Patentee before: JX Nippon Mining & Metals Corporation