JP4172184B2 - 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。 - Google Patents

半導体基板への亜鉛拡散方法、半導体基板の加熱方法。 Download PDF

Info

Publication number
JP4172184B2
JP4172184B2 JP2002050163A JP2002050163A JP4172184B2 JP 4172184 B2 JP4172184 B2 JP 4172184B2 JP 2002050163 A JP2002050163 A JP 2002050163A JP 2002050163 A JP2002050163 A JP 2002050163A JP 4172184 B2 JP4172184 B2 JP 4172184B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
alloy
phosphorus
substrate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002050163A
Other languages
English (en)
Other versions
JP2003249457A (ja
Inventor
康博 猪口
貴司 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002050163A priority Critical patent/JP4172184B2/ja
Priority to US10/373,185 priority patent/US6830995B2/en
Publication of JP2003249457A publication Critical patent/JP2003249457A/ja
Application granted granted Critical
Publication of JP4172184B2 publication Critical patent/JP4172184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Light Receiving Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｖ族構成元素としてリンを含むIII−Ｖ族化合物半導体が表面に現れる半導体基板に亜鉛を拡散する、半導体基板への亜鉛拡散方法に関する。
【０００２】
【従来の技術】
ＩｎＰ基板を用いて半導体デバイスを作製する際には、ＩｎＰ基板へ亜鉛を拡散する工程やＩｎＰ基板へイオンを注入した後のアニール工程といったＩｎＰ基板加熱工程が実施される。ＩｎＰ基板加熱工程においては、ＩｎＰ基板が例えば５５０℃程度といった高い温度に加熱される。このような高温に加熱されると、ＩｎＰ基板の表面でＩｎＰが熱分解し、ＩｎおよびＰがそれぞれ析出することとなる。ところが、Ｐの蒸気圧は、Ｉｎに比べ高いため、析出したＰの大部分は昇華してしまい、いわゆるリン抜けという現象が発生する。リン抜けが発生すると、ＩｎＰ基板の表面には多数の欠陥が発生してしまう。
【０００３】
また、リン抜けは、ＩｎＰ基板ばかりでなくＧａＰ基板においても生じ、さらに、ＧａＡｓ基板上に成長されたＧａxＩｎ1-xＰ(０＜ｘ＜１)といった半導体膜においても生じる。
【０００４】
【発明が解決しようとする課題】
リン抜けを防止する方法は、例えば、特開２０００−４９１０５号公報に記載されている。この公報に記載の方法では、表面が粗面化されたノンドープＩｎＰ基板(以下、ダミー基板)がＩｎＰ基板の表面に対面するように配置される。このような状態で、ＩｎＰ基板およびダミー基板を同時に加熱する。このようにすれば、ダミー基板からＰが昇華し、ＩｎＰ基板の表面が所定の蒸気圧のＰ蒸気に晒されることとなる。このＰ蒸気によりＩｎＰ基板からのリン抜けが防止される。
【０００５】
しかしながら、上記の方法においては、ＩｎＰ基板の大口径化に伴い以下の問題が生じる。ＩｎＰ基板の表面全面にＰ蒸気を晒すためには、ダミー基板はＩｎＰ基板よりも大きな直径を有している必要がある。現在、広く使用されつつある直径４インチのＩｎＰ基板を上記の方法により加熱しようとすれば、直径が４インチを超えるダミー基板が必要となる。しかし、このようなダミー基板を入手することは難しい。また、譬え入手できたとしても、このようなダミー基板は高価であるため、ＩｎＰ基板の加熱工程に要するコストが上昇してしまう。しかも、本発明者らの知見によれば、ダミー基板を使用できる回数は３回程度であるため、高価なダミー基板の使用に伴うコストの上昇は重大な問題となる。
【０００６】
このような事情を鑑み、本発明者らは、ダミー基板を使用することなくＩｎＰ基板を加熱する方法について検討を重ね、本発明に到達した。
【０００７】
本発明の目的は、Ｖ族構成元素としてリンを有するIII−Ｖ族化合物半導体が表面に現れる半導体基板をリン抜けが発生しないように加熱するとともに当該基板中に亜鉛を拡散する方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る半導体基板への亜鉛拡散方法は、Ｖ族構成元素としてリンを含むIII−Ｖ族化合物半導体が表面に現れる半導体基板に亜鉛を拡散する方法であって、(１)スズ、インジウム、およびリンを主体とする合金と、亜鉛およびリンを含む原料と、半導体基板とを加熱炉内に配置する工程と、(２)合金の加熱により合金から発生するリンの蒸気を半導体基板の表面に晒したまま半導体基板を加熱する工程と、(３)半導体基板を加熱したまま、所定の時間、原料の加熱により原料から発生する亜鉛およびリンの蒸気を表面に晒す工程と、を備え、(４)上記の合金は、スズに対するインジウムのモル比が０．６５以上１．３以下となるように用意されたスズ材およびインジウム材と、インジウムリン材またはリン材とから得られる。
【０００９】
上記の亜鉛拡散方法によれば、半導体基板が加熱される際に、上記の合金からリンの蒸気が発生し、リンの蒸気が半導体基板の表面に晒される。このため、半導体基板からのリン抜けが防止される。また、半導体基板を所定の時間加熱している間に、リンと亜鉛の蒸気が半導体基板の表面に晒されるため、当該基板からのリン抜けが防止されると共に、同半導体基板中に亜鉛が拡散される。また、スズに対するインジウムのモル比が０．６５以上１．３以下となるように用意されたスズおよびインジウムと、インジウムリンまたはリンとから上記の合金が得られるため、合金中のＩｎ濃度を高くすることができる。このため、合金からのＳｎ蒸気の発生が抑制され、Ｓｎによる汚染が防止される。
【００１０】
また、(１)上記の配置する工程において、加熱炉内に設けられ底部に複数の貫通孔を有し該底部は半導体基板の表面に対面するよう設けられた第１の容器内に合金が配置され、第１の容器に隣接し底部に開口部を有する第２の容器内に原料が配置され、(２)上記の加熱する工程において、第１の容器はその底部が半導体基板に対面するように配置され、(３)上記の晒す工程において、第２の容器は半導体基板の上方に配置される。
【００１１】
また、晒す工程の後、表面が合金から発生するリンの蒸気に晒されるよう半導体基板の温度を下げる工程を更に備えると好ましい。このようにすれば、半導体基板の温度を下げる際にも、リン抜けが防止される。
【００１２】
さらに、上記の温度を下げる工程において、第１の容器の底部が半導体基板に対面するように第１の容器が配置されると好ましい。このようにすれば、半導体基板の温度を下げる際に、半導体基板の表面にリンの蒸気を確実に晒すことができる。
【００１３】
また、上記の合金を得る際、上記スズ材、上記インジウム材、および上記インジウムリン材またはリン材の温度を半導体基板が加熱されるべき温度以上とすると好ましい。このようにすれば、合金が加熱されて当該合金からリンの蒸気が発生するときに、合金中のリン濃度を飽和濃度とできる。
【００１４】
さらに、上記の合金から発生するリンの蒸気を半導体基板の表面に晒す際、合金には固体のインジウムリンまたはリンが含まれていると有益である。このようにすれば、合金中のリン濃度を一層確実に飽和濃度とできる。
【００１５】
本発明に係る半導体基板の加熱方法は、Ｖ族構成元素としてリンを含むIII−Ｖ族化合物半導体が表面に現れる半導体基板を加熱する方法であって、(１)スズ、インジウム、およびリンを主体とする合金と、半導体基板とを加熱炉内に配置する工程と、(２)合金の加熱により合金から発生するリンの蒸気を半導体基板の表面に晒したまま半導体基板を加熱する工程と、を備え、(４)上記の合金は、スズに対するインジウムのモル比が０．６５以上１．３以下となるように用意されたスズ材およびインジウム材と、インジウムリン材またはリン材とから得られる。
【００１６】
また、加熱する工程の後に、半導体基板を加熱したまま、所定の時間、合金から発生するリンの蒸気を半導体基板の表面に晒す工程を更に備えると好適である。このようにすれば、半導体基板を所定の時間加熱しても、半導体基板からのリン抜けが防止される。
【００１７】
さらに、晒す工程の後に、半導体基板の表面に上記の合金から発生するリンの蒸気が晒されるよう半導体基板の温度を下げる工程を更に備えると好適である。このようにすれば、半導体基板の温度を下げる際にも半導体基板からのリン抜けが防止される。
【００１８】
さらにまた、配置する工程において、加熱炉内に設けられ底部に複数の貫通孔を有し当該底部は半導体基板の表面に対面するよう設けられた容器内に合金が配置され、合金から発生するリンの蒸気に表面が晒されている際には、第１の容器の底部は表面に対面すると好適である。このようにすれば、半導体基板からのリン抜けが一層確実に防止される。
【００１９】
また、合金を得る際、上記スズ、上記インジウム、および上記インジウムリンまたはリンの温度を半導体基板が加熱されるべき温度以上とすると好ましい。また、上記の合金から発生するリンの蒸気に表面が晒されている際には、合金には固体のインジウムリン材またはリン材が含まれていると有益である。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る半導体基板の加熱方法および半導体基板への亜鉛拡散方法の好適な実施形態を説明する。なお、図面の説明においては、同一の要素には同一の符号を付し、重複する説明は省略する。また、図面の寸法比率は、説明のものとは必ずしも一致していない。
【００２１】
（第１の実施形態）
本発明に係る半導体基板への亜鉛拡散方法の一実施形態を説明する。初めに、第１の実施形態において好適に使用される加熱拡散炉について説明する。図１は、加熱拡散炉の一構成を示す模式図である。図示の通り、加熱拡散炉１は、ＩｎＰ基板Ｗが収納される石英管１０と、石英管１０の外周面を取り囲むよう設けられたヒータ２０と、石英管１０の内部に載置されるとともに基板Ｗを保持する支持台３０と、支持台３０上に摺動可能に設けられた治具４０と、治具４０を摺動するための操作棒４５とを備える。
【００２２】
石英管１０は、ガス供給口１０ａおよびガス排気口(図示せず)を有する。ガス供給口１０ａにはガス供給源(図示せず)が接続されている。ガス供給源からは、水素(Ｈ2)ガス又は窒素(Ｎ2)ガスといったパージガスを１〜３リットル／分程度の流量で石英管１０内に供給できる。
【００２３】
支持台３０には、基板Ｗが収納される凹部３０ａが設けられている。また、支持台３０には熱電対Ｔが挿入されている。熱電対Ｔの先端は凹部３０ａの下方に位置している。熱電対Ｔにより基板Ｗの温度がモニタされる。支持台３０は、高純度カーボン製であることができる。また、支持台３０上を治具４０が摺動する際には摩擦により粉が発生することがあるため、支持台３０の表面はシリコンカーバイト(ＳｉＣ)膜で被覆されていると好ましい。
【００２４】
図１を参照すると、治具４０は、ボート４１および枠体４２を有する。これらは、治具４０が摺動する方向に互いに隣り合っている。ボート４１は、互いに重なり合う底板４１ａおよび底板４１ｂと、底板４１ｂ上に載置される枠部４１ｃを有する。枠体４２は、枠部４２ａおよび蓋部４２ｂから構成される。また、枠部４２ａには棚部４２ｃが設けられている。棚部４２ｃには、後述するように、拡散原料１２０が収納される。
【００２５】
図２を参照しながら、治具４０の構成を詳しく説明する。図２は、治具４０を蓋部４２ｂを除いた状態で示す上面図である。図示の通り、ボート４１は、枠部４１ｃに加えて板４１ｄを底板４１ｂ上に有する。枠部４１ｃおよび板４１ｄにより領域Ｒが規定される。領域Ｒには、底板４１ｂに設けられた貫通孔ｈが現れている。後述するように、領域Ｒには、Ｓｎ、Ｉｎ、およびＰを主体とする合金が配置される。また、治具４０は、枠部４２ａが基板Ｗの上方に位置するように配置されている。図２に示す通り、枠部４２ａに囲まれた領域は基板Ｗより大きい。このため、拡散原料１２０から発生するＺｎおよびＰの蒸気が基板Ｗの全面に晒されることとなる。
【００２６】
図３(ａ)は底板４１ａの平面図であり、図３(ｂ)は底板４１ｂの平面図である。図３(ａ)および(ｂ)を参照すると、底板４１ａ，４１ｂは矩形である。底板４１ａ，４１ｂの短辺Ｌは、基板Ｗの直径よりも長い。短辺Ｌの長さは、具体的には、基板Ｗの直径１００ｍｍに対し、例えば１０５ｍｍ程度とすることができる。図３(ａ)に示す通り、底板４１ａには複数の貫通孔Ｈが格子状に配置されている。貫通孔Ｈの直径は０．５ｍｍ程度とすることができる。また、貫通孔Ｈの間隔は、５〜６ｍｍとすることができる。図３(ｂ)に示す通り、底板４１ｂには貫通孔ｈが複数設けられている。貫通孔ｈの直径は０．５ｍｍ程度とすることができる。また、貫通孔ｈの間隔は１０ｍｍ程度とすることができる。
【００２７】
再び図１を参照すると、治具４０には操作棒４５が設けられており、これにより、治具４０は支持台３０上を摺動されることができる。治具４０は、ボート４１の底部が凹部３０ａに収納された基板Ｗに対面するよう配置されることができる。また、治具４０は、枠体４２の枠部４２ｂが基板Ｗの上方に位置するよう配置されることもできる。治具４０は、支持台３０と同様に、高純度カーボンから作製される。また、治具４０の支持台３０と接触する面は、ＳｉＣで被覆されていると好ましい。
【００２８】
ヒータ２０には、ヒータ２０に電力を供給する電源装置(図示せず)が接続されている。ヒータ２０に電力が供給されると、ヒータ２０からの輻射熱により支持台３０および治具４０が加熱される。
【００２９】
続いて、図４(ａ)〜(ｄ)を参照しながら、第１の実施形態によるＩｎＰ基板への亜鉛拡散方法を説明する。第１の実施形態は、加熱拡散炉１を用いて実施される。図４(ａ)〜(ｄ)は、第１の実施形態の亜鉛拡散方法を説明する図である。
【００３０】
（合金の準備工程）
初めに、Ｓｎ、Ｉｎ、およびＰを主体とする合金(以下、Ｓｎ−Ｉｎ−Ｐ合金)を準備する手順を説明する。先ず、ＳｎおよびＩｎの原料を用意する。これらの原料としては、例えば、ＳｎおよびＩｎの高純度ペレットを使用できる。ここで、高純度とは、９９．９９９％程度の純度を意味する。
【００３１】
次に、Ｓｎに対するＩｎのモル比が０．６５〜１．３の範囲の値となるようにＳｎおよびＩｎを秤量する。Ｓｎに対するＩｎのモル比が０．６５未満のときは、後の工程において基板Ｗを加熱する際、Ｓｎが蒸発し易くなり、蒸発したＳｎによりＩｎＰ基板が汚染されてしまう。また、Ｓｎ−Ｉｎ合金中のＳｎに対するＩｎのモル比が１．３よりも大きいときは、後の工程において融解したＳｎおよびＩｎにＩｎＰを溶解させる際、溶解するＩｎＰの量がＩｎ濃度により制限されてしまいＰ濃度を十分に高くすることができない。そのため、基板Ｗを加熱する際、十分なＰ蒸気を供給できなくなってしまう。
【００３２】
また、後の工程において底板４１ｂ上に載置されたＳｎ−Ｉｎ−Ｐ合金が融解されたときに、融解されたＳｎ−Ｉｎ−Ｐ合金が底板４１ｂの貫通孔ｈのすべてを覆うと好ましい。この状況が実現されるに十分な量の当該合金が得られるようにＳｎおよびＩｎの原料の質量が決定される。
【００３３】
続いて、ＩｎＰ原料が用意される。ここで、ＩｎＰ原料は、例えば、高純度ＩｎＰの多結晶片であることができる。また、ＩｎＰ原料は、高純度ＩｎＰ基板を粉砕した欠片又は粉末であってもよい。ＩｎＰ原料の質量は、後の工程において、Ｓｎ−Ｉｎ−Ｐ合金を得る際、融解した合金に固体のＩｎＰが残るよう決定される。なお、純度を考慮すればＩｎＰ原料が好適であるが、ＩｎＰ原料に替わり赤リンを用いても構わない。赤リンを用いる場合でも融解した合金中に固体の赤リンが残るようにすると好ましい。
【００３４】
図４(ａ)に示す通り、以上のようにして得たＳｎ、ＩｎおよびＩｎＰを加熱拡散炉１のボート４１内に載置する。この後、ヒータ２０に通電し、Ｓｎ、Ｉｎ、およびＩｎＰを加熱する。すると、ＳｎおよびＩｎが融解し、融解したＳｎおよびＩｎにＩｎＰが溶解する。このとき、融解した合金中にはＩｎＰが固体のまま残っている。加熱条件を例示すると、以下の通りとすることができる。
・Ｈ2ガス供給量：１〜３リットル／分
・加熱温度：６００℃
・加熱時間：１時間以上
【００３５】
本実施形態においては加熱温度を６００℃としたが、加熱温度は、後の工程においてＩｎＰ基板ＷにＺｎを拡散させるときの温度(Ｚｎ拡散温度)以上であればよく、この温度に限られることはない。Ｚｎ拡散温度以上の温度にて融解したＳｎおよびＩｎにＩｎＰを溶解しておくと、Ｓｎ−Ｉｎ−Ｐ合金中のＰ濃度は、Ｚｎ拡散温度において確実に飽和濃度とできる。具体的には、Ｚｎ拡散温度よりも５０℃程度高いと好ましい。以上により、Ｓｎ−Ｉｎ−Ｐ合金（以下、合金１１０）が得られる。
【００３６】
ヒータ２０への通電を遮断し、合金１１０を室温程度まで降温する。降温後、ボート４１内には、固体の合金１１０と、合金１１０から析出した固体のＩｎＰとがある。
【００３７】
（亜鉛拡散原料の準備工程）
次いで、亜鉛およびリンの蒸気を発生させるための拡散原料を用意する。拡散原料としては、例えば、リン化亜鉛(ＺｎＰ2)および二リン化三亜鉛(Ｚｎ3Ｐ2)といった化合物のペレットを使用できる。また、拡散原料として、例えば、Ｚｎのペレットおよび赤リンのペレットを使用してよい。さらに、拡散原料として、ＺｎＰ2またはＺｎ3Ｐ2のペレット、および赤リンのペレットを用いてもよい。
【００３８】
（基板および原料の収納工程）
次に、図４(ｂ)に示すように、ＩｎＰ基板Ｗを加熱拡散炉１の凹部３０ａに載置し、用意した拡散原料１２０を枠体４２の棚部４２ｃに載置する。ここで、合金１１０は既にボート４１内に載置されている。
【００３９】
（基板昇温工程）
操作棒４５を用い、底板４１ａが基板Ｗに対面するように治具４０を動かす。すなわち、治具４０は、図４(ｂ)に示すように配置される。次いで、石英管１０の内部にＨ2ガスを１〜３リットル／分の流量で流し、石英管１０内を置換する。この後、ヒータ２０に通電すると、ヒータ２０からの輻射熱により、支持台３０および治具４０が加熱される。このため、支持台３０に載置された基板Ｗ、および治具４０内に収納された合金１１０が加熱される。基板Ｗの温度は、熱電対Ｔによりモニタされ、例えば５５０〜５８０℃といった範囲の所定の温度にまで上昇される。加熱された合金１１０からＰ蒸気が発生する。合金１１０から発生するＰ蒸気は、底板４１ａの貫通孔Ｈを通り抜けた後、底板４１ｂの貫通孔ｈを通り抜けて基板Ｗの上方へ至る。その結果、基板Ｗの上方の空間は、上記合金の温度で決まる蒸気圧のＰ蒸気で満たされることとなる。このようにして基板Ｗの表面がＰ蒸気で晒されるため、基板Ｗからのリン抜けが抑制される。
【００４０】
このとき融解した合金１１０中には、固体のインジウムリンが残っている。そのため、合金１１０からＰ蒸気が発生しても、合金１１０中のＰ濃度は常に飽和濃度に保たれる。
【００４１】
また、融解した合金１１０は、底板４１ｂ上で広がり、底板４１ｂの貫通孔ｈを覆っている。そのため、基板Ｗの上方の空間は、ボート４１の側壁および底板４１ｂにより密閉される。よって、Ｐ蒸気が十分に高い蒸気圧で基板Ｗの表面にかかるため、リン抜けが確実に抑制される。
【００４２】
（亜鉛拡散工程）
基板Ｗが所定の温度まで加熱された後、操作棒４５を用いて、枠体４２の枠部４２ｂが基板Ｗの上方に位置するように治具４０を移動する。すなわち、治具４０は、図４(ｃ)に示すように配置される。このとき、枠体４２の棚部４２ｃに収納された拡散原料１２０もまた基板Ｗとともに加熱されており、この原料からＺｎおよびＰの蒸気が発生する。そのため、基板Ｗの上方の空間が拡散原料１２０から発生したＺｎおよびＰの蒸気により満たされる。よって、Ｐの蒸気により基板Ｗからのリン抜けが防止されると共に、Ｚｎ原子が基板Ｗ中へ拡散していく。この状態で、例えば、５分間放置し、所望の量のＺｎを基板Ｗ中へ拡散させる。
【００４３】
（降温工程）
この後、操作棒４５を操作して底板４１ａを基板Ｗに対面させる。すなわち、治具４０は、図４(ｄ)に示すように配置される。この後、ヒータ２０への通電を停止すると、基板Ｗの温度が徐々に低下し始める。基板Ｗの温度がリン抜けが顕著に生じる程度に高いときには、合金の温度も同程度に高いため、合金から発生するＰ蒸気の蒸気圧は十分に高く、このＰ蒸気により、基板Ｗからのリン抜けは防止される。また、合金の温度が低下していき、合金からのＰ蒸気の蒸気圧が低下したときには、基板Ｗの温度もまた同様に低下しているため、基板Ｗからの顕著なリン抜けは生じない。すなわち、底板４１ａを基板Ｗに対面させておけば、基板Ｗの表面に温度に応じてＰ蒸気圧がかかるため、リン抜けが生じることなく基板Ｗの温度を下げることができる。基板Ｗの温度が室温程度まで低下した後、石英管１０内部をＮ2ガスで置換し、基板Ｗを取り出す。以上の工程により、基板ＷへのＺｎ拡散が終了する。
【００４４】
第１の実施形態においては、Ｓｎに対するＩｎのモル比が０．６５〜１．３となるように秤量されたＳｎおよびＩｎが融解され、融解したＳｎおよびＩｎ中にＩｎＰが溶解されて、合金１１０が得られる。基板Ｗを加熱する際には、治具４０はボート４１の底面が基板Ｗと対面するように配置され、ボート４１に収納された合金もまた加熱される。このため、当該合金からＰの蒸気が発生する。このＰ蒸気は、底板４１ａの貫通孔Ｈを通り抜けた後、底板４１ｂの貫通孔ｈを通り抜けて基板Ｗの上方へ至る。その結果、基板Ｗの表面はＰ蒸気に晒されるため、基板Ｗからのリン抜けが防止される。
【００４５】
基板ＷにＺｎを拡散させる際には、枠体４２の枠部４２ｂが基板Ｗの上方に配置される。したがって、基板Ｗの上方の空間は、蓋部４２ｂと枠部４２ａとにより密閉されることになる。このような状況では、基板Ｗの上方の空間は、拡散原料１２０から発生したＺｎおよびＰの蒸気により満たされることとなる。このため、Ｐの蒸気により基板Ｗからのリン抜けが抑制されると共に、Ｚｎ原子が基板Ｗ中へ拡散していく。
【００４６】
基板Ｗの温度を下げる際には、ボート４１の底面が基板Ｗと対面するように配置され再び配置される。したがって、基板Ｗを加熱するときと同様に基板Ｗからのリン抜けが防止される。
【００４７】
また、第１の実施形態においては、合金１１０が使用されるため、以下の効果が奏される。すなわち、合金１１０は、加熱されると融解し、底板４１ｂ上で広がることができる。そのため、基板Ｗの直径を考慮して底板４１ａ，４１ｂおよびボート４１を用意すれば、基板Ｗの直径に拘わらず合金１１０を使用できる。従来のダミー基板を使用する加熱方法においては、直径がＩｎＰ基板よりも大きいダミー基板を用意しなければならなかった。ＩｎＰ基板の直径が大きくなるほど、ダミー基板を入手するのが難しくなる。しかし、第１の実施形態によれば、直径４インチ以上といった大口径ＩｎＰ基板に亜鉛を拡散する場合であっても、基板を覆い隠せる程度に大きい底板４１ａ，４１ｂおよびボート４１を用意すれば、十分な量のＰ蒸気を基板Ｗの表面全面に均一に晒すことができる。
【００４８】
また、底板４１ａ，４１ｂおよびボート４１は、カーボン製とすることができる。ダミー基板に比べ安価なカーボン製のボート４１および底板４１ａ，４１ｂを使用できるため、亜鉛拡散工程に要するコストを低減できる。
【００４９】
さらに、合金１１０の再使用回数はダミー基板よりも多い。合金１１０からＰが蒸発し合金中のＰ濃度は低下した場合にも、Ｐを補充すれば、この合金を繰り返し使用することができる。一方、ダミー基板を使用する場合には、使用後、ダミー基板の表面はＩｎリッチとなるため、Ｐの蒸気を十分に発生させるためには表面をエッチングする必要がある。エッチングを行うとダミー基板の厚さが薄くなるため、ダミー基板を繰り返し使用することはできない。本発明者らの知見によれば、ダミー基板の再利用用可能回数は３回程度である。しかしながら、本実施形態の亜鉛拡散方法においては、合金１１０を繰り返し使用できるため、ダミー基板を使用する場合に比べコストを低減できる。
【００５０】
さらにまた、融解した合金はボート４１の底板４１ｂの全面に広がり、貫通孔ｈを確実に覆うことができる。このため、基板Ｗ上方の空間は確実に密閉される。このため、基板Ｗの表面にＰ蒸気が確実に晒される。
【００５１】
本発明者らは、第１の実施形態の亜鉛拡散方法を用いて、光通信用フォトダイオードを作製した。図５は、フォトダイオードの構造を示す断面図である。図示の通り、フォトダイオード２０は、ｎ型ＩｎＰ製の基板２１と、基板２１上に設けられた光吸収層２２と、光吸収層２２上に設けられた窓層２３とを有する。光吸収層２２はｎ型ＩｎＧａＡｓから形成され、窓層２３はｎ型ＩｎＰから形成される。また、フォトダイオード２０は拡散領域２６を有する。拡散領域２６にはＺｎが添加され、拡散領域２６と光吸収層２２および窓層２３との界面にｐｎ接合が形成されている。また、拡散領域２６上には電極２７が形成され、基板２１の裏面に電極２８が形成されている。さらに、拡散領域２６の外側にはチッ化ケイ素からなるパッシベーション膜２９が形成されている。
【００５２】
拡散領域２６は、第１の実施形態の亜鉛拡散方法により形成された。すなわち、パッシベーション膜２９の形成後、拡散領域２６に相当する部分のパッシベーション膜を除去して開口部を設けた。次に、上記の亜鉛拡散方法により、開口部に露出する窓層２３(ＩｎＰ)の表面から窓層２３および光吸収層２４内にＺｎを拡散し、拡散領域２６を形成した。上記構成のフォトダイオード２０を４インチＩｎＰ基板上に４万個作製し、チップ化した後に暗電流特性の測定を行ったところ、良好な特性のフォトダイオードが４インチＩｎＰ基板の全面から得られた。これは、第１の実施形態の亜鉛拡散方法により、均一にＺｎが拡散され、しかも、リン抜けに伴う欠陥の発生が抑制された結果である。
【００５３】
（第２の実施形態）
続いて、本発明に係る半導体基板の加熱方法の一実施形態について説明する。第２の実施形態もまた加熱拡散炉１を用いて実施される。第２の実施形態は、亜鉛拡散工程を有していない点でのみ第１の実施形態と異なる。以下、第１の実施形態を説明した際に参照した図４を適宜参照しながら、第１の実施形態との相違点を中心として第２の実施形態を説明する。ただし、第２の実施形態においては、同図に図示された拡散原料１２０は不要である。また、第２の実施形態の加熱方法により加熱される基板としては、例えば、Ｓｉ、Ｓ、Ｓｅ、およびＺｎといった不純物がイオン注入されたＩｎＰ基板であってよい。
【００５４】
（基板加熱工程）
先ず、第１の実施形態における合金の準備工程に従って、Ｓｎ、ＩｎおよびＰを主体とする合金(以下、合金１１０)を準備する。次に、図４(ｂ)に示すと同様に、ＩｎＰ基板Ｗを加熱拡散炉１の凹部３０ａに載置する。このとき、ボート４１には合金１１０が既に載置されている。次いで、合金１１０が収納されているボート４１の底板４１ａが基板Ｗに対面するように操作棒４５を用いて治具４０の位置を調整する。この後、ヒータ２０に通電して支持台３０および治具４０を加熱する。これにより、基板Ｗと合金１１０とが加熱される。加熱された合金１１０からはＰの蒸気が発生する。
【００５５】
（基板温度維持工程）
基板Ｗの温度が所定の温度となった後、所定の時間、基板Ｗの表面に合金１１０から発生するＰ蒸気を晒す。このとき、底板４１ａは基板Ｗに対面している。ここで、所定の温度は、例えば、６００〜６５０℃とすることができる。基板Ｗがこの程度の温度に維持されると、基板Ｗにイオン注入された不純物原子がドナーまたはアクセプタとして活性化されるとともに、イオン注入時に基板Ｗに導入された損傷が修復される。
【００５６】
（降温工程）
所定の時間が経過した後、ヒータ２０への通電を停止し、基板Ｗの温度を下げる。このときにも底板４１ａは基板Ｗの表面に対面しているため、上述の通り、リン抜けが発生することなく基板Ｗの温度を下げることができる。基板Ｗの温度が室温程度まで低下した後、石英管１０内部をＮ2ガスで置換し、基板Ｗを取り出す。以上の工程により、基板Ｗの加熱が終了する。
【００５７】
第２の実施形態では、基板昇温工程、基板温度維持工程、および降温工程のいずれにおいても、底板４１ａは基板Ｗの表面に対面している。このため、いずれの工程においても、基板Ｗの表面は合金１１０からのＰ蒸気に晒される。したがって、リン抜けが防止されると共に基板Ｗが加熱されることができる。
【００５８】
なお、文献１(P. Besomi et al., J. Appl. Phys. 54(1983) pp.535-539.)および文献２(G. A. Antypas, Appl. Phys. Lett. 37(1980) pp.64-65.)に、Ｓｎ−Ｉｎ−Ｐ合金を使用する例が記載されている。これらの文献の例では、ＳｎおよびＩｎＰを加熱してＳｎ−Ｉｎ−Ｐ合金を得る。このようにすると、ＳｎへのＩｎＰの溶解量はＰの固溶限界により決定されるため、溶解されたＳｎ−Ｉｎ−Ｐ合金中のＩｎ濃度を高くできない。文献１によれば、当該合金中のＩｎモル比ＸInは、０．０７≦ＸIn≦０．２である。この場合には、本発明者らの知見によれば、Ｓｎが蒸発し易く、ＩｎＰ基板がＳｎ蒸気により汚染されてしまう。ＳｎはＩｎＰ中でドナーとして働くため、Ｓｎにより汚染されたＩｎＰ基板ではキャリア濃度が変化してしまうこととなる。また、ｐ型ＩｎＰ基板を加熱しようとすれば、導電型がｎ型に反転してしまうといった事態さえ起こる可能性がある。
【００５９】
本発明者らは、Ｓｎの影響について検討を行った。以下に、その結果を説明する。この検討は、(１)ＩｎＰ基板内の残留Ｓｎ濃度をＳＩＭＳ(Secondary Ion Mass Spectrometry)を用いて測定し、(２)第２の実施形態による加熱方法により、このＩｎＰ基板を加熱し、(３)加熱後、再びＳＩＭＳを用いてＳｎ濃度を測定する、という方法で行った。
【００６０】
図６(ａ)は、ＩｎＰ基板の加熱前のＳＩＭＳ測定結果を示すグラフである。図６(ｂ)は、ＩｎＰ基板の加熱後のＳＩＭＳ測定結果を示すグラフである。図６(ａ)，(ｂ)において、縦軸は濃度を示し、横軸は基板表面からの深さを示す。なお、図中の濃度は標準試料の結果に基づいて較正した値である。また、図６(ａ)，(ｂ)中、線５０はＳｎ濃度を示し、線１５はリン濃度を示す。図６(ａ)を参照すると、ＩｎＰ基板を加熱する前であっても、ＩｎＰ基板中には、１×１０15〜９×１０15ｃｍ-3程度のＳｎが残留している。ＩｎＰ基板の加熱後では、図６(ｂ)に示す通り、Ｓｎ濃度は、基板の最表面で７×１０16ｃｍ-3程度とやや高くなるものの、深部では１×１０16ｃｍ-3程度である。加熱の後においても実用上問題となる程度の濃度増加は認められない。以上の結果から、第２の実施形態によるＩｎＰ基板の加熱方法においては、Ｓｎによる汚染は無視できる程度まで抑制されることが分かった。
【００６１】
本発明者らは、上記結果の理由について以下のように推測している。上述した通り、Ｓｎ−Ｉｎ−Ｐ合金は、Ｓｎに対するＩｎのモル比が０．６５以上１．３以下となるよう用意されたＳｎおよびＩｎが加熱されて融解し、融解したＳｎおよびＩｎにＩｎＰが溶解されて得られる。このようにすると、Ｓｎ−Ｉｎ−Ｐ合金中のＩｎ濃度は、融解されたＳｎにＩｎＰを溶解する場合に比べて高くすることができる。当該合金中のＩｎ濃度が高いため、Ｓｎ−Ｉｎ−Ｐ合金からのＳｎの蒸発量を低減できると推定される。このように、本発明の半導体基板の加熱方法および半導体基板への亜鉛拡散方法は、ＩｎＰ基板がＳｎに汚染されるのを抑制できるという利点を有する。
【００６２】
以上、幾つかの実施形態を参照しながら、本発明に係る半導体基板の加熱方法および半導体基板への亜鉛拡散方法について説明したが、本発明は、これらに限られることなく、種々に変形可能である。第２の実施形態において、合金１１０をボート４１に替わって石英製の容器に収納し、この容器および基板を所定の加熱炉に載置しても良い。この場合、加熱炉が開管型であれば、容器は基板よりもパージガスの流れの上流側に載置する必要がある。このようにすれば、合金１１０からのＰ蒸気を基板の表面に晒すことができる。
【００６３】
また、第１および第２の実施形態においては、基板ＷをＩｎＰ基板として説明したが、ＩｎＰ基板ばかりでなく、ＧａＰ基板、および表面にＧａxＩｎ1-xＰ(０＜ｘ＜１)といった半導体膜が成長されたＧａＡｓ基板に対しても、本発明が好適に適用されることは言うまでもない。
【００６４】
図２(ａ)，(ｂ)に示す底板４１ａ，４１ｂの構成は、例示的に示されたに過ぎず、これに限られるものではない。例えば、貫通孔の直径は、０．５ｍｍに限られることなく、融解した合金１１０から発生するＰ蒸気が基板Ｗの表面に十分に提供される程度であり、且つ、融解した合金１１０が貫通孔から流れ落ちない程度であればよい。また、貫通孔の数は、基板Ｗの表面がＰ蒸気に十分に晒されるよう適宜決定されて良い。また、ボート４１の底板は１枚でもよく、３枚以上でもよい。
【００６５】
また、第１および第２の実施形態においては、合金１１０を得る際に加熱拡散炉１を使用したが、他の炉を適宜使用してよい。他の炉を使用する場合には、用意された合金１１０は、基板Ｗを支持台３０に載置する際に加熱拡散炉１のボート４１に収納される。
【００６６】
合金１１０の準備工程における合金を得るための条件を始め幾つかの数値を例示したが、これらに限定されることなく、適宜決定してよい。
【００６７】
また、枠体４２の底部には、底板４１ａまたは底板４１ｂと同様な貫通孔を有する底板が設けられていてもよい。この場合には、拡散原料１２０を棚部４２ｃにではなく底板上に配置されることができる。底板が設けられた場合でも、拡散原料１２０から発生するＺｎおよびＰの蒸気は貫通孔を通して半導体基板の上方に至ることができる。よって、半導体基板からのリン抜けが防止されると共に亜鉛を半導体基板中に拡散できる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体基板への亜鉛拡散方法および半導体基板の加熱方法によれば、Ｖ族構成元素としてリンを有するIII−Ｖ族化合物半導体が表面に現れる半導体基板をリン抜けが発生しないように加熱するとともに当該基板中に亜鉛を拡散する方法を提供される。また、上記の合金を用いるため、半導体基板がＳｎにより汚染されるのが防止される。
【図面の簡単な説明】
【図１】図１は、加熱拡散炉の一構成を示す模式図である。
【図２】図２は、治具４０の蓋部４２ｂを除いた状態を示す上面図である。
【図３】図３(ａ)は底板４１ａの平面図である。図３(ｂ)は底板４１ｂの平面図である。
【図４】図４(ａ)〜(ｄ)は、第１の実施形態の亜鉛拡散方法を説明する図である。
【図５】図５は、フォトダイオードの構造を示す断面図である。
【図６】図６(ａ)は、ＩｎＰ基板の加熱前のＳＩＭＳ測定結果を示すグラフである。図６(ｂ)は、ＩｎＰ基板の加熱後のＳＩＭＳ測定結果を示すグラフである。
【符号の説明】
１…加熱拡散炉、１０…石英管、２０…ヒータ、３０…支持台、３０ａ…凹部、４０…治具、４１…ボート、４１ａ，４１ｂ…底板、４２…枠体、４２ａ…枠部、４２ｂ…蓋部、４２ｃ…棚部、４５…操作棒、１１０…合金、１２０…拡散原料、Ｈ，ｈ…貫通孔、Ｔ…熱電対、Ｗ…基板。

Claims (12)

  1. Ｖ族構成元素としてリンを含むIII−Ｖ族化合物半導体が表面に現れる半導体基板に亜鉛を拡散する方法であって、
    スズ、インジウム、およびリンを主体とする合金と、亜鉛およびリンを含む原料と、前記半導体基板とを加熱炉内に配置する工程と、
    前記合金の加熱により前記合金から発生するリンの蒸気を前記半導体基板の表面に晒したまま前記半導体基板を加熱する工程と、
    前記半導体基板を加熱したまま、所定の時間、前記原料の加熱により前記原料から発生する亜鉛およびリンの蒸気を前記表面に晒す工程と、
    を備え、
    前記合金は、スズに対するインジウムのモル比が０．６５以上１．３以下となるように用意されたスズ材およびインジウム材と、インジウムリン材またはリン材とから得られる、半導体基板への亜鉛拡散方法。
  2. 前記配置する工程において、
    加熱炉内に設けられ底部に複数の貫通孔を有し該底部は前記半導体基板の表面に対面するよう設けられた第１の容器内に前記合金が配置され、前記第１の容器に隣接し底部に開口部を有する第２の容器内に前記原料が配置され、
    前記加熱する工程において、前記第１の容器はその底部が前記半導体基板に対面するように配置され、
    前記晒す工程において、前記第２の容器は前記半導体基板の上方に配置される、請求項１記載の半導体基板への亜鉛拡散方法。
  3. 前記晒す工程の後、前記表面が前記合金から発生するリンの蒸気に晒されるよう前記半導体基板の温度を下げる工程を更に備える、請求項１または２に記載の半導体基板への亜鉛拡散方法。
  4. 前記温度を下げる工程において、
    前記第１の容器の底部が前記半導体基板に対面するように前記第１の容器が配置される、請求項３記載の半導体基板への亜鉛拡散方法。
  5. 前記合金を得る際、前記スズ材、前記インジウム材、および前記インジウムリン材または前記リン材の温度を前記半導体基板が加熱されるべき温度以上とする、請求項１から４のいずれか一項に記載の半導体基板への亜鉛拡散方法。
  6. 前記合金から発生するリンの蒸気を前記表面に晒す際、前記合金には固体のインジウムリンまたはリンが含まれている、請求項１から５のいずれか一項に記載の半導体基板への亜鉛拡散方法。
  7. Ｖ族構成元素としてリンを含むIII−Ｖ族化合物半導体が表面に現れる半導体基板を加熱する方法であって、
    スズ、インジウム、およびリンを主体とする合金と、前記半導体基板とを加熱炉内に配置する工程と、
    前記合金の加熱により前記合金から発生するリンの蒸気を前記半導体基板の表面に晒したまま前記半導体基板を加熱する工程と、
    を備え、
    前記合金は、スズに対するインジウムのモル比が０．６５以上１．３以下となるように用意されたスズ材およびインジウム材と、インジウムリン材またはリン材とから得られる、半導体基板の加熱方法。
  8. 前記加熱する工程の後に、前記半導体基板を加熱したまま、所定の時間、前記合金から発生するリンの蒸気を前記表面に晒す工程を更に備える、請求項７記載の半導体基板の加熱方法。
  9. 前記晒す工程の後に、前記表面に前記合金から発生するリンの蒸気が晒されるよう前記半導体基板の温度を下げる工程を更に備える、請求項８記載の半導体基板の加熱方法。
  10. 前記配置する工程において、前記加熱炉内に設けられ底部に複数の貫通孔を有し該底部は前記半導体基板の表面に対面するよう設けられた容器内に前記合金が配置され、
    前記合金から発生するリンの蒸気に前記表面が晒されている際には、前記第１の容器の底部は前記表面に対面する、請求項７から９のいずれか一項に記載の半導体基板の加熱方法。
  11. 前記合金を得る際、前記スズ、前記インジウム、および前記インジウムリン材または前記リン材の温度を前記半導体基板が加熱されるべき温度以上とする、請求項７から１０のいずれか一項に記載の半導体基板の加熱方法。
  12. 前記合金から発生するリンの蒸気に前記表面が晒されている際には、前記合金には固体のインジウムリン材またはリン材が含まれている、請求項７から１１のいずれか一項に記載の半導体基板の加熱方法。
JP2002050163A 2002-02-26 2002-02-26 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。 Expired - Fee Related JP4172184B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002050163A JP4172184B2 (ja) 2002-02-26 2002-02-26 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。
US10/373,185 US6830995B2 (en) 2002-02-26 2003-02-26 Method of diffusing zinc into article and method of heating article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050163A JP4172184B2 (ja) 2002-02-26 2002-02-26 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。

Publications (2)

Publication Number Publication Date
JP2003249457A JP2003249457A (ja) 2003-09-05
JP4172184B2 true JP4172184B2 (ja) 2008-10-29

Family

ID=28449029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050163A Expired - Fee Related JP4172184B2 (ja) 2002-02-26 2002-02-26 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。

Country Status (2)

Country Link
US (1) US6830995B2 (ja)
JP (1) JP4172184B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716027A (zh) * 2013-12-13 2015-06-17 山东华光光电子有限公司 一种半导体激光器Zn杂质源扩散的装置及其应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528589A (en) * 2004-02-17 2005-09-01 Nikko Materials Co Ltd Vapor-phase deposition method
RU2686523C1 (ru) * 2018-07-05 2019-04-29 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ легирования цинком подложек или слоев фосфида индия

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510514A (en) * 1983-08-08 1985-04-09 At&T Bell Laboratories Ohmic contacts for semiconductor devices
JP2566661B2 (ja) * 1990-04-18 1996-12-25 三菱電機株式会社 不純物拡散方法
JPH0653538A (ja) * 1992-07-28 1994-02-25 Toshiba Corp 半導体受光素子
JP4022997B2 (ja) * 1998-07-29 2007-12-19 住友電気工業株式会社 ３−５族化合物半導体結晶へのＺｎ拡散方法及び拡散装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716027A (zh) * 2013-12-13 2015-06-17 山东华光光电子有限公司 一种半导体激光器Zn杂质源扩散的装置及其应用
CN104716027B (zh) * 2013-12-13 2017-08-01 山东华光光电子股份有限公司 一种半导体激光器Zn杂质源扩散的装置及其应用

Also Published As

Publication number Publication date
JP2003249457A (ja) 2003-09-05
US6830995B2 (en) 2004-12-14
US20030186520A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
EP2164114B1 (en) Device for fabricating a photovoltaic element with stabilised efficiency
US4115163A (en) Method of growing epitaxial semiconductor films utilizing radiant heating
US20090266396A1 (en) Polycrystalline Silicon Substrate, Method for Producing Same, Polycrystalline Silicon Ingot, Photoelectric Converter and Photoelectric Conversion Module
KR20070049174A (ko) 선형-포커스된 레이저 빔을 사용하는 고체 상태 물질의레이저 도핑 방법 및 상기 방법에 기초하여 솔라-셀에미터를 생성하는 방법
KR102519569B1 (ko) 광 전지 장치들을 위한 웨이퍼 성능을 개선하는 방법
US4544417A (en) Transient capless annealing process for the activation of ion implanted compound semiconductors
JP4172184B2 (ja) 半導体基板への亜鉛拡散方法、半導体基板の加熱方法。
JP2009132587A (ja) 半導体結晶成長方法及び半導体結晶成長装置
JP4022997B2 (ja) ３−５族化合物半導体結晶へのＺｎ拡散方法及び拡散装置
JPH09266218A (ja) ｐ型化合物半導体の低抵抗化方法
Serra et al. The silicon on dust substrate path to make solar cells directly from a gaseous feedstock
JPH0480880B2 (ja)
KR100754404B1 (ko) 확산튜브와, 확산공정용 도펀트 소스 및 상기 확산튜브와도펀트 소스를 이용한 확산방법
JPH06340499A (ja) テルル化カドミウム水銀結晶の作製方法及び赤外線検出器の製造方法
Kräutle et al. Laser-induced doping of GaAs
US6204160B1 (en) Method for making electrical contacts and junctions in silicon carbide
Armiento et al. Capless rapid thermal annealing of GaAs implanted with Si+ using an enhanced overpressure proximity method
JP7170939B1 (ja) 半導体装置の製造方法および半導体装置
JP2613555B2 (ja) 不純物低温拡散方法及び不純物低温拡散装置
US3600236A (en) Method of obtaining type conversion in cds
JP4604673B2 (ja) フォトダイオードの作製方法
JPH07118444B2 (ja) 半導体薄膜の熱処理方法
JP2000182978A (ja) 液相エピタキシャル成長方法及び装置
Berger et al. RBS and channelling analysis of As and Ga in laser doped silicon
KULAR A COMPARATIVE STUDY OP LASER AND THERMAL

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees