CN100438034C - 电容组合及其制造方法 - Google Patents
电容组合及其制造方法 Download PDFInfo
- Publication number
- CN100438034C CN100438034C CNB2004100785535A CN200410078553A CN100438034C CN 100438034 C CN100438034 C CN 100438034C CN B2004100785535 A CNB2004100785535 A CN B2004100785535A CN 200410078553 A CN200410078553 A CN 200410078553A CN 100438034 C CN100438034 C CN 100438034C
- Authority
- CN
- China
- Prior art keywords
- electrode
- electric capacity
- capacitors
- dielectric medium
- effective capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 116
- 241000446313 Lamella Species 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一电容组合系具有一衬底、一位于该衬底上之第一导电性辅助层、一电容介电质、一第二导电层、以及一接触电极；藉此，该第一辅助层系在一第一边界区域内与该电容介电质连接，而该第二导电层系在一第二边界区域内与该电容介电质连接；藉此，一有效电容区域系存在于该第一边界区域以及该第二边界区域与该介电质重叠处。该接触电极系在一接触区域内连接至该第一辅助层，其中该接触区域系配置于该第一辅助层相对于该第一边界区域的一相反表面，且其仅与该有效电容区域部分而非全部重叠，以使得在该有效电容区域内的该第一导电性辅助层之至少一部份是与该衬底相邻，而非与该接触电极相邻。
Description
技术领域
本发明关于一种电容组合，特别是关于一种结合于集成电路中之金属-高介电质-金属〔MIM〕电容，以及一种用于制造该电容组合的方法。
背景技术
集成电路中具有电容等被动组件，在双载子〔BIPOLAR〕、双互补型金属氧化物半导体晶体管〔BICMOS〕与互补型金属氧化物半导体晶体管〔CMOS〕等技术之超高频电路中所使用的积体电容器，必须在电压高度线性下具有一特定的、精确的电容值，以及低的寄生电容值；因此在传统上，皆使用金属氧化物半导体〔MOS〕电容、金绝半〔MIS〕电容、以及金属-高介电质-金属〔MIM〕电容。然而传统的金属氧化物半导体〔MOS〕电容与金绝半〔MIS〕电容则具有由于其电压感生空间电荷〔voltage-induced spacecharge〕区域所导致之高度的电压相关性、以及电容组合与配置该电容组合之衬底间的短距离所引起之高寄生电容值等负面性质。
上述问题可藉由金属-高介电质-金属〔MIM〕电容的使用而加以避免。在具有一多层金属化处理的集成电路中，金属-高介电质-金属〔MIM〕电容的结合能够在不对邻近的金属轨迹充电且不影响该邻近的金属轨迹的情况下进行；然而，相较于金属氧化物半导体 MOS电容与金绝半〔MIS〕电容，金属-高介电质-金属〔MIM〕电容与衬底间具有一明显较大的距离。
DE 101 61 285 A1已经说明了一种适于将一金属-高介电质-金属〔MIM〕电容结合于铜嵌刻技术之概念；藉此，金属-高介电质-金属〔MIM〕电容亦能够具有薄介电层。
第5图说明了一已知的金属-高介电质-金属〔MIM〕电容。如图中所示的电容组合，其延伸并横越了一集成电路的三片层502、504、506；下片层502以一分隔层510而与中间片层504隔开，而该中间片层504则以一分隔层512而与上片层506分隔开来。该等分隔层510、512为非导电性之扩散阻挡〔barrier〕，例如Si3N4。
在以下的铜双重嵌刻结构中自底部至顶部所叙述的即是金属-高介电质-金属〔MIM〕电容组合；该电容组合具有一下电极522，该下电极522设计为一实心铜平板，其是下片层502中的导电性轨迹之一部份。一导线性阻挡层524，例如TaN或是TiN，配置于该下电极522上，而阻挡层525配置于中间片层504内；为了将该阻挡层524连接至该下电极522，该分隔层510具有一阻断〔interruption〕；一介电层526配置于较低的阻挡层524上、或是在下阻挡层524不存在时，直接配置于该下电极522上；介电层526包括了例如Si3N4、Ta2O5或是Al2O3等材料。一上电极528配置于该介电层526上，其一般为包括了导电性阻挡层与可能配置于其间的金属层之一片状结构〔图中未示〕。一蚀刻中止层530配置于该上电极528上；该上电极528藉由一信道534而与一配置在该上片层506上之导电性轨迹536导电性地电连接。整体的电容组合嵌埋进中间介电片层〔图中未示〕之片层502、504、506内。在制造如第5图所表示的结构时，分隔层510配置于该下片层502上，其包括了例如一绝缘层或是其它合适的衬底，且一SiO2层配置于其上。
这样的膜层序列可续而被建造与制作以在该膜层序列中形成一开口或是凹处，接着，膜层524、526、528、与530被配置与建造以获得如第5图所示之结构。一SiO2层配置于以上述方式形成之该结构上，其上再配置有膜层510以及延伸穿越其上的通道534。
目前已经证明在这样的结构中，可以达成对于电容的高品质需求。主要由于第一电极结合于该导电性轨迹层级内，致使该结构具有一低串联电阻，因而产生高品质。
集成电路通常需要高品质的小电容，例如使用于射频〔RF〕应用中的滤波器、信号混合、或是开关等，此外，亦包括在同样的芯片电容中，必须具有高总电容值但品质要求较低。小电容可根据已知技艺中的制作方式而制作；然而具有大总电容值的电容，如耦合电容，必须具有一高的特定电容值，则可藉由一大电容区域及/或一薄的介电质而获得。
由于根据已知技艺的电容配置中之介电质具有一相当高的缺陷密度，因此这样的电容是有问题的。下铜电极将产生大量的缺陷；该下电极在生产过程中被加热，而在制作过程中温度上升，像铜这样具有高扩散系数的重金属经加热后，铜原子将扩散进入邻近的介电质中；在该介电质内由于铜扩散所引起的杂质将导致足以造成短路的泄漏电流。在要求大总电容值时，亦即需要一薄的介电质与较大的电容区域时，亦将存在上述之负面效应。
上述所提及的种种效应降低了电容组合的品质，其分别显示于一较低的产率以及较短的使用寿命期限中。品质之降低以及必须丢弃的不良品比率之增加将进而导致制造成本与后续成本的增加。
发明内容
因此，本发明的目的即为提供一符合成本效益、具有高品质、且使用弹性大的电容组合。
本发明根据一具有低、甚至可以忽略的缺陷密度的电容组合之知识，在该电容组合中，一接触电极的一接触区域与该第一导电性辅助层与该电容有效区域仅顶多是部分、或是完全不重叠。
根据本发明，提供了一种电容组合，其包括：一衬底；一第一电容器电极，其位于该衬底上；一电容介电质，其连接至该第一电容器电极于该电容介电质与该第一电容器电极之间的一第一边界区域内；一第二电容器电极，其连接至该电容介电质于该电容介电质与该第一电容器电极之间的一第二边界区域内；其中一有效电容区域存在于该第一边界区域以及该第二边界区域与该电容介电质重叠处；以及一接触电极，其与该第一电容器电极接触于一接触区域内；其中该接触区域是位于该第一接触电极与该第一边界区域相对的一表面，且其仅与该有效电容区域部分而非全部重叠，由此，在该有效电容区域内该第一电容器电极的至少一部分与该衬底相邻，而非与该接触电极相邻，其中该接触电极以矩形环绕或封闭该有效电容区域，具有在一周围范围内的一区域中的非实心结构，不与该有效电容区域重叠，且其中该接触区域是排列在与该有效电容区域相距一已定义距离处。
本发明还提供了一种用于产生一电容组合的方法，包括：a)提供一衬底、位于该衬底上之第一电容器电极、一电容介电质、以及一第二电容器电极，所述电容介电质连接至该第一电容器电极于该电容介电质与该第一电容器电极之间的一第一边界区域内，所述第二电容器电极连接至该电容介电质于该电容介电质与一第二辅助层之间的一第二边界区域内，由此，于该第一边界区域以及该第二边界区域与该介电质重叠处存在一有效电容区域；以及，b)使该第一电容器电极与一接触电极接触于一接触区域内，由此该接触区域得以配置在与该第一边界区域相对的该第一电容器电极的一表面，且与该有效电容区域至多是部分重叠或是不重叠，使得在该有效电容区域内的该第一电容器电极之至少一部分与该衬底相邻，而非与该接触电极相邻，其中该接触电极以矩形环绕或封闭该有效电容区域，具有在一周围范围内的一区域中的非实心结构，不与该有效电容区域重叠，且其中该接触区域是排列在与该有效电容区域相距一已定义距离处。
本发明特别的优势在于，本发明提供了一高品质电容器，其由于缺陷密度低而具有较大的应用弹性；由于其应用机会得以扩展，以及由于其高品质所衍生的高生产良率与较长的使用寿命，因此，与已知技术相较之下，本发明之电容组合提供了一显著的成本优势。
根据本发明之电容组合中的一较佳实施例，一第一导电性辅助层为一阻挡层且为一金属接触电极，该接触电极围绕出一有效电容区域。
附图说明
以下将藉由参考下列图式说明而叙述本发明中的较佳实施例：
第1图，为本发明之一电容组合之剖面示意图；
第2A至2B图，为本发明之电容组合的剖面示意图，其用以说明一有效电容区域；
第3图，为电容组合之一较佳实施例的示意图；
第3A图，为第3图所示之实施例的修饰形式；
第4图，为根据本发明另一实施例之电容组合之俯视示意图；以及
第5图，为根据已知技艺中的电容组合之剖面示意图。
具体实施方式
第1图表示本发明之一电容组合之剖面示意图；该电容组合是架构在一绝缘层或是其它适合的衬底120上。一第一导电性辅助层122配置在该衬底120上，一电容介电质124配置在该第一导电性辅助层122上，且一第二导电性辅助层同样配置于其上；该第一导电性辅助层122最好是一阻挡层，其与该电容介电质124彼此在一位于该电容介电质124与该第一辅助层122之间的第一边界区域128内连接。同样的，该第二导电性辅助层126与该电容介电质124彼此在一位于该电容介电质124与该第二辅助层126之间的第二边界区域130内连接。该第一导电性辅助层122形成了一第一导电电极，且该第二导电性辅助层126为该电容组合之一第二导电性辅助层；该第一电极122藉由该电容介电质124而与该第二辅助层126形成电性绝缘；该第一导电性辅助层122连接至一接触电极132，该接触电极132最好是形成为环形形状。在此需要注意的是，“环形形状”指围绕了所有结构，其为在周围范围之一区域内之非实心结构。根据较佳实施例，这些结构可为环形、方形、矩形、多边形等。
该电容组合具有一有效电容区域140；该有效电容区域140以该第一边界区域128与该第二边界区域130之重叠处而设计，且在该第一导电性辅助层122与该第二导电性辅助层126间藉由该整体之电容组合而运作。
接触电极与接触端132分别藉由该第一导电性辅助电极122的第一边界区域128之相反侧而连接至该第一导电性辅助电极122；该电极132以使得该接触区域134与该有效电容区域140部分或是不重叠的方式而配置。在此一实施例中，该有效电容区域140与该接触区域134部分重叠。
第2A图与第2B图用以叙述有效电容区域的定义；图中所示为将本发明之电容组合配置于一衬底〔图中未示〕上的剖面示意图。
第2A图表示具有一第一导电性辅助层222、一电容介电质224与一第二导电性辅助层226之电容组合。对应于第1图所示的配置方式，该第一导电性辅助层222与该电容介电质224彼此在一位于该电容介电质224与该第一辅助层222之间的第一边界区域228内连接。同样的，该第二导电性辅助层226与该电容介电质224彼此在一位于该电容介电质224与该第二辅助层226之间的第二边界区域230内连接。同样的，图中所示的一电极232在一接触区域224内与该第一导电性辅助层22w连接。
一有效电容区域240再次藉由该第一与该第二边界区域228、230之重叠处而定义；在此一实施例中，该第二导电性辅助层226在空间上所具有的延展部分较该第一导电性辅助层222与该电容介电质224为小，该有效电容区域240因此而被该第二边界区域230所局限，在其中该第二导电性辅助层226连接至该电容介电质224。在此一实施例中，该接触电极232配置在该有效电容区域240外，而该接触区域234与该有效电容区域240并不重叠。
如第2A图所提及的结构亦能够被镜射，意即如第2A图所示的膜层序列是可以反转的，使得该膜层序列起始于一支撑物、而膜层226、224、222、232延伸至顶部。另外，更可根据如环形铜结构之该第一接触电极，而对配置在该有效电容区域外侧的该第二导电性辅助层提供一接触。
第2B图表示根据第2A图的电容组合之另一实施例。与第2A图相反，第2B图表示了在空间上与该第二导电性辅助层226相同之延展部分的电容介电质224c；因此，该有效电容区域240被具有较小尺寸的导电性辅助层所局限，即在此一实施例中所叙述的该第二导电性辅助层226。
第3图所表示的是根据本发明之一较佳实施例的电容组合剖面示意图。该电容组合为具有多层金属化处理之集成电路的一部份。图中表示了一下片层302、一中间片层304与一上片层304；一Si3N4分隔层310配置在该下片层302与该中间片层304之间；同样的，一分隔层312配置于该中间片层304与该上片层306之间。一第一导电性辅助层322形成了一下电极以及对铜的一阻挡，其分别配置在该分隔层310之一凹处以及延伸进入该中间片层304。一电容介电质324配置在该第一导电性辅助层322上；一第二导电辅助层326形成了一上电极，其配置在该电容介电质324上。该第二导电性辅助层326被一蚀刻中止层327所覆盖；该电容介电职324之外表面、该第二导电性辅助层326、以及该蚀刻中止层326可进而以一保护层图中未示封装。在生产如第3图所示的结构时，膜层310被配置在例如一绝缘层或是合适的衬底之下片层302上，而同样地配置一SiO2于其上。
这样的膜层序列可续而被建造与制作以在该膜层序列中形成一开口或是凹处〔阻碍物〕，接着，膜层324、326、328、与327被配置与建造以获得如第3图所示之结构。该SiO2层配置于以上述方式形成之该结构上，其上再配置有膜层312以及延伸穿越其上的通道336。
该第一导电性辅助层322与该电容介电质324彼此在一位于该电容介电质324与该第一辅助层332之间的第一边界区域328内连接。同样的，该第二导电性辅助层326与该电容介电质324彼此在一位于该电容介电质324与该第二辅助层326之间的第二边界区域330内连接。
该第一导电性辅助层322连接至一接触电极332，该接触电极最好是形成为环形形状，且在一接触区域334内连接至该第一导电性辅助层322。而根据已知技术中的此一实施例，该第二导电性辅助层326藉由一通道336而连接至一配置在该上片层306上之导电性轨迹338。
该接触电极332最好是以铜所制得，且其为一导电性轨迹〔图中未示〕的一部份或是连接至导电性轨迹；该接触电极332在该接触区域334内建立了与该第一导电性辅助层322之间的一电连接。该接触电极332嵌埋入一衬底〔如：SiO2〕339，而该第一导电性辅助层322与该分隔层310亦配置于其上。该第一导电性辅助层最好是包括TaN或TiN等材料；而该电容介电质324则最好是包括Si3O4、Ta2O5、HFO2或Al2O3等材料；该第二导电性辅助层326包括了TaN或TiN等，而该通道336与该导电性轨迹338则最好是以铜制成。
在此一实施例中，为了扩散该接触电极332之原子，该第一导电性辅助层322与该第二导电性辅助层326皆由形成一阻挡层之材料所制成；而为了保证该电容组合的高品质，该接触电极332以及该通道336与该导电性轨迹338由具有良好导电性之金属所制成。
该第一与该第二边界区域328、330之重叠区域定义了一有效电容区域340；由于形成上电极之该第二导电性辅助层326位于该分隔层310之凹处内，发生在该有效电容区域340边缘的负面边缘效应可因此而避免。
该接触电极332配置在该有效电容区域340外，这表示该有效电容区域340与该接触区域334并不重叠，使得该电容组合在其生产过程中，原本将穿越该第一导电性辅助层322而扩散进入该电容介电质324的电极332之铜原子被阻隔在该有效电容区域340外部，因而具有一特定优势；在这样的情形中，该第一导电性辅助层322与该第二导电性辅助层326间的短路情形将因此而得以避免。本发明之另一项优势是，由于该铜接触电极332与该第一导电性辅助层322间的铜丘〔Cu hillocks〕所引起的粗糙度，其所导致之电场尖峰对该有效电容区域340并无负面效应，因此而增加了其可信赖程度。
如第3图之组合亦具有另一替代实施例，该上电极326亦可以进一步延伸至外部，使得一区域内之相同端高于该电极332，其表示延伸至一配置于该膜层310之该SiO2层上之该介电质324的部分；而在这样的情形中，该膜层326最好是不延伸至该介电质324的边缘。
用以制造一如第3图所示、根据本发明之一电容组合的方法被叙述如下。第3图表示了一接触电极332，其利用嵌科技术而沉积于一提供之衬底339上；其次，该分隔层310以一介电保护层之形式而沉积在该衬底339以及该接触电极332上；接着，该分隔层310被再次移除于该电容组合之一组合被提供之一位置。一第一导电性辅助层322沉积于该暴露区域340、350上；然后，该电容介电质324沉积在该第一导电性辅助层322上；再者，该第二导电性辅助层326沉积在该电容介电质324之该有效电容区域340内。一蚀刻中止层327沉积于该第二导电性辅助层326上，其作为阻碍用，以藉由一通道而产生该第二导电性辅助层326之一接触。
第3A图表示了第3图所示之实施例的一修饰形式；其与第3图内所互相对应的组件相同者具有同样的组件代表符号，而与第3图内所互相对应的组件不同者则在组件代表符号内加入“a”来表示。如图中所示，接触电极与第二导电层的组合方式与第3图所表示的组合颠倒；更具体而言，与第3图不同的是，该接触电极332a不是形成环形结构于该下片层302中，而是在一相邻于该分隔层310之开口的区域 接触区域334a 内以一实心结构的方式而配置；在第3A图中，只有第一导电层326a与蚀刻中止层327a代替该接触电极之环形结构，而以环形结构而形成，如此可使在膜层322与接触电极332a之间的接触区域334a能够与该有效电容区域顶多部分、甚至完全不重叠，使得在该有效电容区域内之该第一导电性辅助层322中至少部分分别与该衬底339相邻，而非与该接触电极332a相邻。如第3图所示，膜层322、324与326a之重叠区域形成了有效电容区域，在此，该第二辅助层326a的接触藉由一环形通道336a而完成。
第4图表示了根据本发明之电容组合的俯视示意图，其描述了连接至一第二表示的电容组合400’之一第一电容组合400。该第一电容组合400具有一第一导电性辅助层422与一第二导电性辅助层426；该第一导电性辅助层422与一接触电极432部分重叠；一导电性轨迹438藉由一通道〔图中未示〕而连接至该第二导电性辅助层426；该接触电极432具有导电性轨迹形式之连接460、461；该导电性轨迹438具有一连接465，其同样为导电性轨迹之形式。该连接465将该第一电容组合400连接至该第二电容组合400’。
在第4图中，可以发现该接触电极432围绕了该第一导电性辅助层422，且该接触电极432位在一有效电容区域外；在此一实施例中，该有效电容区域藉由该第二导电性辅助层426之延伸部分而定义。
本发明已参照图示的实施例加以说明，然而本发明之范畴并不限于上述之特定的具体实施例；特别是，本发明之电容组合并不限于集成电路中，另外，本发明中所叙述的材料、尺寸与设计为示范性地选择。因此上述之具体实施例内容为叙述之用而非能以其对本发明加以限制；且本发明得由熟悉技艺之人任施匠思而为诸般修饰，然不脱如附权利要求所欲保护者。
【附图中组件代表符号的说明】
120衬底
122第一导电性辅助层
124电容介电质
126电二导电性辅助层
128第一界面
130第二界面
132接触电极
134接触区域
140有效电容区域
220衬底
222第一导电性辅助层
224电容介电质
226第二导电性辅助层
228第一界面
230第二界面
232接触电极
234接触区域
240有效电容区域
224c电容介电质
302下层
304中间层
306上层
310分隔层
312分隔层
322第一导电性辅助层
324电容介电质
326，326a 第二导电性辅助层
327，327a蚀刻中止层
328第一界面
330第二界面
332，332a接触电极
334，334a接触区域
336，336a通道
338导电性轨迹
339衬底
340有效电容区域
342接触电极距离
344接触电极厚度
346接触电极长度
348接触电极投影区
350分隔层距离
400第一电容组合
400’第二电容组合
422第一导电性辅助层
426第二导电性辅助层
432电极
438导电性轨迹
460下连接
461下连接
465上连接
502下层
504中间层
506上层
510分隔层
512分隔层
522下接触电极
524下阻挡层
526介电质
528上接触电极
530蚀刻中止层
534通道
536导电性轨迹
Claims (6)
1.一种电容组合，其包括：
一衬底(120；339)；
一第一电容器电极(122；222；322；422)，其位于该衬底上；
一电容介电质(124；224；224b；324)，其连接至该第一电容器电极于该电容介电质与该第一电容器电极之间的一第一边界区域(128；228；328；428)内；
一第二电容器电极(126；226；326；326a；426)，其连接至该电容介电质于该电容介电质与该第一电容器电极之间的一第二边界区域(130；230；330)内；其中一有效电容区域(140；240；340)存在于该第一边界区域以及该第二边界区域与该电容介电质重叠处；以及
一接触电极(132；232；332；332a；432)，其与该第一电容器电极接触于一接触区域(134；234；334)内；其中该接触区域是位于该第一接触电极与该第一边界区域相对的一表面，且其仅与该有效电容区域部分而非全部重叠，由此，在该有效电容区域内该第一电容器电极的至少一部分与该衬底相邻，而非与该接触电极相邻，
其中该接触电极(132；232；332；432)以矩形环绕或封闭该有效电容区域(340)，具有在一周围范围内的一区域中的非实心结构，不与该有效电容区域(240；340)重叠，且其中该接触区域是排列在与该有效电容区域相距一已定义距离(342)处。
2.如权利要求1的电容组合，其中该第一电容器电极(122；222；322；422)包含一第一材料，以及该接触电极(132；232；332；432)包含一第二材料；其中这两层是由不同的制程步骤所产生。
3.如权利要求1或2的电容组合，其中该第一电容器电极(122；222；322；422)是一阻挡层，其形成该接触电极(132；232；332；432)与该电容介电质(124；224；224c；324)之间的一扩散阻挡。
4.如权利要求1或2的电容组合，其中该接触电极(132；232；322；422)是排列在该衬底(339)上的导电性轨迹的一部分。
5.如权利要求1或2的电容组合，其中该第二电容器电极(226b)与另一接触电极(336b)接触。
6.一种用于产生一电容组合的方法，包括：
a)提供一衬底、位于该衬底上之第一电容器电极、一电容介电质、以及一第二电容器电极，所述电容介电质连接至该第一电容器电极于该电容介电质与该第一电容器电极之间的一第一边界区域内，所述第二电容器电极连接至该电容介电质于该电容介电质与一第二辅助层之间的一第二边界区域内，由此，于该第一边界区域以及该第二边界区域与该介电质重叠处存在一有效电容区域；以及
b)使该第一电容器电极与一接触电极接触于一接触区域内，由此该接触区域得以配置在与该第一边界区域相对的该第一电容器电极的一表面，且与该有效电容区域至多是部分重叠或是不重叠，使得在该有效电容区域内的该第一电容器电极之至少一部分与该衬底相邻，而非与该接触电极相邻，
其中该接触电极以矩形环绕或封闭该有效电容区域(340)，具有在一周围范围内的一区域中的非实心结构，不与该有效电容区域重叠，且其中该接触区域是排列在与该有效电容区域相距一已定义距离处。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10341564A DE10341564B4 (de) | 2003-09-09 | 2003-09-09 | Kondensatoranordnung und Verfahren zur Herstellung derselben |
| DE10341564.5 | 2003-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1595652A CN1595652A (zh) | 2005-03-16 |
| CN100438034C true CN100438034C (zh) | 2008-11-26 |
Family
ID=34258520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100785535A Expired - Fee Related CN100438034C (zh) | 2003-09-09 | 2004-09-09 | 电容组合及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7342292B2 (zh) |
| CN (1) | CN100438034C (zh) |
| DE (1) | DE10341564B4 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102005047111B3 (de) * | 2005-09-30 | 2007-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines MIM-Kondensators |
| US9837209B2 (en) | 2012-11-21 | 2017-12-05 | Qualcomm Incorporated | Capacitor structure for wideband resonance suppression in power delivery networks |
| KR101458566B1 (ko) * | 2013-05-21 | 2014-11-07 | 재단법인대구경북과학기술원 | 정류소자 및 그의 제조 방법 |
| US9977555B2 (en) * | 2014-08-11 | 2018-05-22 | 3M Innovative Properties Company | Capacitive touch sensor apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090704A (en) * | 1997-07-16 | 2000-07-18 | Samsung Electronics Co., Ltd. | Method for fabricating a high dielectric capacitor |
| US6175131B1 (en) * | 1998-09-22 | 2001-01-16 | Sharp Kabushiki Kaisha | Semiconductor device having a capacitor and an interconnect layer |
| US6344961B1 (en) * | 1999-11-19 | 2002-02-05 | Murata Manufacturing Co., Ltd | Multi-layer capacitator, wiring substrate, decoupling circuit, and high-frequency circuit |
| US20030160276A1 (en) * | 2002-02-28 | 2003-08-28 | Lee Jung-Hyun | Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136693A (en) * | 1997-10-27 | 2000-10-24 | Chartered Semiconductor Manufacturing Ltd. | Method for planarized interconnect vias using electroless plating and CMP |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| DE10008573A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement und Herstellungsverfahren |
| JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE10161285A1 (de) * | 2001-12-13 | 2003-07-03 | Infineon Technologies Ag | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator |
-
2003
- 2003-09-09 DE DE10341564A patent/DE10341564B4/de not_active Expired - Fee Related
-
2004
- 2004-09-08 US US10/937,745 patent/US7342292B2/en active Active
- 2004-09-09 CN CNB2004100785535A patent/CN100438034C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090704A (en) * | 1997-07-16 | 2000-07-18 | Samsung Electronics Co., Ltd. | Method for fabricating a high dielectric capacitor |
| US6175131B1 (en) * | 1998-09-22 | 2001-01-16 | Sharp Kabushiki Kaisha | Semiconductor device having a capacitor and an interconnect layer |
| US6344961B1 (en) * | 1999-11-19 | 2002-02-05 | Murata Manufacturing Co., Ltd | Multi-layer capacitator, wiring substrate, decoupling circuit, and high-frequency circuit |
| US20030160276A1 (en) * | 2002-02-28 | 2003-08-28 | Lee Jung-Hyun | Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10341564A1 (de) | 2005-04-07 |
| US20050116277A1 (en) | 2005-06-02 |
| US7342292B2 (en) | 2008-03-11 |
| DE10341564B4 (de) | 2007-11-22 |
| CN1595652A (zh) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319506B1 (ko) | 고전압cmos구조의반도체장치및그제조방법 | |
| US20070057343A1 (en) | Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| KR980006462A (ko) | 반도체 장치 및 그 제조방법 | |
| US20110278675A1 (en) | IGFET Device Having an RF Capability | |
| US8273623B2 (en) | Integrated high voltage capacitor having capacitance uniformity structures and a method of manufacture therefor | |
| JPH11168182A (ja) | 積層フリンジ集積回路コンデンサー | |
| KR20040067784A (ko) | 반도체 장치 | |
| CN100438034C (zh) | 电容组合及其制造方法 | |
| US7312119B2 (en) | Stacked capacitor and method of fabricating same | |
| JPS63228659A (ja) | 信号転送回路網の集積構造 | |
| JPH06188364A (ja) | Ｃｍｏｓ型集積回路のキャパシタ | |
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| CN101355100B (zh) | 双极晶体管及其制造方法 | |
| US7759769B2 (en) | Semiconductor structure of a high side driver | |
| US6274422B1 (en) | Method for manufacturing a semiconductor device | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US7829928B2 (en) | Semiconductor structure of a high side driver and method for manufacturing the same | |
| JPH02137256A (ja) | 半導体集積回路 | |
| EP3930008A1 (en) | Electronic component comprising a 3d capacitive structure | |
| US20050133886A1 (en) | Integrated circuit for differential variable capacitors | |
| CN114497222A (zh) | 半导体器件及其制造方法 | |
| TWI284420B (en) | Semiconductor chip with partially embedded decoupling capacitors | |
| JPH01241858A (ja) | Ｍｉｓ型容量素子 | |
| US20110272783A1 (en) | Semiconductor device with bipolar transistor and capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 |