CN100433189C - 同步动态随机存取存储器的数据交换电路与方法 - Google Patents

Abstract

本发明是关于一种同步动态随机存取存储器(SDRAM)的数据交换电路与方法，该同步动态随机存取存储器(SDRAM)的数据交换电路，具有多数条数据线，是耦接至SDRAM上的数个数据接脚上。其中，本发明所包括的数据线的个数，是小于SDRAM上的数据接脚的个数。当本发明要接收/输出数据时，会先使能SDRAM上的低字节屏蔽接脚和高字节屏蔽接脚二者其中之一，并且接收/输出数据的第一部分。然后再使能低字节屏蔽接脚和高字节屏蔽接脚二者另一，并且接收/输出数据的第二部分。因此，本发明可以使用较窄的总线宽度来接收/输出较大的数据。

Description

同步动态随机存取存储器的数据交换电路与方法

技术领域

本发明是有关于一种同步动态随机存取存储器(Synchronous DynamicRandom Access Memory，以下简称SDRAM)的数据交换电路与方法，且特别是有关于一种应用于光学媒体读取装置的同步动态随机存取存储器(存储器即记忆体，以下均称为存储器)的数据(数据即资料，以下均称为数据)交换电路与方法。

背景技术

请参阅图1所示，是一种现有习知的SDRAM的数据交换电路的架构方框图。如图中所示，现有习知的SDRAM的数据交换电路100，是具有数条控制线110，例如/CS、/RAS、/CAS、/WE……等，用来让数据交换电路100传送控制讯号至SDRAM 102。另外，现有习知的数据交换电路100也具有地址线120和数据线130，其中地址线120是用来让数据交换电路100传送地址讯号address至SDRAM 102，而数据线130则是让数据交换电路100传送数据至SDRAM 102。现有习知的数据交换电路100的数据线130，是分别对应耦接SDRAM 102的数据接脚(Q1～Qn)。一般来说，现有习知的数据交换电路100的数据线130，是一对一对应地耦接至SDRAM 102的数据接脚(Q1～Qn)上，而数据线130的个数，也就是数据交换电路的数据总线的宽度。

在目前的技术上，SDRAM的尺寸包括了×1、×2、×4、×8、×16和×32。然而因为市场供需状况不同，往往受限于某些既定的宽度选择，在小容量电子产品(如影音光碟(VCD)播放装置)的市场尤其明显。以16Mb的颗粒为例，目前最通用的应该是1M×16的包装，也就是说需要提供×16的数据总线宽度，但是对小容量电子产品而言，有时受限于产品整体的包装而变得难以实现。

由此可见，上述现有的同步动态随机存取存储器的数据交换电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决同步动态随机存取存储器的数据交换电路存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。

有鉴于上述现有的同步动态随机存取存储器的数据交换电路存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验以及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的同步动态随机存取存储器的数据交换电路与方法，能够改进一般现有的同步动态随机存取存储器的数据交换电路，使其更具有实用性。经过不断研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的同步动态随机存取存储器的数据交换电路存在的缺陷，而提供一种新的同步动态随机存取存储器(SDRAM)的数据交换电路，所要解决的技术问题是使其可以用较低的数据总线宽度来传输更大容量的数据。

本发明的再一目的是提供一种同步动态随机存取存储器(SDRAM)的数据交换方法，所要解决的技术问题是使其可以适用于小容量的电子产品，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种同步动态随机存取存储器(SDRAM)的数据交换电路，其中该SDRAM具有多个数据接脚，用以接收或输出一数据，并且该SDRAM还具有一高字节数据屏蔽(UDQM)接脚和一低字节数据屏蔽(LDQM)接脚，该数据交换电路包括：一数据输入电路，是通过多个数据线对应耦接所述多个数据接脚，而所述多个数据线的数目是小于所述多个数据接脚的数目，该数据输入电路是在一预设时脉讯号的一周期内，从所述多个数据接脚的一部分接收该数据的第一部分，且在该预设时脉讯号的下一周期内，从所述多个数据接脚的另一部分接收该数据的第二部分；一数据输出电路，通过所述多个数据线对应耦接所述多个数据接脚，该数据输出电路在该预设时脉讯号的一周期内，输出该数据的第一部分至所述多个数据接脚其中一部分，且在该预设时脉讯号的下一周期内，输出该数据的第二部分至所述多个数据接脚的另一部分；以及一屏蔽讯号产生电路，是耦接该高字节屏蔽接脚和该低字节屏蔽接脚，并于输出该数据时依据该数据输出电路而分别使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一来相应输出该数据的第一部分或第二部分，或于输入该数据时依据该数据输入电路而分别使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一来相应输入该数据的第一部分或第二部分，其中所述的数据输入电路包括：一第一D型触发器，用以接收输入该数据交换电路的该数据的第一部分，并依据该预设时脉讯号来输出该数据的第一部分；以及一第二D型触发器，是分别接收该第一D型触发器的输出和输入该数据交换电路的该数据的第二部分，并依据该预设时脉讯号来组合该数据的第一部分和第二部分以还原该数据，其中所述的数据输出电路包括：一第三D型触发器，用以接收该数据交换电路将输出的该数据的第二部分，并依据该预设时脉讯号来输出该数据的第二部分；一选择器，是分别接收该第三D型触发器的输出和该数据交换电路将输出的该数据的第一部分，并依据一计数讯号来决定输出该数据的第一部分和第二部分二者其中之一；以及一第四D型触发器，是接收该选择器的输出，用以依据该预设时脉讯号来输出该数据的第一部分和第二部分二者其中之一。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的同步动态随机存取存储器的数据交换电路，其中所述的数据的第一部分，是该数据的低地址部分和高地址部分二者其中之一，而该数据的第二部分，则为该数据的低地址部分和高地址部分二者另一。

前述的同步动态随机存取存储器的数据交换电路，其中所述的数据输出电路更包括一计数器，用以产生一计数讯号至该选择器，使该选择器决定输出该数据的第一部分和第二部分二者其中之一。

前述的同步动态随机存取存储器的数据交换电路，其中所述的屏蔽讯号产生电路包括一多工器，是接收一数据屏蔽(DQM)讯号，并依据一标志状态来决定输出该数据屏蔽讯号至该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一。

前述的同步动态随机存取存储器的数据交换电路，其是应用于一影音光碟(VCD)播放装置。

前述的同步动态随机存取存储器的数据交换电路，其是应用于一数字视讯光碟(DVD)播放装置。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种同步动态随机存取存储器(SDRAM)的数据交换方法，适用于一光学储存媒体读取装置内的该SDRAM，其中该SDRAM具有多个数据接脚，与该光学储存媒体读取装置内的数据总线互相耦接，而该数据总线的宽度是小于所述多个数据接脚的数目，且该SDRAM更具有一高字节屏蔽(UDQM)接脚和一低字节屏蔽(LDQM)接脚，该数据交换方法包括以下步骤：当输出该数据至该SDRAM时，使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并输出该数据的第一部分至所述多个数据接脚其中一部分；使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并输出该数据的第二部分至所述多个接脚另一部分；当从该SDRAM接收该数据时，先从所述多个数据接脚其中一部分接收该数据的第一部分，再从所述多个数据接脚另一部分接收该数据的第二部分；以及组合该数据的第一部分和第二部分以将该数据还原，其中该数据交换方法更包括提供一预设时脉讯号，其中输出该数据至该SDRAM的步骤更包括下列步骤：当要输出该数据至该SDRAM时，定义下一个预设时脉讯号的周期为第一个周期；在第一个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并输出该数据的第一部分；在第一个周期内闩锁该数据的第二部分；以及在第二个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并输出该数据的第二部分，其中由该SDRAM接收该数据的步骤包括下列步骤：当要由该SDRAM接收该数据时，定义下一个预设时脉讯号的周期为第一个周期；在第一个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并接收该数据的第一部分；在第二个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并接收该数据的第二部分；以及组合该数据的第一部分和第二部分以还原该数据。。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的同步动态随机存取存储器的数据交换方法，其中所述的数据的第一部分是该数据的高位元部分和低位元部分二者其中一，而该数据的第二部分是该数据的高位元部分和低位元部分二者另一。

前述的同步动态随机存取存储器的数据交换方法，其中所述的光学储存媒体读取装置包括一影音光碟(VCD)播放装置。

前述的同步动态随机存取存储器的数据交换方法，其中所述的光学储存媒体读取装置包括一数字视讯光碟(DVD)播放装置。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提出一种同步动态随机存取存储器(SDRAM)的数据交换电路，其中SDRAM具有多条数据接脚，是用来接收或输出数据。此外，SDRAM还具有一高字节屏蔽(UDQM)接脚和一低字节屏蔽(LDQM)接脚，而本发明的数据交换电路包括数据输入电路和数据输出电路，其中数据输入电路是通过数条数据线对应耦接至SDRAM的数据接脚，而这些数据线的数目，小于SDRAM的数据接脚的数目。数据输入电路是于一预设时脉讯号的其中一个周期内，从其中一部分SDRAM的数据接脚接收数据的第一部分，然后在预设时脉讯号的下一个周期内，从另一部分SDRAM的数据接脚接收数据的第二部分。另外，数据输出电路也藉由数据线对应耦接至SDRAM的数据接脚。类似地，数据输出电路是在预设时脉讯号的其中一个周期内，输出数据的第一部分至其中一部分SDRAM的数据接脚，然后在预设时脉讯号的下一个周期内，输出数据的第二部分至另一部分SDRAM的数据接脚。除此之外，本发明更具有一屏蔽讯号产生电路，是耦接SDRAM的高字节屏蔽接脚和低字节屏蔽接脚，其依据本发明的数据交换电路输出/输入数据的第一部分或第二部分，来使能高字节屏蔽接脚或是低字节屏蔽接脚。

一般来说，数据的第一部分，是数据的低地址部分和高地址部分二者其中之一。而数据的第二部分，则为数据的低地址部分和高地址部分二者另一。

在本发明的一个实施例中，数据输入电路包括第一D型触发器(Flip-flop)和第二D型触发器。其中，第一D型触发器用来接收输入至数据交换电路的数据的第一部分，并依据预设时脉讯号来输出数据的第一部分至第二D型触发器。而第二D型触发器则分别接收第一D型触发器的输出和输入至数据交换电路的数据的第二部分，并依据预设时脉讯号来组合数据的第一部分和第二部分以还原数据。

此外，数据输出电路包括第三D型触发器、第四D型触发器以及选择器。第三D型触发器用来接收数据交换电路将输出的数据的第二部分，并依据预设时脉讯号来输出数据的第二部分至选择器。而选择器分别接收第三D型触发器的输出和数据交换电路将输出的数据的第一部分，并依据一计数讯号来决定输出数据的第一部分或是第二部分至第四D型触发器。第四D型触发器则接收选择器的输出，用以依据预设时脉讯号来输出数据第一部分或是第二部分至SDRAM。

从另一观点来看，本发明还提供一种同步动态随机存取存储器(SDRAM)的数据交换方法，适用在一光学储存媒体读取装置内的SDRAM。其中，SDRAM具有数个数据接脚，其与光学储存媒体读取装置内的数据总线彼此互相耦接，而数据总线的宽度，是小于SDRAM的数据接脚的个数。除此之外，SDRAM更具有高字节屏蔽接脚和低字节屏蔽接脚，本发明的数据交换方法的步骤如下所述。当输出数据至SDRAM时，使能(Enable)高字节屏蔽接脚和低字节屏蔽接脚二者之一，并且输出数据的第一部分至其中一部分的SDRAM的数据接脚。然后，使能高字节屏蔽接脚和低字节屏蔽接脚二者另一，并且输出数据的第二部分至另一部分的SDRAM的数据接脚。而当从SDRAM接收数据时，先从其中一部分的SDRAM的数据接脚接收数据的第一部分，再从另一部分的SDRAM的数据接脚接收数据的第二部分，然后组合数据的第一部分和第二部分以将数据还原。

在较佳的情况下，本发明的数据交换方法更包括先提供一预设时脉讯号。

而在本发明的一个实施例中，输出数据至SDRAM的步骤如下所述。当要输出数据至SDRAM时，则定义下一个预设时脉讯号的周期为第一个周期。在第一个周期期间，使能高字节屏蔽接脚和低字节屏蔽接脚二者其中之一以输出数据的第一部分，并且闩锁住数据的第二部分。接着，在第二个周期期间，使能高字节屏蔽接脚和低字节屏蔽接脚二者另一，以输出数据的第二部分。

此外，由SDRAM接收数据的步骤则如下所述。当要由SDRAM接收数据时，定义下一个预设时脉讯号的周期为第一个周期。在第一个周期期间，使能高字节屏蔽接脚和低字节屏蔽接脚二者其中之一，并且接收数据的第一部分。然后在在第二个周期期间，使能高字节屏蔽接脚和低字节屏蔽接脚二者另一，并且接收数据的第二部分。最后，则组合数据的第一部分和第二部分以还原数据。

综上所述，本发明的数据交换电路包括了数据输出电路与数据输入电路，可以将数据分成第一部分和第二部分来传输，并且本发明的数据交换方法是在两个相邻的周期交换数据的第一部分和第二部分。因此，本发明可以用较小的总线宽度来传输较大的数据，使得本发明可以适用于小容量的电子产品，例如光学储存媒体读取装置。

经由上述可知，本发明是关于一种同步动态随机存取存储器的数据交换电路，具有多数条数据线，是耦接至SDRAM上的数个数据接脚上。其中，本发明所包括的数据线的个数，是小于SDRAM上的数据接脚的个数。当本发明要接收/输出数据时，会先使能SDRAM上的低字节屏蔽接脚和高字节屏蔽接脚二者其中之一，并且接收/输出数据的第一部分。然后再使能低字节屏蔽接脚和高字节屏蔽接脚二者另一，并接收/输出数据的第二部分。因此，本发明可以使用较窄的总线宽度来接收/输出较大的数据。

借由上述技术方案，本发明同步动态随机存取存储器的数据交换电路与方法至少具有下列优点：

1、本发明利用控制SDRAM上的低字节屏蔽接脚或高字节屏蔽接脚，而将数据分成两个部分来传输，因此本发明可以使用较窄的总线宽度来传送较大的数据至SDRAM。

2、并且也因为本发明可以使用较窄的总线宽度，因此可以适用于小容量的电子产品上。

综上所述，本发明的同步动态随机存取存储器的数据交换电路，可以用较低的数据总线宽度来传输更大容量的数据。本发明的同步动态随机存取存储器的数据交换方法，可适用于小容量的电子产品。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出较佳实施例，并配合附图，详细说明如下。

附图说明

图1是一种现有习知的SDRAM的数据交换电路的架构方框图。

图2是依照本发明一较佳实施例的一种SDRAM的传输电路架构方框图。

图3是依照本发明一较佳实施例的一种SDRAM的数据交换方法流程图。

图4A是依照本发明一较佳实施例的一种数据输入电路的方框图。

图4B是依照本发明一较佳实施例的一种数据输入的方法流程图。

图4C是图4A的数据输入电路的讯号时序图。

图5A是依照本发明一较佳实施例的一种数据输出电路方框图。

图5B是依照本发明一较佳实施例的一种数据输出的方法流程图。

图5C是图5A的数据输出电路的讯号时序图。

图6是依照本发明一较佳实施例的一种屏蔽讯号产生电路方框图。

100、200：数据交换电路     102、220：SDRAM

110：控制线                120：地址线(位址线)

130、208：数据线(资料线)   202：数据输入电路

204：数据输出电路          206：屏蔽讯号产生电路

401：第一D型触发器         403：第二D型触发器

501：第三D型触发器         503：选择器

505：第四D型触发器         507：计数器

601：多工器                603：标志(旗标)暂存器

S301、S303、S305、S307、S309：SDRAM的数据交换方法流程步骤

S401、S403、S405、S407：数据输入的方法流程步骤

S501、S503、S505、S507：数据输出的方法流程步骤

/CS、/RAS、/CAS、/WE：控制讯号

address：地址(位址)接脚    CK：预设时脉讯号

Q0～Qn：数据接脚           DQM：数据屏蔽讯号

LDQM：低字节屏蔽接脚       UDQM：高字节屏蔽接脚

DQ[7:0]：数据总线(资料汇流排)

DQ_DLY[7:0]：第一D型触发器的输出

DIN[15:0]：第二D型触发器的输出

DOUT[15:0]、DOUT[15:8]、DOUT[7:0]：本地总线(本地汇流排)

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的同步动态随机存取存储器的数据交换电路与方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

请参阅图2所示，是依照本发明的一较佳实施例的一种SDRAM的传输电路架构方框图。如图所示，本发明所提供的数据交换电路200，可以应用在一光学储存媒体读取装置(如VCD、DVD播放装置)内，是被利用来与SDRAM220互相交换数据。在数据交换电路200内，包括了数据输入电路202、数据输出电路204和屏蔽讯号产生电路206。其中，数据输入电路202和数据输出电路204是通过数据线208与SDRAM 220的数据接脚(Q0～Qn)彼此分别对应耦接，而数据线208的数目，也就是数据总线的宽度，是小于SDRAM220的数据接脚(Q0～Qn)的个数。此外，SDRAM 220还具有高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM，是共同耦接屏蔽讯号产生电路206。

请参阅图3所示，是依照本发明的一较佳实施例的一种SDRAM的数据交换方法流程图。如图所示，首先如步骤S301所述，判断数据交换电路200是要由SDRAM 220接收数据，或是要输出数据至SDRAM 220。当要由SDRAM220接收数据时(也就是步骤S301所标示的″接收″)，则数据输入电路202如步骤S303所述，先从其中一部分SDRAM的数据接脚(如Q0～Qm)接收数据的第一部分，然后再从另一部分的数据接脚(如Qm+1～Qn)接收数据的第二部分。接着，数据交换电路200会如步骤S305所述，组合数据的第一部分和第二部分，以还原数据。相对地，当传输电路200要输出数据至SDRAM 220时(也就是步骤S301所标示的″输出″)，则屏蔽讯号产生电路206会如步骤S307所述，发出遮罩讯号来使能高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者其中之一，并且输出数据的第一部分至其中一部分的数据接脚(如Q0～Qm)。然后屏蔽讯号产生电路206会进行步骤S309，发出遮罩讯号来使能高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者另一，并且输出数据的第二部分至另一部分的数据接脚(如Qm+1～Qn)。

在本实施例中，数据的第一部分可以是数据的高地址部分和低地址部分二者其中之一，而数据的第二部分则为数据的高地址部分和低地址部分二者另一。

请参阅图4A所示，是依照本发明的一较佳实施例的一种数据输入电路的方框图。如图所示，假设图4A中的数据输入电路的总线宽度为8，而SDRAM的数据接脚的数目为16。在本实施例中，数据输入电路具有第一D型触发器401和第二D型触发器403。其中，第一D型触发器401的输入是耦接数据总线DQ[7:0]，而第二D型触发器403则接收第一D型触发器401的输出DQ_DLY[7:0]和数据总线DQ[7:0]。

请参阅图4B和图4C所示，图4B是依照本发明的一较佳实施例的一种数据输入的方法流程图，图4C是图4A的数据输入电路的讯号时序图。如图所示，当图4A中的数据输入电路在预设时脉讯号CK的周期T0时，开始要接收SDRAM所传输来的数据，则如步骤S401所述，定义下一个预设时脉讯号周期T1为第一个周期。然后如步骤S403所述，在第一个周期T1内，使能SDRAM的高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者其中之一，并且第一D型触发器401从数据总线DQ[7:0]接收数据的第一部分D0，然后将其闩锁住。接着如步骤S405所述，在第二个周期期间，使能高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者中的另一个，此时，第一D型触发器401会从其输出DQ_DLY[7:0]送出数据的第一部分D0至第二D型触发器403，几乎同时，数据的第二部分D1会从数据总线DQ[7:0]，经由第一D型触发器401的输出DQ_DLY[7:0]送至第二D型触发器403。在本实施例中，则第二D型触发器403会在第二个周期T2内，如步骤S407所述，组合数据的第一部分D0和第二部分D1以将数据还原，并且从其输出端DIN[15:0]输出原始数据。

请参阅图5A所示，是依照本发明的一较佳实施例的一种数据输出电路方框图。如图所示，假设本发明的数据交换电路内具有总线宽度为16的本地总线DOUT[15:0]，是用来传送要输出至SDRAM的数据。在本实施例中，第三D型触发器501的输入，耦接至本地总线DOUT[15:0]的一部分DOUT[15:8]，而其输出DOUT_DLY[15:8]则耦接至选择器503的输入。而选择器503的另一个输入则耦接本地总线DOUT[15:0]的另一部分DOUT[7:0]，而选择器503的输出端DOUT_TMP[7:0]，则耦接至第四D型触发器505，而第四D型触发器505的输出端，是藉由数条数据线所组成的数据总线耦接至SDRAM的数据接脚上。假设，数据线的数目为8，也就是说数据输出电路的总线宽度为8。此外，选择器503选择端是接收计数器507所产生的计数讯号，其用来决定选择器503的输出端DOUT_TMP[7:0]耦接至输入DOUT[15:8]或是DOUT[7:0]。

请参阅图5B和图5C所示，其中，图5B是依照本发明的一较佳实施例的一种数据输出的方法流程图，图5C是图5A的数据输出电路的讯号时序图。如图所示，假设在预设时脉讯号CK的周期T0时，有一笔数据从本地总线DOUT[15:0]输入，欲送至SDRAM，则如步骤S501所述，定义下一个预设时脉讯号周期T1为第一个周期。此时，数据的第一部分D0会从本地总线DOUT[15:0]的一部分DOUT[7:0]直接送至选择器503，而计数器507会输出计数讯号，使得选择器503在周期T0内将数据的第一部分D0直接送至第四D型触发器505闩锁起来。几乎同时，数据的第二部分D1，会在周期T0内从本地总线DOUT[15:0]的另一部分DOUT[15:8]送至第三D型触发器501，而被闩锁起来。然后本发明会如步骤S503所述，在第一个周期T1内，会使能SDRAM的高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者其中之一，并且第四D型触发器505会将数据的第一部分经由数据总线DQ[7:0]，输出至SDRAM的数据接脚中的一部分。几乎在同时，第三D型触发器501会将数据的第二部分D1输出至选择器503，并且计数器507会输出计数讯号，使得选择器503将数据的第二部分D1送至第四D型触发器505，而如步骤S505所述般，将数据的第二部分D1闩锁起来。最后，如步骤S507所述，在第二个周期T2内，会使能高字节屏蔽接脚UDQM和低字节屏蔽接脚LDQM二者另一，并且第四D型触发器505会将数据的第二部分D1输出至SDRAM的数据接脚中的另一部分。

请参阅图6所示，是依照本发明的一较佳实施例的一种屏蔽讯号产生电路方框图。如图所示，在本实施例中，提供了一种屏蔽讯号产生电路，其包括了多工器601。多工器601是接收数据屏蔽讯号DQM，然后依据例如标志暂存器603所储存的标志状态，来决定将数据屏蔽讯号DQM送至SDRAM的低字节屏蔽接脚LDQM或是高字节屏蔽接脚UDQM。

综上所述，本发明是利用控制SDRAM上的低字节屏蔽接脚或是高字节屏蔽接脚，而将数据分成两个部分来传输，因此本发明可以使用较窄的总线宽度来传送较大的数据至SDRAM。并且也因为本发明可以使用较窄的总线宽度，因此可以适用于小容量的电子产品上。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种同步动态随机存取存储器的数据交换电路，其特征在于其中该同步动态随机存取存储器具有多个数据接脚，用以接收或输出一数据，并且该同步动态随机存取存储器还具有一高字节屏蔽接脚和一低字节屏蔽接脚，该数据交换电路包括：

一数据输入电路，是通过多个数据线对应耦接所述多个数据接脚，而所述多个数据线的数目是小于所述多个数据接脚的数目，该数据输入电路是在一预设时脉讯号的一周期内，从所述多个数据接脚的一部分接收该数据的第一部分，且在该预设时脉讯号的下一周期内，从所述多个数据接脚的另一部分接收该数据的第二部分；

一数据输出电路，是通过所述多个数据线对应耦接所述多个数据接脚，该数据输出电路在该预设时脉讯号的一周期内，输出该数据的第一部分至所述多个数据接脚其中一部分，且在该预设时脉讯号的下一周期内，输出该数据的第二部分至所述多个数据接脚的另一部分；以及

一屏蔽讯号产生电路，耦接该高字节屏蔽接脚和该低字节屏蔽接脚，并于输出该数据时依据该数据输出电路而使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一来相应输出该数据的第一部分或第二部分，或于输入该数据时依据该数据输入电路而使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一来相应输入该数据的第一部分或第二部分，

其中所述的数据输入电路包括：一第一D型触发器，用以接收输入该数据交换电路的该数据的第一部分，并依据该预设时脉讯号来输出该数据的第一部分；以及一第二D型触发器，是分别接收该第一D型触发器的输出和输入该数据交换电路的该数据的第二部分，并依据该预设时脉讯号来组合该数据的第一部分和第二部分以还原该数据，

其中所述的数据输出电路包括：一第三D型触发器，用以接收该数据交换电路将输出的该数据的第二部分，并依据该预设时脉讯号来输出该数据的第二部分；一选择器，是分别接收该第三D型触发器的输出和该数据交换电路将输出的该数据的第一部分，并依据一计数讯号来决定输出该数据的第一部分和第二部分二者其中之一；以及一第四D型触发器，是接收该选择器的输出，用以依据该预设时脉讯号来输出该数据的第一部分和第二部分二者其中之一。

2、根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据的第一部分，是该数据的低地址部分和高地址部分二者其中之一，而该数据的第二部分，则为该数据的低地址部分和高地址部分二者另一。

3、根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据输出电路更包括一计数器，用以产生一计数讯号至该选择器，使该选择器决定输出该数据的第一部分和第二部分二者其中之一。

4、根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的屏蔽讯号产生电路包括一多工器，是接收一数据屏蔽讯号，并依据一标志状态来决定输出该数据屏蔽讯号至该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一。

5、根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其是应用于一影音光碟播放装置。

6、根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其是应用于一数字视讯光碟播放装置。

7、一种同步动态随机存取存储器的数据交换方法，适用于一光学储存媒体读取装置内的该同步动态随机存取存储器，其中该同步动态随机存取存储器具有多个数据接脚，与该光学储存媒体读取装置内的数据总线互相耦接，而该数据总线的宽度是小于所述多个数据接脚的数目，且该同步动态随机存取存储器更具有一高字节屏蔽接脚和一低字节屏蔽接脚，其特征在于该数据交换方法包括以下步骤：

当输出该数据至该同步动态随机存取存储器时，使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并输出该数据的第一部分至所述多个数据接脚其中一部分；

使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并输出该数据的第二部分至所述多个数据接脚另一部分；

当从该同步动态随机存取存储器接收该数据时，先从所述多个数据接脚其中一部分接收该数据的第一部分，再从所述多个数据接脚另一部分接收该数据的第二部分；以及

组合该数据的第一部分和第二部分以将该数据还原，

其中，该数据交换方法还包括提供一预设时脉讯号，

其中输出该数据至该同步动态随机存取存储器的步骤还包括下列步骤：

当要输出该数据至该同步动态随机存取存储器时，定义下一个预设时脉讯号的周期为第一个周期；

在第一个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并输出该数据的第一部分；

在第一个周期内闩锁该数据的第二部分；以及

在第二个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并输出该数据的第二部分，

其中从该同步动态随机存取存储器接收该数据的步骤还包括下列步骤：

当要从该同步动态随机存取存储器接收该数据时，定义下一个预设时脉讯号的周期为第一个周期；

在第一个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者其中之一，并接收该数据的第一部分；

在第二个周期内使能该高字节屏蔽接脚和该低字节屏蔽接脚二者另一，并接收该数据的第二部分；以及

组合该数据的第一部分和第二部分以还原该数据。

8、根据权利要求7所述的同步动态随机存取存储器的数据交换方法，其特征在于其中所述的数据的第一部分是该数据的高位元部分和低位元部分二者其中之一，而该数据的第二部分是该数据的高位元部分和低位元部分二者另一。

9、根据权利要求7所述的同步动态随机存取存储器的数据交换方法，其特征在于其中所述的光学储存媒体读取装置包括一影音光碟播放装置。

10、根据权利要求7所述的同步动态随机存取存储器的数据交换方法，其特征在于其中所述的光学储存媒体读取装置包括一数字视讯光碟播放装置。

Images