CN100421045C - 自我补偿的电压调节器、升压电路及其电压调节方法 - Google Patents
自我补偿的电压调节器、升压电路及其电压调节方法 Download PDFInfo
- Publication number
- CN100421045C CN100421045C CNB2005101374169A CN200510137416A CN100421045C CN 100421045 C CN100421045 C CN 100421045C CN B2005101374169 A CNB2005101374169 A CN B2005101374169A CN 200510137416 A CN200510137416 A CN 200510137416A CN 100421045 C CN100421045 C CN 100421045C
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- boost
- feedback signal
- variable current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001105 regulatory effect Effects 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000033228 biological regulation Effects 0.000 claims description 45
- 230000005669 field effect Effects 0.000 claims description 26
- 230000007423 decrease Effects 0.000 claims description 15
- 230000002730 additional effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000000116 mitigating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种自我补偿的电压调节器、升压电路及其电压调节方法，用来调节一升压电路产生的一升压电压。该电压调节器包括一调节电压输入，其用于接收来自该升压电压的一调节电压；一参考电压输入，其用于接收一常数参考电压；以及一输出节点，其用于提供一反馈信号至该升压电路以控制该升压电压。此外，该电压调节器包含有至少一晶体管，其用于比较该调节电压以及该参考电压来产生该反馈信号。该电压调节器另包含有一可变电流源，其用于依据比较结果以及该反馈信号于该输出节点产生一可变电流以减轻该至少一晶体管效能特性，来使该升压电路稳定地来产生常数的该升压电压。
Description
技术领域
本发明有关于一种电压调节的电子电路及其电压调节方法，特别是一种具有正温度系数用来自我补偿的电压调节器及其电压调节方法。
背景技术
近几年来，半导体芯片(semiconductor chip)的集成电路(integrated circuit)的发展相当迅速。举例来说，平版印刷术(lithography)的最小线宽(minimum feature size)，像是金属氧化物半导体场效应晶体管(MOSFET)的尺寸目前已发展到了1微米(micrometer)以下。然而在制程提升的同时，为了使输出的结果不变，在同一芯片(chip)上所有精密的电容与场效应晶体管(FET)即面临了尺寸变小时仍需维持制程参数(manufacturing parameter)不变的困难。
现今许多半导体芯片的实际应用常常需要相当精确的电压，举例来说，可写存储器(writeable memory)就需要一定消除电压的振幅(amplitude)以平衡其单元(cell)的写入电压，此即一典型例子。如果消除电压并未恰好匹配(match)写入电压，存储器单元即会继续储存错误的逻辑值“1”，而非正确的逻辑值“0”，故为确保写入电压以及消除电压能被适当地产生，就需要有电压调节电路(voltage regulation circuit)在芯片上。
然而不幸地，芯片上的许多电路与环境会不断地抵消调节电路的作用，像是温度效应或是制程变数(manufacturing processvariation)。以相当极端的温度变化为例，在一电压调节器(voltage regulator)内的有源元件(active device)的操作温度(operating temperature)，常常会影响到芯片元件上的电阻、电容、电压、电流、以及整体芯片的特性。此外，制程变数也会影响线分布(line spacing)与芯片内部许多地方的厚度(thickness)，像是氧化层(oxide)、金属层(metal)、或是其他层，而这些厚度的改变最终也影响芯片上的电压。本发明所揭露的范围是关于对抗温度变动或制程变数时的电压调节电路。
发明内容
有鉴于此，本发明的目的在于提供一种用来调节一升压电路产生的一升压电压的一电压调节器及其方法，以补偿一电子电路的一应用电压。
为达成上述目的，本发明提供一种电压调节器，包括：一调节电压输入，其用于接收来自该升压电压一调节电压；一参考电压输入，其用于接收一常数参考电压；以及一控制电压输出，其用于提供一反馈输出电压至该升压电路以控制该升压电压。此外，该电压调节器包含有至少一有源负载元件，耦接于该调节电压输入、该参考电压输入、以及该控制电压输出，其用于比较该调节电压以及该参考电压来产生该反馈输出电压，其中该至少一有源负载元件具有至少一晶体管效能特性以影响比较结果与该反馈输出电压。该电压调节器另包含有一可变电流源，耦接于该控制电压输出，其用于依据比较结果以及该反馈输出电压于该控制电压输出产生一可变电流以减轻该至少一有源元件效能特性，来使该升压电路稳定地来产生常数的该升压电压。
本发明提供一种电压调节器(Voltage regulator)，用来调节(regulate)一升压电路(boost circuit)产生的一升压电压(boostvoltage)，包括：一调节电压输入，其用于接收来自该升压电压的一调节电压(regulated voltage)；一参考电压输入，其用于接收一常数的参考电压；一输出节点(output node)，其用于提供一反馈(feedback)信号至该升压电路以控制该升压电压；至少一晶体管，耦接于该调节电压输入、该参考电压输入、以及该输出节点，其用于依据比较该调节电压以及该参考电压来产生该反馈信号；以及一可变电流源(variable current source)，耦接于该输出节点，其用于依据比较结果以及该反馈信号于该输出节点产生一可变电流以减轻该至少一晶体管效能特性(performancecharacteristic)的额外效应，来使该升压电路稳定地来产生常数的该升压电压。
本发明所述的电压调节器，该至少一晶体管包含有至少一场效应晶体管(field-effect transistor)。
本发明所述的电压调节器，该调节电压输入耦接至该至少一场效应晶体管的一源极，该参考电压输入耦接至该至少一场效应晶体管的一栅极，以及该输出节点耦接至该至少一场效应晶体管的一漏极。
本发明所述的电压调节器，该至少一场效应晶体管包含有至少一金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor)。
本发明所述的电压调节器，另包含有一参考电流源，耦接于该输出节点，其用于汲取一常数参考电流以流经该至少一晶体管。
本发明所述的电压调节器，当该调节电压超过该至少一晶体管的一阈电压(threshold voltage)时，则增加该反馈信号。
本发明所述的电压调节器，减轻该至少一晶体管效能特性是依据至少一可变电流源效能特性，且该可变电流增加时，该可变电流另增加该反馈信号。
本发明所述的电压调节器，该可变电流源包含有至少一有源装置(active device)。
本发明所述的电压调节器，该至少一有源装置包含有至少一场效应晶体管。
本发明所述的电压调节器，该可变电流源的该至少一场效应晶体管的一第一晶体管的一漏极耦接至该输出节点，并于该输出节点产生该可变电流。
本发明所述的电压调节器，该可变电流源的该至少一场效应晶体管的一第二晶体管的一漏极与一栅极耦接至该第一晶体管的一栅极以形成一电流镜(current mirror)，该第二晶体管的该漏极与该栅极另耦接至一常数供应电压(constant voltagesupply)。
本发明所述的电压调节器，该可变电流源的该至少一场效应晶体管的一第三晶体管的一漏极耦接至该第二晶体管的该漏极与该栅极，该第三晶体管的一源极与一栅极直接耦接至该常数供应电压，以及该第二晶体管的该漏极与该栅极经由该第三晶体管来耦接至该常数供应电压。
本发明所述的电压调节器，该电压调节器为一正向升压调节器(positive boosted voltage regulator)，以及该至少一晶体管与该可变电流源的该至少一场效应晶体管包含有PMOS装置。
本发明所述的电压调节器，该电压调节器为一负向升压调节器(negative boosted voltage regulator)，以及该至少一晶体管与该可变电流源的该至少一场效应晶体管包含有NMOS装置。
本发明所述的电压调节器，该升压电路为一充电泵(chargepump)，其用来接收该反馈信号以产生该升压电压。
本发明所述的电压调节器，当该晶体管的源极与栅极间的电压降大于该晶体管的阈电压时，该反馈信号用来禁止该升压电路的该升压电压的产生。
本发明所述的电压调节器，该至少一晶体管效能特性的成因为由于温度增加或制程变化(manufacturing processvariation)所造成的阈电压减少。
本发明所述的电压调节器，至少一可变电流源效能特性为对应至该至少一晶体管效能特性。
本发明另提供一种用来调节一升压电路产生的一升压电压的方法，此方法包括下列步骤：接收来自该升压电压的一调节电压；以及接收一常数参考电压。该方法另包括产生一反馈输出电压至该升压电路以控制该升压电压。此外，在本实施例中，本方法另包括依据比较结果以及该反馈输出电压来产生一可变电流结合于该反馈输出电压，以减轻该至少一效能特性的额外效应，来使常数的该升压电压稳定地产生，其中该可变电流也受到至少一效能特性的影响。
本发明还提供一种电压调节方法，用来调节(regulate)一升压电路(boost circuit)产生的一升压电压(boost voltage)，包括：接收来自该升压电压的一调节电压(regulated voltage)；接收一常数的参考电压；比较该调节电压以及该参考电压来产生一反馈(feedback)信号，其中该反馈信号受到至少一效能特性(performance characteristic)影响；
提供该反馈信号至该升压电路以控制该升压电压；以及依据比较该调节电压以及该参考电压的结果以及该反馈信号来产生一可变电流结合于该反馈信号，以减轻该至少一效能特性的额外效应，来使常数的该升压电压稳定地产生，其中该可变电流也受到至少一效能特性的影响。
本发明所述的电压调节方法，另包含有当该调节电压超过该升压电路所包含的至少一晶体管的一阈电压(thresholdvoltage)时，则增加该反馈信号。
本发明所述的电压调节方法，减轻步骤包含有依据该至少一效能特性来产生该可变电流，且当该可变电流增加时，该可变电流另增加该反馈信号。
本发明所述的电压调节方法，该升压电压为一正向升压电压(positive boost voltage)。
本发明所述的电压调节方法，该升压电压为一负向升压电压(negative boost voltage)。
本发明所述的电压调节方法，当该升压电路所包含的晶体管的源极与栅极间的电压降大于该晶体管的阈电压时，该反馈信号用来禁止该升压电路的该升压电压的产生。
本发明所述的电压调节方法，至少一影响该反馈信号产生的效能特性是于温度增加或制程变化(manufacturing processvariation)时造成阈电压减少所致。
本发明所述的电压调节方法，至少一影响可变电流的效能特性是对应至该至少一影响反馈信号产生的效能特性。
本发明还提供一种升压电路(boost circuit)，包括：一充电泵(charge pump)，其用于提供一升压电压(boost voltage)；一振荡器(oscillator)，耦接于该充电泵，其用于调节(regulate)该充电泵的运作；以及一电压调节器(voltage regulator)，其用于提供一反馈信号(feedback signal)至该振荡器以调节该振荡器，该电压调节器包括：一调节电压输入，其用于接收来自该升压电压的一调节电压(regulated voltage)；一参考电压输入，其用于接收一常数的参考电压；一输出节点(output node)，其用于提供该反馈(feedback)信号；至少一晶体管，耦接于该调节电压输入、该参考电压输入、以及该输出节点，其用于依据比较该调节电压以及该参考电压来产生该反馈信号；以及一可变电流源(variable current source)，耦接于该输出节点，其用于依据比较结果以及该反馈信号于该输出节点产生一可变电流以减轻该至少一晶体管效能特性(performance characteristic)的额外效应，来使该升压电路稳定地来产生常数的该升压电压。
本发明还提供一种电压调节方法，用来调节(regulate)一升压电压(boost voltage)，包括：利用一升压电路(boost circuit)来产生一升压电压(boost voltage)；利用一升压产生信号(boostgenerating signal)来控制该升压电路；以及利用一反馈信号(feedback signal)来调节该升压产生信号，包括：接收来自该升压电压的一调节电压(regulated voltage)；接收一常数的参考电压；依据比较该调节电压以及该参考电压来产生受到至少一效能特性(performance characteristic)影响的该反馈信号；以及产生一可变电流结合该反馈信号以依据该比较结果与该反馈信号来减轻该至少一效能特性，以使常数的该升压电压稳定地产生，且该可变电流也受至少一效能特性的影响。
附图说明
图1为一已知升压调节器应用于一环境的功能方块图。
图2为输入升压调节器的调节电压与操作温度关系的一示意图。
图3A和图3B为已知正向升压调节器的电路图。
图4为已知正向升压调节器的转换曲线示意图。
图5为一正向升压调节器的实施例的电路图。
图6为本发明一升压调节器内漏电流源所提供的调节电压与操作温度关系的一示意图。
图7A和图7B为已知负向升压调节器的电路图。
图8显示一负向升压调节器的实施例的电路图。
具体实施方式
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
请参阅图1，图1显示一已知升压调节器110应用于一环境的功能方块图100。如图所示，升压调节器110一般会接收一调节电压(VREG)来当作反馈(feedback loop)的一部份，而调节电压VREG则用来和一参考电压(VREF)作比较。接着升压调节器110的输出再经过一环形振荡器(ring oscillator)130后用来控制一充电泵(charge pump)120以输出其后应用所需的一升压电压(VBOOST)。其后首先将说明升压调节器110于已知调节器的操作方式，再详细说明本发明的新的升压调节器，至于升压调节器110可广泛应用于需要一高于所有此电路内其他电压的大于零的升压电压VBOOST的地方，或应用于一其值小于零的升压电压。举例来说，当升压电压VBOOST达到或超过调节基准(regulated level)时，升压调节器110即关闭充电泵120，故上述的大于零的升压电压VBOOST即可停止增加其电压值；相反地，当升压电压VBOOST低于调节基准时，升压调节器110即控制充电泵120来适当地提供必要的升压电压VBOOST。
然而不幸地，由一已知升压调节器控制所输出的升压电压VBOOST通常会随着电路的操作温度(operating temperature)的增加而随之递减，其详细说明请参见图2。图2显示输入升压调节器110的调节电压VREG与操作温度关系的一示意图200。在本实施例中，升压调节器110的操作温度由25℃增加至125℃，其对应的调节电压VREG则随之递减，关于操作温度效应的进一步说明如下。
请同时参阅图3A和图3B，图3A和图3B分别为已知正向升压调节器(positive boosted voltage regulator)310、320的电路图。图3A显示利用单一电压以驱使晶体管装置M0(在此以PMOS为例)的正向升压调节器，其连接关系说明如下：调节电压VREG耦接至源极(source)、参考电压VREF耦接至栅极(gate)、以及参考电流(IREF)源S0耦接至晶体管M0的漏极(drain)。在图3B中，正向升压调节器320则包含有二个晶体管装置M1、M2(在此皆以PMOS为例)，其连接关系说明如下：对晶体管装置M2来说，其源极耦接调节电压VREG，而其栅极和漏极则同时连接至晶体管装置M1的源极；对晶体管装置M1来说，参考电压VREF耦接至其栅极，而参考电流IREF源S1则耦接至其漏极。
在上述电路正向升压调节器310、320中，跨在晶体管(M0、M1以及M2)源极与栅极间的电压降(VGS)表示式如下：
VGS＝VREF-VREG (1)
电流Id的流向如图3A和图3B所示，在一般的操作下，电流源汲取一常数电流并且流经晶体管M0、M1、M2，故每一跨在源极与栅极间的电压降的绝对值(|VGS|)恰为各对应晶体管阈电压VTH(threshold voltage)的绝对值(|VTH|)。举例来说，当图3A的正向升压调节器310源极与栅极间的电压降大于阈电压时，因为输出电压VOUT的值会由低变高，故晶体管M0的电流Id的电流值会超过参考电流IREF值，其表示式如下所示：
|VREG-VREF|＞|VTH|(M0) (2)
同样地，当图3B正向升压调节器320的输出电压VOUT值由低变高时，流经晶体管M1、M2的电流Id的电流值会超过参考电流IREF值，其表示式如下所示：
|VREG-VREF|＞|VTH|(M1)+|VTH|(M2) (3)
由上述说明可知，对正向升压调节器310、320来说，当输出电压VOUT变高时，充电泵(请见图1)会停止升压电压VBOOST的产生，因此由升压电压VBOOST汲取的调节电压VREG值会跟着变低。一旦调节电压VREG变低到低于一个电平(level)时，电流Id也会同步变低，直到等于常数参考电流IREF值为止，此时输出电压VOUT会再度变低。
因此，图3A的正向升压调节器310的输出电压VOUT对应的转换点(transfer point)定义如下：
VREG＝VREF+|VTH| (4)
其中VREF为一具有负温度系数(negative temperaturecoefficient)晶体管的参考电压，而VTH为该晶体管阈电压。因此当温度增加而导致阈电压下降时(详见图4)，晶体管M0、M1、M2的负温度系数会造成调节电压VREG下降，并且产生不正确的输出电压VOUT。图3B的正向升压调节器320的输出电压VOUT对应的转换点(transfer point)定义如下：
VREG＝VREF+N×|VTH| (5)
其中VREF和VTH已定义于方程式(4)，N则为正向升压调节器320内所有介于输出节点VOUT和调节电压VREG的串联PMOS晶体管的个数。
请参阅图4，图4显示已知正向升压调节器(包括310与320)的转换曲线(transfer curve)示意图400。如图所示，当操作温度从25℃增加至125℃时，在一较低的调节电压VREG时输出电压VOUT变高，因此当温度增加而导致阈电压VTH下降时，调节电压VREG也下降。换句话说，在相同的调节电压VREG下，当温度增加而导致阈电压VTH下降时，电流Id也随之增加。因此正向升压调节器310、320所提供的补偿的精确度(accuracy)随着操作温度的增加而变小，而示意图400则显示上述电路的负温度系数的问题。
请参阅图5，图5显示一正向升压调节器500的实施例的电路图，和图3B的第二已知正向升压调节器320一样，本发明正向升压调节器500也包含有第一以及第二晶体管装置M3、M4(在此以PMOS为例)。输入至正向升压调节器500的调节电压VREG耦接至第二晶体管M4的源极，栅极和漏极则同时连接至第一晶体管M3的源极。此外，常数参考电压VREF耦接至第一晶体管的栅极，常数参考电流IREF源S2则连接至晶体管M3的漏极；正向升压调节器500的输出电压VOUT节点介于第一晶体管M3与常数电流源S2之间。上述所有说明的元件即构成正向升压调节器500的一基本电路510。
图5的正向升压调节器500还包含有第三、第四、以及第五晶体管M5、M6、M7。对正向升压电路来说，第三晶体管M5的种类为PMOS，第四以及第五晶体管M6、M7的种类则为NMOS。第三晶体管M5的连接关系为：其源极和栅极耦接至一供应电压(powersupply voltage)(VDD)，而漏极则耦接至第四晶体管M6的漏极。第四晶体管M6的连接关系为：其源极耦接至地(ground)，而栅极则连接至第五晶体管M7的栅极。第五晶体管M7的连接关系为：其漏极连接至输出电压VOUT的节点，源极则耦接到地。更进一步的详细说明如下。
如上所述，当正向升压调节器500的输出电压VOUT变高时，基本电路510内第一和第二晶体管M3、M4的阈电压VTH即随着温度而递减，并导致阈电压VTH超过一较低的调节电压VREG，造成电流Id增加过快，而使得输出电压VOUT太早变的过高。因此，本发明揭露的正向升压调节器500通过将金属氧化物半导体场效应晶体管(MOSFET)阈电压VTH的特性加入一可以提供正温度系数(positive temperature coefficient)至基本电路510的漏电流源(leakage current source)520，来克服当阈电压VTH在高温时下跌而导致效能变差的困难。
如图5所示，利用第三、第四、以及第五晶体管M5、M6、M7所组成可变的漏电流源520即可让正向升压调节器500具有正温度系数，进一步说明如下。可变的漏电流源520输出一可变漏电流(Ipleak)至第一晶体管M 3的漏极(即输出电压VOUT所在的节点)。因此方程式(5)(当只有一个晶体管用来产生输出电压VOUT时，则改为方程式(4))可以修改为方程式(6)如下：
VREG＝VREF+N×|VTH|+ΔV(Ipleak) (6)
其中VREF和VTH定义如前所述，N则为正向升压调节器500内所有介于输出节点VOUT和调节电压VREG的串联PMOS晶体管的个数，V(Ipleak)则为由漏电流源520所汲取的漏电流Ipleak产生的一正温度系数项。ΔV(Ipleak)为当漏电流Ipleak被汲取时，根据对应的漏极与源极间的电流IDS所累加的跨在N个晶体管的阈电压VTH差值。
在操作时，由于PMOS晶体管M5的栅极直接连接到供应电压VDD，故PMOS晶体管M5处于关闭状态(OFF state)。换句话说，PMOS晶体管M5的栅极与源极间的电压降VGS即为零伏特。因此由PMOS晶体管M5所汲取的电流Ioff可称之为关闭电流(offcurrent)、次阈电流(sub-threshold current)、或者是次阈漏电流(sub-threshold leakage)。然而一旦当温度开始升高时，由PMOS晶体管M5所汲取的电流Ioff即会跟着急速地增加。电流Ioff接着流入NMOS晶体管M6。晶体管M6和M7组成一电流镜(current mirror)，因此当汲取自PMOS晶体管M5后流经NMOS晶体管M7的电流被放大时，放大的倍率即自NMOS晶体管M7映射(mirror)出来以提供一漏电流Ipleak，而放大的倍率则对应至NMOS晶体管M7尺寸(size)除以NMOS晶体管M6尺寸的比例。
如图所示，漏电流Ipleak汲取自第一晶体管M3的漏极，即输出电压VOUT所在节点。如前所述，当流经PMOS晶体管M3的电流超过参考电流IREF(其电流值为常数)时，输出电压VOUT即增加。由于温度的增加会导致电流Id在非预期的情况下太快超过参考电流IREF，可提供一个较低的调节电压VREG来可克服阈电压VTH减少的问题，使得漏电流Ipleak可补偿不成熟的电流Id以使得输出电压VOUT不会发生过快增加的问题。既然漏电流Ipleak的输出量正比于温度的增加(于晶体管M5)，当阈电压VTH因为温度增加而降低并造成电流Id增加时，漏电流Ipleak即以正比于所增加温度的速度产生。通过等比例的补偿阈电压VTH下降的方式，除非是较高的调节电压VREG，否则输出电压VOUT不会变的过高。因此，如果增加的温度不会增加NMOS晶体管M3和M4的阈电压VTH，调节电压VREG即可达到使得高输出电压VOUT所需的一相同的量。详细说明请参阅图6，图6显示本发明一升压调节器内漏电流源520所提供的调节电压VREG与操作温度关系的一示意图600。
此外，通过本发明升压调节器电路，漏电流源520运作所需的用来产生漏电流Ipleak的电压相对较低，特别是在温度不高的情况下。另一个优点是如果阈电压VTH的衰减是由于制程上的变化(process variation)所造成时，本发明可提供相同或者是相似的补偿。在这种情况下，因为所有调节器电路晶体管上制程角落的变化的相同阈电压VTH衰减，故PMOS晶体管M5会有一电流Ioff的泄漏。因此，不管制程如何变化，由漏电流源所产生的漏电流Ipleak同样地会补偿基本电路的晶体管阈电压VTH的衰减。
请同时参阅图7A和图7B，图7A和图7B分别为已知负向升压调节器(negative boosted voltage regulator)710、720的电路图。
图7A显示利用单一电压以驱使晶体管装置M9(以NMOS为例)的负向升压调节器710，其连接关系说明如下：调节电压VREG耦接至源极、参考电压VREF耦接至栅极、以及由负向升压调节器710所提供的参考电流(IREF)源S3耦接至NMOS晶体管M9的漏极。在图7B中，负向升压调节器720则包含有第一、第二晶体管装置M10、M11(皆以NMOS为例)，其连接关系说明如下：对晶体管装置M11来说，其源极耦接调节电压VREG，而其栅极和漏极则同时连接至NMOS晶体管装置M10的源极；对晶体管装置M10来说，参考电压VREF耦接至其栅极，而一常数的参考电流IREF源S4则耦接至其漏极与一供应电压VDD。
和电路正向升压调节器310、320相似之处为，上述电路负向升压调节器710、720中，电流源S3和S4皆汲取一常数电流并且流经晶体管M9、M10、M11，故每一跨在源极与栅极间的电压降的绝对值(|VGS|)几乎等于各对应晶体管阈电压的绝对值(|VTH|)。图7A的负向升压调节器710的输出电压VOUT对应的转换点(transfer point)定义如下：
VREG＝VREF-|VTH| (7)
图7B的负向升压调节器720的输出电压VOUT对应的转换点定义如下：
VREG＝VREF-N×|VTH| (8)
其中VREF为参考电压，VTH为晶体管M9、M10、M11的阈电压，N则为负向升压调节器720的串联NMOS晶体管的个数。如同PMOS电路，温度增加则可以降低NMOS晶体管的阈电压值，并导致因输出电压VOUT状态的改变而使得调节电压VREG不准确。
请参阅图8，图8显示一负向升压调节器800的实施例的电路图，和图7B的第二已知正向升压调节器720一样，本发明负向升压调节器800也包含有第一以及第二晶体管装置M12、M13(在此以NMOS为例)。
输入至负向升压调节器800的调节电压VREG耦接至NMOS晶体管M13的源极，NMOS晶体管M13的栅极和漏极则同时连接至NMOS晶体管M12的源极。此外，常数参考电压VREF耦接至NMOS晶体管M12的栅极，常数参考电流IREF源S5则连接至NMOS晶体管M12的漏极；负向升压调节器800输出电压VOUT节点介于NMOS晶体管M12与常数电流源S5之间。上述所有说明的元件即构成负向升压调节器800的一基本电路810。
图8的负向升压调节器800还包含有第三、第四、以及第五晶体管M14、M15、M16。对正向升压电路来说，第三晶体管M14的种类为NMOS，第四以及第五晶体管M15、M16的种类则为PMOS。NMOS晶体管M14的连接关系为：其源极和栅极耦接至地(负电压VSS)，而漏极则耦接至PMOS晶体管M15的漏极。PMOS晶体管M15的连接关系为：其源极耦接至供应电压VDD，而栅极则连接至PMOS晶体管M16的栅极。PMOS晶体管M16的连接关系为：其漏极连接至输出电压VOUT的节点，源极则耦接到供应电压VDD。更进一步的详细说明如下。
为了在负向升压电路中能够适当地提升输出电压VOUT，并且产生上述的正温度系数，除了原本的基本电路810外，尚需提供一漏电流源820，其包含有上述的第三、第四、以及第五晶体管M14、M15、M16，并且耦接至基本电路810。当汲取自NMOS晶体管M14后流经PMOS晶体管M15的电流被放大时，放大的倍率即自PMOS晶体管M16映射(mirror)出来以提供基本电路810的NMOS晶体管M12的漏极(即输出电压VOUT的节点)一漏电流Inleak，其目的为在适当时机补偿参考电流IREF，以避免因为温度的增加(会造成NMOS晶体管M12和M13的阈电压VTH下降)而连带发生的输出电压VOUT处于不恰当的充电状态(从低到高电压)。因此方程式(8)(当只有一个晶体管用来产生输出电压VOUT时，则改为方程式(7))可以修改为方程式(9)如下：
VREG＝VREF-N×|VTH|-ΔV(Inleak) (9)
其中VREF、VTH和N的定义如前所述，V(Inleak)则为由漏电流源820所汲取的漏电流Inleak产生的一应用于负升压电路的正温度系数项。ΔV(Inleak)为当漏电流Inleak被汲取时，根据对应的漏极与源极间的电流IDS所累加的跨在N个晶体管的阈电压VTH差值。因此，利用图8的负向升压调节器800，在负向升压电路中也可产生一正温度系数，并且仍然保有正向升压电路中的所有优点。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：应用环境的功能方块图
110：升压调节器
120：充电泵
130：环形振荡器
310、320、500：正向升压调节器
510、810：基本电路
520、820：漏电流源
710、720、800：负向升压调节器
Claims (28)
1. 一种电压调节器，用来调节一升压电路产生的一升压电压，包括：
一调节电压输入，其用于接收来自该升压电压的一调节电压；
一参考电压输入，其用于接收一常数的参考电压；
一输出节点，其用于提供一反馈信号至该升压电路以控制该升压电压；
至少一晶体管，耦接于该调节电压输入、该参考电压输入、以及该输出节点，其用于依据比较该调节电压以及该参考电压来产生该反馈信号；以及
一可变电流源，耦接于该输出节点，其用于依据比较结果以及该反馈信号于该输出节点产生一可变电流以减轻该至少一晶体管效能特性的额外效应，来使该升压电路稳定地来产生常数的该升压电压。
2. 根据权利要求1所述的电压调节器，其特征在于，该至少一晶体管包含有至少一场效应晶体管。
3. 根据权利要求2所述的电压调节器，其特征在于，该调节电压输入耦接至该至少一场效应晶体管的一源极，该参考电压输入耦接至该至少一场效应晶体管的一栅极，以及该输出节点耦接至该至少一场效应晶体管的一漏极。
4. 根据权利要求3所述的电压调节器，其特征在于，该至少一场效应晶体管包含有至少一金属氧化物半导体场效应晶体管。
5. 根据权利要求1所述的电压调节器，其特征在于，另包含有一参考电流源，耦接于该输出节点，其用于汲取一常数参考电流以流经该至少一晶体管。
6. 根据权利要求1所述的电压调节器，其特征在于，当该调节电压超过该至少一晶体管的一阈电压时，则增加该反馈信号。
7. 根据权利要求6所述的电压调节器，其特征在于，减轻该至少一晶体管效能特性是依据至少一可变电流源效能特性，且该可变电流增加时，该可变电流另增加该反馈信号。
8. 根据权利要求7所述的电压调节器，其特征在于，该可变电流源包含有至少一有源装置。
9. 根据权利要求8所述的电压调节器，其特征在于，该至少一有源装置包含有至少一场效应晶体管。
10. 根据权利要求9所述的电压调节器，其特征在于，该可变电流源的该至少一场效应晶体管的一第一晶体管的一漏极耦接至该输出节点，并于该输出节点产生该可变电流。
11. 根据权利要求10所述的电压调节器，其特征在于，该可变电流源的该至少一场效应晶体管的一第二晶体管的一漏极与一栅极耦接至该第一晶体管的一栅极以形成一电流镜，该第二晶体管的该漏极与该栅极另耦接至一常数供应电压。
12. 根据权利要求11所述的电压调节器，其特征在于，该可变电流源的该至少一场效应晶体管的一第三晶体管的一漏极耦接至该第二晶体管的该漏极与该栅极，该第三晶体管的一源极与一栅极直接耦接至该常数供应电压，以及该第二晶体管的该漏极与该栅极经由该第三晶体管来耦接至该常数供应电压。
13. 根据权利要求9所述的电压调节器，其特征在于，该电压调节器为一正向升压调节器，以及该至少一晶体管与该可变电流源的该至少一场效应晶体管包含有PMOS装置。
14. 根据权利要求9所述的电压调节器，其特征在于，该电压调节器为一负向升压调节器，以及该至少一晶体管与该可变电流源的该至少一场效应晶体管包含有NMOS装置。
15. 根据权利要求1所述的电压调节器，其特征在于，该升压电路为一充电泵，其用来接收该反馈信号以产生该升压电压。
16. 根据权利要求15所述的电压调节器，其特征在于，当该晶体管的源极与栅极间的电压降大于该晶体管的阈电压时，该反馈信号用来禁止该升压电路的该升压电压的产生。
17. 根据权利要求1所述的电压调节器，其特征在于，该至少一晶体管效能特性的成因为由于温度增加或制程变化所造成的阈电压减少。
18. 根据权利要求17所述的电压调节器，其特征在于，至少一可变电流源效能特性为对应至该至少一晶体管效能特性。
19. 一种电压调节方法，用来调节一升压电路产生的一升压电压，包括：
接收来自该升压电压的一调节电压；
接收一常数的参考电压；
比较该调节电压以及该参考电压来产生一反馈信号，其中该反馈信号受到至少一效能特性影响；
提供该反馈信号至该升压电路以控制该升压电压；以及
依据比较该调节电压以及该参考电压的结果以及该反馈信号来产生一可变电流结合于该反馈信号，以减轻该至少一效能特性的额外效应，来使常数的该升压电压稳定地产生，其中该可变电流也受到至少一效能特性的影响。
20. 根据权利要求19所述的电压调节方法，其特征在于，另包含有当该调节电压超过该升压电路所包含的至少一晶体管的一阈电压时，则增加该反馈信号。
21. 根据权利要求20所述的电压调节方法，其特征在于，减轻步骤包含有依据该至少一效能特性来产生该可变电流，且当该可变电流增加时，该可变电流另增加该反馈信号。
22. 根据权利要求19所述的电压调节方法，其特征在于，该升压电压为一正向升压电压。
23. 根据权利要求19所述的电压调节方法，其特征在于，该升压电压为一负向升压电压。
24. 根据权利要求19所述的电压调节方法，其特征在于，当该升压电路所包含的晶体管的源极与栅极间的电压降大于该晶体管的阈电压时，该反馈信号用来禁止该升压电路的该升压电压的产生。
25. 根据权利要求19所述的电压调节方法，其特征在于，至少一影响该反馈信号产生的效能特性是于温度增加或制程变化时造成阈电压减少所致。
26. 根据权利要求25所述的电压调节方法，其特征在于，至少一影响可变电流的效能特性是对应至该至少一影响反馈信号产生的效能特性。
27. 一种升压电路，包括：
一充电泵，其用于提供一升压电压；
一振荡器，耦接于该充电泵，其用于调节该充电泵的运作；以及
一电压调节器，其用于提供一反馈信号至该振荡器以调节该振荡器，该电压调节器包括：
一调节电压输入，其用于接收来自该升压电压的一调节电压；
一参考电压输入，其用于接收一常数的参考电压；
一输出节点，其用于提供该反馈信号；
至少一晶体管，耦接于该调节电压输入、该参考电压输入、以及该输出节点，其用于依据比较该调节电压以及该参考电压来产生该反馈信号；以及
一可变电流源，耦接于该输出节点，其用于依据比较结果以及该反馈信号于该输出节点产生一可变电流以减轻该至少一晶体管效能特性的额外效应，来使该升压电路稳定地来产生常数的该升压电压。
28. 一种电压调节方法，用来调节一升压电压，包括：
利用一升压电路来产生一升压电压；
利用一升压产生信号来控制该升压电路；以及
利用一反馈信号来调节该升压产生信号，包括：
接收来自该升压电压的一调节电压；
接收一常数的参考电压；
依据比较该调节电压以及该参考电压来产生受到至少一效能特性影响的该反馈信号；以及
产生一可变电流结合该反馈信号以依据该比较结果与该反馈信号来减轻该至少一效能特性，以使常数的该升压电压稳定地产生，且该可变电流也受至少一效能特性的影响。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/905,386 | 2004-12-30 | ||
| US10/905,386 US7068024B1 (en) | 2004-12-30 | 2004-12-30 | Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1808323A CN1808323A (zh) | 2006-07-26 |
| CN100421045C true CN100421045C (zh) | 2008-09-24 |
Family
ID=36600466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101374169A Active CN100421045C (zh) | 2004-12-30 | 2005-12-30 | 自我补偿的电压调节器、升压电路及其电压调节方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7068024B1 (zh) |
| CN (1) | CN100421045C (zh) |
| TW (1) | TWI278734B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110324542A (zh) * | 2018-03-29 | 2019-10-11 | 爱思开海力士有限公司 | 电子设备 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692442B2 (en) * | 2005-11-17 | 2010-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus for detecting a current and temperature for an integrated circuit |
| US7562245B1 (en) * | 2006-06-09 | 2009-07-14 | Vivante Corporation | Single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls |
| JP4746489B2 (ja) * | 2006-06-28 | 2011-08-10 | 株式会社リコー | 半導体測定装置 |
| EP1965283B1 (en) * | 2007-02-27 | 2010-07-28 | STMicroelectronics Srl | Improved voltage regulator with leakage current compensation |
| US20110018616A1 (en) * | 2009-07-22 | 2011-01-27 | Kontel Data System Limited | Charge pump circuit |
| CN102097131B (zh) * | 2009-12-15 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 电压生成电路 |
| CN102545589B (zh) * | 2010-12-27 | 2015-09-16 | 上海天马微电子有限公司 | 直流电压转换电路 |
| FR2977086B1 (fr) * | 2011-06-22 | 2013-06-14 | Renault Sa | Systeme et procede de compensation d'un chargeur de batterie embarque dans un vehicule |
| US8547166B2 (en) * | 2011-07-29 | 2013-10-01 | Macronix International Co., Ltd. | Temperature compensation circuit and temperature compensated metal oxide semiconductor transistor using the same |
| CN103513686B (zh) * | 2013-09-30 | 2016-03-16 | 无锡中感微电子股份有限公司 | 一种电压调节器 |
| JP6805049B2 (ja) * | 2017-03-31 | 2020-12-23 | エイブリック株式会社 | 基準電圧発生装置 |
| US10878852B2 (en) | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Latch-up prevention circuit for memory storage system |
| KR102662910B1 (ko) * | 2020-04-01 | 2024-05-08 | 삼성디스플레이 주식회사 | 전력 관리 회로, 화소 전원 전압 생성 방법, 및 표시 장치 |
| CN111930167A (zh) * | 2020-07-07 | 2020-11-13 | 芯创智（北京）微电子有限公司 | 一种应用于超低静态电流ldo的输出级泄放电路 |
| CN115309231B (zh) * | 2021-05-08 | 2024-05-10 | 长鑫存储技术有限公司 | 比较电路与负电压生成系统 |
| US12068691B2 (en) * | 2021-12-09 | 2024-08-20 | Renesas Electronics America Inc. | Regulator booster activated by boost signal to boost voltage of regulated output by target amount |
| CN117631743A (zh) * | 2022-08-15 | 2024-03-01 | 长鑫存储技术有限公司 | 电源电路与芯片 |
| CN117631744A (zh) * | 2022-08-15 | 2024-03-01 | 长鑫存储技术有限公司 | 电源电路与芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
| JP2000065872A (ja) * | 1998-08-20 | 2000-03-03 | Fuji Electric Co Ltd | 電圧検出回路 |
| US6147914A (en) * | 1998-08-14 | 2000-11-14 | Monolithic System Technology, Inc. | On-chip word line voltage generation for DRAM embedded in logic process |
| US6456157B1 (en) * | 1998-02-26 | 2002-09-24 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825099A (en) * | 1987-12-04 | 1989-04-25 | Ford Microelectronics | Feedback-controlled current output driver having reduced current surge |
| US6075740A (en) | 1998-10-27 | 2000-06-13 | Monolithic System Technology, Inc. | Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices |
| US6498737B1 (en) | 2002-01-16 | 2002-12-24 | Taiwan Semiconductor Manufacturing Company | Voltage regulator with low sensitivity to body effect |
-
2004
- 2004-12-30 US US10/905,386 patent/US7068024B1/en not_active Expired - Lifetime
-
2005
- 2005-12-30 TW TW094147620A patent/TWI278734B/zh active
- 2005-12-30 CN CNB2005101374169A patent/CN100421045C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
| US6456157B1 (en) * | 1998-02-26 | 2002-09-24 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
| US6147914A (en) * | 1998-08-14 | 2000-11-14 | Monolithic System Technology, Inc. | On-chip word line voltage generation for DRAM embedded in logic process |
| JP2000065872A (ja) * | 1998-08-20 | 2000-03-03 | Fuji Electric Co Ltd | 電圧検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110324542A (zh) * | 2018-03-29 | 2019-10-11 | 爱思开海力士有限公司 | 电子设备 |
| CN110324542B (zh) * | 2018-03-29 | 2021-11-16 | 爱思开海力士有限公司 | 电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060145679A1 (en) | 2006-07-06 |
| US7068024B1 (en) | 2006-06-27 |
| CN1808323A (zh) | 2006-07-26 |
| TWI278734B (en) | 2007-04-11 |
| TW200638175A (en) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100421045C (zh) | 自我补偿的电压调节器、升压电路及其电压调节方法 | |
| US7119604B2 (en) | Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage | |
| TWI672573B (zh) | 使用nmos電晶體的ldo穩壓器 | |
| US5532578A (en) | Reference voltage generator utilizing CMOS transistor | |
| US3806742A (en) | Mos voltage reference circuit | |
| US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
| US8085085B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
| JP4982688B2 (ja) | 温度依存性を有する内部電源発生装置 | |
| US7038530B2 (en) | Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same | |
| CN109308089B (zh) | 具有适应电压的参考电压发生器及集成电路芯片 | |
| JP2703265B2 (ja) | 調整器 | |
| CN108964451B (zh) | Ldo稳压器及其操作方法 | |
| US9229462B2 (en) | Capless on chip voltage regulator using adaptive bulk bias | |
| US5990671A (en) | Constant power voltage generator with current mirror amplifier optimized by level shifters | |
| US9395730B2 (en) | Voltage regulator | |
| US9081402B2 (en) | Semiconductor device having a complementary field effect transistor | |
| TWI514104B (zh) | 用於穩壓器之電流源及其穩壓器 | |
| KR20090010407A (ko) | 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 | |
| US10845838B2 (en) | Reference voltage generation circuit and semiconductor device | |
| CN109785875B (zh) | 一种带温度补偿的快闪存储器读取电路 | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| JP2009098801A (ja) | 電源回路及びそれを用いた内部電源電圧発生方法 | |
| CN212586761U (zh) | 一种基于低压放大器的易集成稳压电路 | |
| CN110389614B (zh) | 高效低压差稳压器 | |
| US8970257B2 (en) | Semiconductor device for offset compensation of reference current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CI01 | Publication of corrected invention patent application |
Correction item: Address Correct: Hsinchu City, Taiwan, China False: Taiwan, Hsinchu, China Science Industry Park, Hsinchu Road, force six, No. eight Number: 30 Page: 427 Volume: 22 Correction item: Applicant Correct: Taiwan Semiconductor Manufacturing Co., Ltd. False: Taiwan Semiconductor Mfg Number: 30 Page: 427 Volume: 22 |
|
| CI02 | Correction of invention patent application |
Correction item: Address Correct: Hsinchu City, Taiwan, China False: Taiwan, Hsinchu, China Science Industry Park, Hsinchu Road, force six, No. eight Number: 30 Page: The title page Volume: 22 Correction item: Applicant Correct: Taiwan Semiconductor Manufacturing Co., Ltd. False: Taiwan Semiconductor Mfg Number: 30 Page: The title page Volume: 22 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT ADDRESS; FROM: JITIDIAN ROAD, TAIWAN PROVINCE, CHINA CO., LTD. XINZHUKEXUEGONGYEYUAN DISTRICT, TAIWAN PROVINCE, CHINA NO. 8, LIXINGLIU ROAD, XINZHU CITY TO: JITIDIAN ROAD, TAIWAN PROVINCE CO., LTD. XINZHU CITY, TAIWAN, CHINA |
|
| ERR | Gazette correction |
Free format text: CORRECT: APPLICANT ADDRESS; FROM: JITIDIAN ROAD, TAIWAN PROVINCE, CHINA CO., LTD. XINZHUKEXUEGONGYEYUAN DISTRICT, TAIWAN PROVINCE, CHINA NO. 8, LIXINGLIU ROAD, XINZHU CITY TO: JITIDIAN ROAD, TAIWAN PROVINCE CO., LTD. XINZHU CITY, TAIWAN, CHINA |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |